CN107546256A - 半导体器件和用于形成半导体器件的方法 - Google Patents

半导体器件和用于形成半导体器件的方法 Download PDF

Info

Publication number
CN107546256A
CN107546256A CN201710511383.2A CN201710511383A CN107546256A CN 107546256 A CN107546256 A CN 107546256A CN 201710511383 A CN201710511383 A CN 201710511383A CN 107546256 A CN107546256 A CN 107546256A
Authority
CN
China
Prior art keywords
doped region
protection structure
active area
semiconductor devices
butt joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710511383.2A
Other languages
English (en)
Other versions
CN107546256B (zh
Inventor
阿德里安·芬内
拉杜·欧根·卡济米罗维奇
迪特马尔·科茨
托马斯·奥斯特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107546256A publication Critical patent/CN107546256A/zh
Application granted granted Critical
Publication of CN107546256B publication Critical patent/CN107546256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件及其形成方法。半导体器件包括保护结构。保护结构横向位于半导体器件的半导体衬底(102)的第一有源区与第二有源区(120)之间。保护结构包括布线结构和位于半导体衬底前侧表面处的第一掺杂区。布线结构将保护结构的第一掺杂区电连接至公共掺杂区的高掺杂部分。公共掺杂区从半导体衬底的背侧表面延伸到前侧表面的与布线结构接触的至少一部分。此外，半导体器件包括边缘端接掺杂区。边缘端接掺杂区横向围绕第一和第二有源区。边缘端接掺杂区和保护结构的第一掺杂区具有第一导电类型。公共掺杂区具有第二导电类型。至少在半导体器件的反向工作条件发生期间，在边缘端接掺杂区与保护结构的第一掺杂区之间存在电阻连接。

Description

半导体器件和用于形成半导体器件的方法
技术领域
实施方式涉及半导体器件中的保护结构，并且特别地涉及半导体器件和用于形成半导体器件的方法。
背景技术
在过去几十年中，半导体器件和集成电路中的电路元件的集成密度已经迅速增长，并且既看不到也在将来无法预期该趋势的终结。包括诸如逻辑电路、功率器件、模拟电路、信号处理电路等不同种类的电路的越来越多的功能被集成到单个芯片上。为了实现高集成密度，集成电路中包括的不同电路通常彼此靠近并且因此可能干扰彼此的工作。可以采用保护结构来使不同的电路或不同的电路部件彼此屏蔽，从而提供半导体器件的更可靠的工作。
发明内容
可能需要为半导体器件提供改进的构思，这可以允许提供半导体器件的更高集成密度。这可以允许将更多的功能集成到相同大小的半导体器件中，或者可以减少半导体器件的面积消耗和大小，这例如可以允许更成本有效地生产半导体器件。
一些实施方式涉及包括保护结构的半导体器件。保护结构横向位于半导体器件的半导体衬底的第一有源区与半导体衬底的第二有源区之间。保护结构包括布线结构以及位于半导体衬底的前侧表面处的第一掺杂区。布线结构将保护结构的第一掺杂区电连接至公共掺杂区的高掺杂部分。公共掺杂区从半导体衬底的背侧表面延伸到半导体衬底的前侧表面的与保护结构的布线结构接触的至少一部分。此外，半导体器件包括边缘端接掺杂区。边缘端接掺杂区横向围绕第一有源区和第二有源区。边缘端接掺杂区和保护结构的第一掺杂区具有第一导电类型。公共掺杂区具有第二导电类型。至少在半导体器件的反向工作条件发生期间，在边缘端接掺杂区与保护结构的第一掺杂区之间存在电阻连接。
一些实施方式涉及用于形成半导体器件的方法。该方法包括形成横向围绕半导体器件的半导体衬底的第一有源区和半导体器件的半导体衬底的第二有源区的边缘端接掺杂区，并且形成位于半导体衬底的前侧表面处的保护结构的第一掺杂区。此外，该方法包括形成保护结构的布线结构。保护结构的布线结构将保护结构的第一掺杂区电连接至公共掺杂区的高掺杂部分。公共掺杂区从半导体衬底的背侧表面延伸至半导体衬底的前侧表面的与保护结构的布线结构接触的至少一部分。保护结构横向位于第一有源区与第二有源区之间。边缘端接掺杂区和保护结构的第一掺杂区具有第一导电类型。公共掺杂区具有第二导电类型。至少在半导体器件的反向工作条件发生期间，在边缘端接掺杂区与保护结构的第一掺杂区之间存在电阻连接。
附图说明
以下将仅通过示例的方式并且参考附图来描述装置和/或方法的一些实施方式，在附图中：
图1示出了包括保护结构和边缘端接掺杂区的半导体器件的示意性俯视图；
图2示出了半导体器件的穿过半导体器件保护结构的一部分的示意性截面；
图3示出了半导体器件的一部分的详细俯视图；
图4示出了半导体器件的穿过半导体器件边缘端接掺杂区的一部分的示意性截面；
图5示出了半导体器件的穿过半导体器件保护结构和边缘端接掺杂区的一部分的示意性截面；
图6示出了半导体器件的穿过半导体器件保护结构的一部分的示意性截面；
图7示出了包括保护结构和边缘端接掺杂区的半导体器件的俯视图；
图8示出了包括保护结构和边缘端接掺杂区的半导体器件的俯视图；以及
图9示出了用于形成半导体器件的方法的流程图。
具体实施方式
现在将参考附图来更全面地描述各个示例性实施方式，在附图中示出了一些示例性实施方式。在附图中，为了清楚起见，线、层和/或区域的厚度可能被夸大。
因此，虽然示例性实施方式能够具有各种修改和替选形式，但是其实施方式通过附图中的示例的方式示出并且将在本文中详细描述。然而，应当理解，并不旨在将示例性实施方式限制为所公开的特定形式，而是相反地，示例性实施方式将覆盖落入本公开内容的范围内的所有修改、等同内容和替选方案。贯穿附图的描述，相同的附图标记指代相同或相似的元件。
将理解的是，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。用于描述元件之间的关系的其他词汇应当以类似的方式来解释(例如，“在…之间”与“直接在…之间”等)。
本文使用的术语仅用于描述特定实施方式，而不旨在限制示例性实施方式。如本文所使用的，单数形式旨在也包括复数形式，除非上下文另有明确指出。还将理解，术语“包括”、“包含”、“具有”和/或“含有”在本文中使用时，指定存在所述特征、整数、步骤、操作、元件和/或部件，但是不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、部件和/或其群组。
除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有与示例性实施方式所属领域中普通技术人员通常理解的相同的含义。还将理解，术语(例如，在通常使用的字典中定义的那些术语)应当被解释为具有与相关领域的背景下的含义一致的含义。然而，如果本公开内容对于术语给出偏离普通技术人员通常理解的含义的特定含义，则在本文给出该定义的特定上下文中考虑该含义。
图1示出了根据一个实施方式的半导体器件100的俯视图。保护结构横向位于半导体器件100的半导体衬底102的第一有源区110与半导体衬底102的第二有源区120之间。保护结构包括布线结构134以及位于半导体衬底102的前侧表面处的第一掺杂区132。布线结构134将保护结构的第一掺杂区132电连接至公共掺杂区的高掺杂部分152。公共掺杂区从半导体衬底102的背侧表面延伸到半导体衬底102的前侧表面的与保护结构的布线结构134接触的至少一部分。此外，半导体器件100包括边缘端接掺杂区140。边缘端接掺杂区140横向围绕第一有源区110和第二有源区120。边缘端接掺杂区140和保护结构的第一掺杂区132具有第一导电类型。公共掺杂区具有第二导电类型。至少在半导体器件100的反向工作条件发生期间，在边缘端接掺杂区140与保护结构的第一掺杂区132之间存在电阻连接142。
通过至少在半导体器件的反向工作条件发生期间将半导体器件的半导体衬底的边缘端接掺杂区与半导体衬底的保护结构的第一掺杂区电阻连接，可以提供在半导体衬底的第一有源区和第二有源区之间的半导体衬底内的增强的横向电流(cross current)或寄生电流保护。由于增强的横向电流保护，可以减小第一有源区和第二有源区之间的横向间隔，这因此可以减小半导体器件的裸片尺寸。更小的半导体器件需要电路板上的更少空间，并且可以被用于半导体器件所需的空间受限制的应用中。具有减小的裸片尺寸的半导体器件还可以允许在生产期间在公共晶片上布置更多的半导体器件，这可以带来更高的产量并因此导致更成本有效地生产。
此外，边缘端接掺杂区140与保护结构的第一掺杂区132之间的电阻连接142可以提供横向电流保护功能。由于电阻连接142，边缘端接掺杂区140可以电耦合到保护结构的第一掺杂区132，使得保护结构的第一掺杂区132的横向电流保护功能可以延伸到边缘端接掺杂区140。例如，边缘端接掺杂区140然后可以与保护结构的第一掺杂区132一起被采用，以抑制从半导体衬底102的第一有源区110流向第二有源区120(或从第二有源区120流向第一有源区110)的寄生电流。这些寄生电流可以包括从例如第一有源区110被注入到公共掺杂区中的寄生少子(minority charge carrier)。然后，所注入的寄生少子可以在半导体器件100的反向工作条件发生期间朝向第二有源区120行进，其中寄生少子可能干扰第二有源区120的功能。然而，寄生少子可以被保护结构的第一掺杂区132拦截，并且如果边缘端接掺杂区140通过电阻连接142耦合到保护结构的第一掺杂区132，则寄生少子也可以被边缘端接掺杂区140拦截，使得可以提供在第一有源区110与第二有源区120之间的半导体衬底102内的增强的横向电流保护。例如，保护结构的第一掺杂区132通过布线结构134连接到公共掺杂区的高掺杂部分152，以使寄生少子能够复合，从而抑制寄生电流。由于公共掺杂区具有与保护结构的第一掺杂区132以及边缘端接掺杂区140相反的导电类型，因此公共掺杂区可以提供与保护结构的第一掺杂区132极性相反的电荷载流子并且经由布线结构134将电荷载流子提供给边缘端接掺杂区140。由保护结构的第一掺杂区132拦截和/或由边缘端接掺杂区140拦截的寄生少子然后可以与由公共掺杂区提供的极性相反的电荷载流子复合。因此，可以减少和/或抑制从第一有源区110流向第二有源区120(或从第二有源区120流向第一有源区110)的寄生电流。
在半导体衬底102的背侧表面处，公共掺杂区可以例如连接到背侧电极。至少在半导体器件100的反向工作条件发生期间，在电势(例如，电压源和/或电流源)被施加到背侧电极的过程中，可以向公共掺杂区提供与寄生少子极性相反的电荷载流子，使得至少在半导体器件100的反向工作条件发生期间有足够量的极性相反的电荷载流子可用于与寄生少子复合。
参照图1，保护结构(例如，至少保护结构的第一掺杂区132)在半导体衬底102的第一有源区110与第二有源区120之间横向延伸，使得第一有源区110可以横向位于保护结构的第一掺杂区132的一侧，并且第二有源区120可以位于保护结构的第一掺杂区132的相对侧。第一掺杂区132可以与公共掺杂区(直接)相邻(例如，与公共掺杂区的高掺杂部分152相邻)。公共掺杂区的高掺杂部分152可以平行于保护结构的第一掺杂区132横向延伸。这可以增强由保护结构提供的横向电流保护(例如，减小寄生电流)。可选地，第一掺杂区132和公共掺杂区的高掺杂部分152可以直接地横向位于第一有源区110与第二有源区120之间。
保护结构的第一掺杂区132、公共掺杂区的高掺杂部分152以及将保护结构的第一掺杂区132和公共掺杂区的高掺杂部分152电连接的布线结构142可以例如提供少子转换结构和/或可以被半导体器件100的少子转换结构包含在内。类似于以上描述，这种少子转换结构可以被配置成减少由于半导体衬底102的第一有源区110和第二有源区120之间的寄生少子所引起的寄生电流。
例如，公共掺杂区包括位于半导体衬底102的第一有源区110处的一部分和位于半导体衬底102的第二有源区120处的一部分。例如，公共掺杂区可以表示位于第一有源区和/或第二有源区处的一个或更多个电气元件结构的体区、漂移区、背侧掺杂区、发射极(或集电极)掺杂区和/或漏极(或源极)掺杂区中的至少一个。例如，公共掺杂区为具有第二导电类型的半导体衬底的区域，该区域沿着半导体衬底的(整个)背侧横向延伸并且在半导体衬底的前侧表面的某些区域处垂直延伸到半导体衬底的前侧。
横向围绕第一有源区110和第二有源区120的边缘端接掺杂区140可以与公共掺杂区相邻并且可以位于半导体衬底的前侧表面处。或者，边缘端接掺杂区140可以被埋置在半导体衬底内(例如，在公共掺杂区内)，位于距半导体衬底的前侧表面一定垂直距离处(例如，位于垂直距离大于500nm或大于1μm且小于10μm或小于5μm处)。公共掺杂区的一部分(例如，高掺杂部分152)可以在边缘端接掺杂区140和有源区110之间横向位于半导体衬底102的前侧表面处和/或可以横向位于边缘端接掺杂区140和第二有源区120之间。
电阻连接可以是基本上遵循欧姆定律的电连接，例如，跨电阻连接的电压与流过电阻连接的电流基本上成比例。电阻连接可以包括导电材料(例如，金属)和/或掺杂半导体材料，其例如具有如下电阻率ρ：小于1*104Ωm、或小于1*102Ωm、或小于1*101Ωm、小于1*10-3Ωm、或甚至小于1*10-5Ωm。电阻连接可以排除中断电阻连接的电阻路径的绝缘材料。也可以通过向半导体衬底施加偏置电压来在半导体衬底内提供电阻连接，这可以例如导致半导体衬底的某些部分内的电荷载流子浓度较高，使得半导体材料的这些部分可以用作特定工作状态下的电阻连接。被施加到半导体衬底的偏置电压也可以使p-n结正向偏置，该p-n结因此可以成为电阻连接。此外，偏置电压可以创建耗尽区，并且因此创建半导体衬底内的电场，使得耗尽区也可以在某些条件下(例如，在少子的存在下)用作半导体衬底内的电阻连接。
保护结构的第一掺杂区132可以例如与边缘端接掺杂区140接触以将保护结构的第一掺杂区132和边缘端接掺杂区140短路。例如，保护结构的第一掺杂区132可以以横向接触边缘端接掺杂区140的方式与边缘端接掺杂区140直接接触。该横向接触可以位于半导体衬底的前侧表面处或可以被埋置在半导体衬底内。在这些方式之一中，保护结构的第一掺杂区132可以与边缘端接掺杂区140共同形成具有第一导电类型的连续掺杂区。或者，可以在边缘端接掺杂区和保护结构的第一掺杂区之间存在小的横向间隙(例如，包括第二导电类型的半导体材料)。例如，在半导体器件100的任何工作条件期间，可以存在边缘端接掺杂区140和保护结构的第一掺杂区132之间的电阻连接142。由边缘端接掺杂区140拦截的寄生少子因而可以流过第一掺杂区132到布线结构134和/或到公共掺杂区的高掺杂部分152，在此处它们可以与极性相反的电荷载流子复合。此外，由边缘端接掺杂区140拦截的寄生少子可以被扫入布线结构134中，而极性相反的电荷载流子的平衡电流可以从第一掺杂区132被注入保护结构的布线结构134中。
例如，边缘端接掺杂区140可以硬连线到保护结构的第一掺杂区132。将边缘端接掺杂区140硬连线到保护结构的第一掺杂区132可以包括在半导体衬底102内在边缘端接掺杂区140和保护结构的第一掺杂区132之间的直接物理接触和/或可以包括例如位于半导体衬底102之上的布线层堆叠体中的边缘保护(guard-to-edge)布线结构。边缘保护布线结构可以包括导电平面布线元件和至少两个竖直布线元件(例如，填充有或内衬有导电材料的通孔)以使边缘端接掺杂区140与保护结构的第一掺杂区132电阻连接(例如，使其短路)。例如，将保护结构的第一掺杂区132连接到高掺杂部分152的保护结构的布线结构也可以用于连接边缘端接掺杂区140。
例如，将保护结构的第一掺杂区132电连接至公共掺杂区的高掺杂部分152的保护结构的布线结构134可以与边缘端接掺杂区140接触。因此，上述边缘保护布线结构可以例如被保护结构的布线结构134包含。这可以允许公共掺杂区(例如，公共掺杂区的高掺杂部分152)经由保护结构的布线结构134提供与由边缘端接掺杂区140拦截的寄生少子极性相反的电荷载流子。此外，由边缘端接掺杂区140拦截的寄生少子可以直接流入保护结构的布线结构134中。这两种效果都会导致寄生少子的更快和更有效的复合，这进而可以增强边缘端接掺杂区140的横向电流保护功能。
通过将边缘端接掺杂区140硬连线到保护结构的第一掺杂区132，即使当半导体器件100处于省电工作模式、关断和/或从任何供给电压断开，边缘端接掺杂区140也可以电阻连接到保护结构的第一掺杂区132。
或者，保护结构的第一掺杂区132和边缘端接掺杂区140之间的电阻连接可以仅在反向工作条件下存在，而在半导体器件的其他工作状态(例如，正向工作状态、阻断状态或导通状态)下保护结构的第一掺杂区132与边缘端接掺杂区140之间不存在电阻连接。例如，替代保护结构的第一掺杂区132和边缘端接掺杂区140之间的直接接触或连接保护结构的第一掺杂区132和边缘端接掺杂区140的边缘保护布线结构，保护结构的第一掺杂区132可以与边缘端接掺杂区140横向分离。保护结构的第一掺杂区132与边缘端接掺杂区140之间的最小横向距离可以例如小于100nm(或小于50nm、或小于20nm或小于10nm)，并且可以大于零(或大于5nm、或大于10nm)。例如，公共掺杂区的一部分可以使保护结构的第一掺杂区132与边缘端接掺杂区140横向分离。以这种方式，通过保护结构的第一掺杂区132与边缘端接掺杂区140之间非常短的横向距离，在半导体器件100的反向工作条件发生期间，可以在保护结构的第一掺杂区132与边缘端接掺杂区140之间存在电阻连接。至少在半导体器件100的反向工作条件发生期间，可以例如通过合并的耗尽区和/或通过导电沟道来桥接保护结构的第一掺杂区132与边缘端接掺杂区140之间的横向距离。
例如，保护结构的第一掺杂区132和边缘端接掺杂区140的一部分(例如，第一横向部分)可以例如横向围绕半导体衬底102的第一有源区110。这可以在第一有源区110的所有横向边界(boarder)处提供横向电流保护(例如，减少流入或流出第一有源区110的寄生电流)。另外地或可替选地，保护结构的第一掺杂区132和边缘端接掺杂区140的另一部分(例如，第二横向部分)可以例如横向围绕半导体衬底102的第二有源区120。以这种方式，可以在第二有源区120的所有横向边界处提供横向电流保护。
例如，边缘端接掺杂区140可以为横向围绕第一有源区110和第二有源区120的环(圈)的形状。因此，第一电阻连接可以将保护结构的第一掺杂区132(即保护结构的第一掺杂区132的第一端)连接至边缘端接掺杂区140(即边缘端接掺杂区140的第一位置)，并且另外的第二电阻连接可以将保护结构的第一掺杂区132(即在保护结构的第一掺杂区132的第二端)连接至边缘端接掺杂区140(即边缘端接掺杂区140的不同的第二位置(例如，相对侧))。第一电阻连接和/或第二电阻连接可以例如被实现为保护结构的第一掺杂区132和边缘端接掺杂区140之间的直接接触。上述边缘端接掺杂区140的第一部分可以例如至少从边缘端接掺杂区140的第一位置沿着边缘端接掺杂区140以顺时针圆周方向横向延伸到边缘端接掺杂区140的第二位置，并且上述边缘端接掺杂区140的第二横向部分可以至少从边缘端接掺杂区140的第二位置沿着边缘端接掺杂区140以顺时针圆周方向横向延伸到边缘端接掺杂区140的第一位置。换句话说，半导体衬底102的被边缘端接掺杂区140横向围绕的区域可以被保护结构的第一掺杂区132划分成包括第一有源区110的第一部分和包括第二有源区120的第二部分。
此外，边缘端接掺杂区140可以横向围绕半导体器件100的所有有源区。例如，边缘端接掺杂区140可以沿着半导体衬底102的外边缘以环形横向延伸。如果半导体衬底102包括不止两个有源区，则不同的有源区可以一起被环形边缘端接掺杂区140横向围绕，并且如上所述的保护结构或这种类型的多个保护结构可以使不同有源区中的一些(例如，包括电路的敏感部分的有源区)或全部彼此横向分离，使得可以在半导体衬底内的相应有源区之间提供增强的横向电流保护。因此，可以在边缘端接掺杂区140上的一个或更多个位置处将保护结构的第一掺杂区132(或多个保护结构的第一掺杂区)电阻连接至环形边缘端接掺杂区140。
可选地，公共掺杂区的高掺杂部分152可以横向围绕半导体衬底102的第一有源区110或第二有源区120。以这种方式，与由边缘端接掺杂区140和/或由保护结构的第一掺杂区132拦截的寄生少子极性相反的电荷载流子可以被分别提供给公共掺杂区的横向围绕第一有源区和/或第二有源区的高掺杂部分152。这可以减少分别围绕第一有源区110和/或第二有源区120而流向第一有源区110和/或第二有源区120的寄生少子的寿命，使得分别横向围绕第一有源区110和/或第二有源区120的横向电流保护可以被增强。
此外，公共掺杂区的横向围绕第一有源区110和/或第二有源区120的高掺杂部分152还可以用作分别横向围绕第一有源区110和/或第二有源区120的沟道-停止区，使得用于第一有源区110和/或第二有源区120的额外的沟道-停止区可以变得不必要，并且可以节省半导体衬底102上的空间。
公共掺杂区可以包括另外的第二高掺杂部分。公共掺杂区的第一高掺杂部分152可以横向位于保护结构的第一掺杂区132与第一有源区110之间，而公共掺杂区的第二高掺杂部分可以横向位于保护结构的第一掺杂区132与第二有源区120之间。这可以进一步增强由半导体衬底102内的保护结构所提供的横向电流保护。
例如，将保护结构的第一掺杂区132与公共掺杂区的高掺杂部分152电连接的布线结构142位于半导体衬底102的布线层堆叠体中。布线结构142可以例如包括位于半导体衬底102的布线层堆叠体的横向布线层(例如，金属层)中的至少一个横向布线元件(例如，布线引线或导电平面)。此外，布线结构142可以包括至少两个竖直布线元件(例如，通孔)。至少一个竖直布线元件可以从横向布线元件延伸到保护结构的第一掺杂区132，并且至少一个竖直布线元件可以从横向布线元件延伸到公共掺杂区的高掺杂部分152。
如果公共掺杂区可选地包括分别横向位于保护结构的第一掺杂区132的相对侧的第一高掺杂部分和第二高掺杂部分，则布线结构134可以将公共掺杂区的第一高掺杂部分和第二高掺杂部分电连接到保护结构的第一掺杂区132，并且因此可以包括至少三个竖直布线元件。
可选地，保护结构的布线结构134可以横向围绕第一有源区110和/或第二有源区120。保护结构的布线结构134可以包括一个或更多个竖直布线元件(例如，通孔)以沿着边缘端接掺杂区140连续地或以规则或不规则的间隔电接触边缘端接掺杂区140。公共掺杂区的高掺杂部分152分别另外横向围绕第一有源区110和/或第二有源区120，保护结构的布线结构134也可以沿着边缘端接掺杂区140的圆周而连续地或以规则或不规则的间隔将公共掺杂区的高掺杂部分152连接到边缘端接掺杂区140。这可以分别增加与横向围绕第一有源区110和/或第二有源区120的寄生少子极性相反的电荷载流子的电流密度，使得可以减少寄生少子的寿命，并且可以分别增强围绕第一有源区110和/或第二有源区120的横向电流保护。
例如，半导体器件100包括位于半导体衬底102上的布线层堆叠体。竖直间隙可以从布线层堆叠体的表面至少延伸到位于边缘端接掺杂区140之上的预金属绝缘层的部分或半导体衬底102。布线层堆叠体中的竖直间隙可以沿着布线层堆叠体的边缘区以圆周方向横向延伸，使得竖直间隙横向围绕布线层堆叠体所包含的所有布线结构。例如，间隙可以横向连续地跟随位于竖直间隙之下的半导体衬底102中的边缘端接掺杂区140。
位于边缘端接掺杂区140之上的布线层堆叠体中的竖直间隙可以例如用作防裂纹扩展结构，其能够阻止裂纹从半导体裸片的单颗化边缘向布线层堆叠体的布线结构传播。因此，布线层堆叠体中的竖直间隙可以增加半导体器件100的可靠性(例如，寿命)和/或可以增加半导体器件100在制造期间的产量，并且因此降低半导体器件100的制造成本。布线层堆叠体中的竖直间隙可以例如填充有(或至少部分地填充有)半导体器件100的半导体封装模具材料。例如，布线层堆叠体可以被实现为在边缘端接掺杂区140之上(例如，在半导体裸片的俯视图中)没有金属布线结构。
保护结构的第一掺杂区132的(最小、平均或最大)宽度可以大于5μm(或大于10μm、大于20μm、或大于40μm)并且/或者可以小于50μm(或小于30μm、或小于15μm)。保护结构的第一掺杂区132的较大宽度可以增强由保护结构提供的第一有源区110与第二有源区120之间的横向电流保护，但是会消耗更多的空间。
公共掺杂区的高掺杂部分152的(最小、平均或最大)宽度可以大于2μm(或大于5μm、大于15μm)并且/或者可以小于30μm(小于20μm、或小于10μm)。公共掺杂区的高掺杂部分152的较大宽度可以减小在第一有源区110与第二有源区120之间流动的寄生少子的寿命，因此增强第一有源区110与第二有源区120之间的横向电流保护，但是会消耗更多的空间。
边缘端接掺杂区140的(最小、平均或最大)宽度可以大于500nm(或大于2μm、或大于5μm)并且/或者可以小于10μm(或小于7μm、或小于5μm)。边缘端接掺杂区140的较大宽度可以增强第一有源区110与第二有源区120之间的横向电流保护。
例如，保护结构的第一掺杂区132的宽度可以为边缘端接掺杂区140的最大宽度的至少两倍大，并且可以为边缘端接掺杂区140的最大宽度的至多十倍大。换句话说，其宽度窄于保护结构的第一掺杂区132的宽度的边缘端接掺杂区140可以占据半导体衬底102的较小横向面积，并且因此减小半导体衬底102的尺寸。
保护结构的第一掺杂区132的最大竖直尺寸(例如，最大深度)可以大于200nm(或大于500nm、或大于2μm、或大于5μm)，并且可以小于10μm(小于7μm、小于3μm、或小于1μm)。保护结构的较深的第一掺杂区132可以增强由保护结构提供的第一有源区110与第二有源区120之间的横向电流保护。
边缘端接掺杂区140的最大竖直尺寸(例如，最大深度)可以大于200nm(或大于500nm、或大于2μm、或大于5μm)，并且可以小于10μm(小于7μm、小于3μm、或小于1μm)。较深的边缘端接掺杂区140与保护结构相结合可以增强由边缘端接掺杂区140提供的第一有源区110与第二有源区120之间的横向电流保护。
此外，边缘端接掺杂区140的最大竖直尺寸可以是保护结构的第一掺杂区132的最大竖直尺寸的至少一半，并且可以至多等于保护结构的第一掺杂区132的最大竖直尺寸。例如，可以在制造半导体器件100的半导体衬底102期间，通过相互注入工艺同时形成边缘端接掺杂区140和保护结构的第一掺杂区132。此外，第一有源区110和/或第二有源区120所包括的第一导电类型的其他掺杂区可以在相互注入工艺期间形成。通过将边缘端接掺杂区140与其他掺杂区一起实现，可以减少和/或避免由光致抗蚀剂覆盖的大片区域。这可以降低光致抗蚀剂内的机械应力。由于同时注入边缘端接掺杂区140和保护结构的第一掺杂区132，边缘端接掺杂区140和保护结构的第一掺杂区132可以具有基本上相等(例如，差别小于10％)的最大深度。或者，如果例如在注入期间在边缘端接掺杂区140的区域中通过位于半导体衬底上的绝缘层进行边缘端接掺杂区140的注入，则边缘端接掺杂区140可以具有比保护结构的第一掺杂区132更小的最大深度。
边缘端接掺杂区和/或保护结构的第一掺杂区的掺杂浓度可以高于1*1018cm-3(或高于1*1019cm-3、或甚至高于1*1020cm-3)。保护结构的第一掺杂区132的最大掺杂浓度可以与边缘端接掺杂区的最大掺杂浓度基本上相等(例如，差别小于10％)。例如，这可以允许在相互注入工艺期间与边缘端接掺杂区140同时形成保护结构的第一掺杂区132。保护结构的第一掺杂区132和边缘端接掺杂区140的高掺杂浓度(例如，高于1*1018cm-3)可以实现低电阻并且可以增强横向电流保护。
例如，至少一个电气元件结构可以位于第一有源区110处。第一有源区110的电气元件结构可以包括与公共掺杂区相邻的第一导电类型的第一掺杂区(例如，阱掺杂区或体掺杂区)。此外，在半导体器件100的反向工作条件发生期间，第一有源区110的电气元件结构的第一掺杂区与公共掺杂区之间的p-n结可以被正向偏置。例如，在半导体器件100的反向工作条件发生期间，可以从第一有源区110向第二有源区120传播的寄生少子可以从第一有源区110的电气元件结构的第一掺杂区被注入公共掺杂区。由于至少在半导体器件100的反向工作条件发生期间在边缘端接掺杂区140与保护结构的第一掺杂区132之间存在电阻连接142，因此行进通过或接近边缘端接掺杂区140的寄生少子可以被边缘端接掺杂区140拦截并且可以与由公共掺杂区的高掺杂部分152和/或由连接在半导体衬底102的背侧表面处的背侧电极提供给公共掺杂区的极性相反的电荷载流子复合。背侧电极可以连接到电压源和/或电流源。相比之下，第一有源区110的电气元件结构的第一掺杂区与公共掺杂区之间的p-n结可以在半导体器件的正向工作模式(例如，截止状态或阻断状态)下被反向偏置。
例如，在背侧电极(例如，漏极或发射极)处可能出现变化的电势，变化的电势有时高于前侧电势(例如，源电势)使得发生正向工作条件，以及变化的电势有时低于前侧电势使得发生反向工作条件。
第一有源区110的电气元件结构的第一掺杂区可以为例如电气元件结构的至少一个晶体管单元的体区。包括至少一个晶体管单元的电气元件结构可以例如为垂直或横向晶体管(例如，双扩散金属氧化物半导体(DMOS)场效应晶体管(FET)、绝缘栅双极晶体管IGBT和/或横向金属氧化物场效应晶体管(MOSFET)和/或结栅场效应晶体管(JFET)和/或双极晶体管)。在一个应用中，第一有源区110的电气元件结构可以例如用于切换从外部施加到半导体器件100的负载电流，以通过或不通过第一有源区110的电气元件结构。这些负载电流可以例如高于500mA(或高于1A、高于5A、高于20A、或甚至高于40A)。位于第一有源区110处的电气元件结构可以例如包括这些负载电流的从半导体衬底102的前侧表面到半导体衬底102的背侧表面的电流路径。
可替选地和/或另外地，第一有源区110的电气元件结构的第一掺杂区可以例如为二极管(例如，p-n结二极管)的阳极区或阴极区。如果第一有源区110的电气元件结构的第一掺杂区例如为二极管的阳极区，则半导体衬底的公共掺杂区可以例如表示二极管的阴极区。
例如，半导体器件可以为集成电路、处理器器件、存储器器件、传感器器件或功率半导体器件。例如，半导体器件包括一个或更多个电气元件结构(例如，二极管结构或晶体管结构，例如绝缘栅双极晶体管(IGBT)或场效应晶体管(FET))。例如，(功率)半导体器件可以包括在半导体器件的前侧和半导体器件的背侧之间传导电流(例如，垂直二极管)或控制电流(例如，垂直晶体管)的一个或更多个垂直电气元件结构。功率半导体器件或功率半导体器件的电气元件结构(例如，第一有源区和/或第二有源区的一个或更多个电气元件结构)的击穿电压或阻断电压可以例如大于10V(例如，击穿电压为10V、20V或50V)、大于100V(例如，击穿电压为200V、300V、400V或500V)、或大于500V(例如，击穿电压为600V、700V、800V或1000V)、或大于1000V(例如，击穿电压为1200V、1500V、1700V、2000V、3300V或6500V)。
例如，半导体器件100的半导体衬底102的第二有源区120可以包括第一导电类型的阱掺杂区。控制电路的电气元件的掺杂区可以位于第二有源区120的阱掺杂区处。从第一有源区110(例如，从第一有源区的电气元件结构的第一掺杂区)被注入到公共掺杂区中的寄生少子可以行进通过公共掺杂区朝向第二有源区120的阱掺杂区，因此朝向控制电路的电气元件的掺杂区，其中寄生少子会干扰控制电路的功能。然而，在到达第二有源区120的阱掺杂区并且干扰控制电路的功能之前，寄生少子例如可以被保护结构的第一掺杂区132和/或边缘端接掺杂区140拦截，并且当边缘端接掺杂区140经由电阻连接142连接到保护结构的第一掺杂区132时至少在半导体器件100的反向工作条件发生期间复合。在反向工作条件发生期间，与半导体器件的其他工作条件相比，寄生少子的注入可能较高，这是因为在反向工作条件发生期间，在第一有源区110的电气元件结构的第一掺杂区与公共掺杂区之间的p-n结可以被正向偏置。
如果第一有源区110的电气元件结构包括晶体管，则反向工作条件的发生可以例如包括晶体管的反向偏置和/或反向有源模式和/或截止模式。例如，半导体器件100的半导体衬底102的第一有源区110的电气元件结构可以包括n沟道DMOSFET。在半导体器件100的反向工作条件发生期间，施加到DMOSFET的漏极(例如，施加到位于半导体衬底102的背侧表面处并连接至公共掺杂区的背侧电极)的电势可以低于施加到DMOSFET的体区和/或施加到DMOSFET的源极的电势(DMOSFET的体区和/或源极例如可以通过半导体衬底102的前侧表面处的布线结构来接触)。此外，在反向工作条件发生期间，体二极管(例如，DMOSFET的体区与公共掺杂区之间的p-n结)可以被正向偏置。
另外地且可选地，控制电路可以被配置成为第一有源区110的电气元件结构提供栅极电压。例如，控制电路可以检测从外部电气装置施加到半导体器件100的控制信号，并且可以基于接收到的控制信号提供特定极性和/或特定电压的栅极电压。此外，控制电路可以包括电压驱动器级(例如，放大器)，以将栅极电压提供给第一有源区110的电气元件结构。可替选地或另外地，栅极电压可以经由连接至第一有源区110的电气元件结构的栅极的半导体器件100的栅极引脚或栅极垫而从外部电气装置直接施加。
可选地，例如，半导体器件100可以被配置成基于半导体衬底102的背侧处的公共掺杂区的电势来调节第二有源区120的阱掺杂区的电势。例如，当半导体衬底102的背侧处的公共掺杂区的电势(和/或连接到半导体衬底102的背侧处的公共掺杂区的可选的背侧电极的电势)相对于位于第一有源区110处的电气元件结构的第一掺杂区的电势处于(例如，在0V与250mV之间的)低正电势或处于(例如，在0V与-700mV之间的)一定负电势时，第二有源区120的阱掺杂区处的电势与半导体衬底102背侧处的公共掺杂区的电势(和/或与可选的背侧电极的电势)差异小于20％(或小于10％、或小于5％)。例如，这可以防止第二有源区120的阱掺杂区与公共掺杂区之间的p-n结的正向偏置，并且因此可以使位于第二有源区120的阱掺杂区处的控制电路的功能更可靠。否则，例如，在半导体器件100的反向工作条件发生期间，第二有源区120的阱掺杂区与公共掺杂区之间的p-n结可能发生正向偏置。
半导体器件的半导体衬底的有源区可以是半导体衬底的一部分，该部分被用于在半导体器件的导通状态或传导状态下传导通过半导体衬底的大部分电流。如果半导体衬底包括多个有源区，例如两个或更多个有源区，则多个有源区(例如，半导体衬底的全部有源区)可以在半导体器件的导通状态或传导状态下例如传导通过半导体衬底的多于90％的电流。有源区可以包括位于半导体衬底处的大部分电路元件(例如，晶体管结构)或电路元件的大部分部件。有源区可以包括被配置成执行或至少部分地执行半导体器件工作的功能特性或半导体器件工作基本所需的功能特性的电路元件。例如，有源区可以包括或部分地包括集成到半导体器件中的电路或电气元件结构。
区和/或层的竖直方向、竖直尺寸(例如，深度)、厚度以及结构的厚度可以例如垂直于半导体衬底102的前侧表面来测量。横向方向和横向尺寸(例如，长度和宽度)可以平行于半导体衬底102的前侧表面来测量。例如，如果参考区、区域、结构和/或层的长度和/或宽度，则长度表示结构和/或层的较长的横向尺寸，而宽度表示结构和/或层的较短的横向尺寸。
例如，在矩形横向形状的情况下，矩形横向形状的宽度可以指矩形横向形状的任何一对平行边之间的最小距离。在环形横向形状、横向环形状和/或横向圈形状的情况下，宽度可以分别指环形横向形状、横向环形状和/或横向圈形状的外圆周和内圆周之差。在这种情况下，区、结构和/或层的最小或最大宽度可以分别指分别沿着区、结构和/或层出现的区、结构和/或层的最大或最小宽度。
具有第一导电类型的区可以是(例如，通过引入例如铝离子或硼离子引起的)p掺杂区或(例如，通过引入例如氮离子、磷离子或砷离子引起的)n掺杂区。因此，第二导电类型分别表示相反的n掺杂区或p掺杂区。换句话说，第一导电类型可以表示p掺杂，而第二导电类型可以表示n掺杂，反之亦然。
半导体衬底的前侧表面可以是用于实现比背侧更精致和复杂结构的表面，这是因为如果例如已经在半导体衬底的一侧处形成结构，则工艺参数(例如，温度)和处理可能对于背侧是有限的。
半导体器件100的半导体衬底102可以是硅衬底。或者，半导体衬底102可以是具有比硅的带隙(1.1eV)更大的带隙的宽带隙半导体衬底。例如，半导体衬底102可以是碳化硅(SiC)基半导体衬底、或砷化镓(GaAs)基半导体衬底、或氮化镓(GaN)基半导体衬底。半导体衬底102可以是半导体晶片，或者可以被半导体裸片包括。
图2示出了还穿过半导体器件200的保护结构的半导体器件200的一部分的示意性截面。如图2中所示的半导体器件200可以类似于图1的半导体器件100来实现。电气元件结构(例如，DMOSFET)位于半导体器件200的半导体衬底102的第一有源区110处。第一有源区110的电气元件结构包括p掺杂的第一掺杂区112，其可以例如包括DMOSFET的体区并且至少部分地位于半导体衬底102的前侧表面处。
至少从半导体衬底102的前侧表面的一部分延伸到半导体衬底102的背侧表面的公共掺杂区包括位于半导体衬底102的前侧表面处并且经由布线结构134连接至保护结构的p掺杂的第一掺杂区132的高n掺杂部分152。保护结构在半导体衬底102的第一有源区110和第二有源区120之间横向延伸。保护结构的第一掺杂区132横向位于比公共掺杂区的高n掺杂部分152更靠近第一有源区110的位置。公共掺杂区的高n掺杂部分152横向位于比保护结构的第一掺杂区132更靠近第二有源区120的位置。保护结构的第一掺杂区132具有比公共掺杂区的高n掺杂部分152更大的最大竖直尺寸。
公共掺杂区还包括轻n掺杂部分154，其可以例如包括第一有源区的电气元件结构的漂移区。此外，第一有源区110的电气元件结构的第一掺杂区112延伸到公共掺杂区的轻n掺杂部分154中。公共掺杂区可以例如还包括位于半导体衬底102背侧处的高n掺杂背侧部分156。高n掺杂背侧部分156可以例如至少部分地用作第一有源区110的电气元件结构的漏极区。此外，p掺杂的阱掺杂区122被第二有源区120所包含。第二有源区120的阱掺杂区122位于半导体衬底的前侧表面处并延伸到公共掺杂区的轻n掺杂部分154中。
在图2中，示出了发生反向工作条件的半导体器件200。公共掺杂区处于比第一有源区110的电气元件结构的源极区和/或第一有源区110的电气元件结构的第一掺杂区112更低的电势下(例如，约-1V)。检测半导体衬底102背侧处的电势并连接至公共掺杂区的高n掺杂背侧部分156的可选的传感器可以处于与公共掺杂区相同或相似的电势下。第一有源区110的电气元件结构的源极区和/或第一有源区110的电气元件结构的第一掺杂区112可以例如处于约0V的电势下。因此，第一有源区110的电气元件结构的第一掺杂区112和公共掺杂区的轻n掺杂部分154之间的p-n结可以被正向偏置，使得寄生少子(例如，空穴)可以被注入到轻n掺杂部分154中并且行进通过寄生pnp双极晶体管166朝向第二有源区120的阱掺杂区122。
第二有源区120的阱掺杂区122的电势可以例如由半导体器件调整至接近公共掺杂区的电势，例如至-900mV。第二有源区120的阱掺杂区122的电势的调整例如可以由位于半导体衬底102的第一有源区110或第二有源区120处的垂直双极晶体管来实现。然而，朝向第二有源区120的阱掺杂区122行进的所注入的寄生少子可以被保护结构的第一掺杂区132拦截。所拦截的寄生少子然后可以与由高n掺杂部分152提供的相反符号的电荷载流子(例如，电子)复合。例如，电子可以从高n掺杂背侧部分156，流过轻n掺杂部分154、流过公共掺杂区的高n掺杂部分152并且流进或流过布线结构134到达保护结构的第一掺杂区132，在此处它们可以消除寄生少子。未被保护结构的第一掺杂区132拦截且朝向第二有源区120行进的寄生少子可以与从背侧电极向高n掺杂部分152流动的电子复合。因此，保护结构的第一掺杂区132可以与轻n掺杂部分154和第一有源区110的第一掺杂区112一起形成抑制pnp双极晶体管164。以这种方式，保护结构可以为第二有源区120提供保护以避免在半导体器件200的反向工作条件发生期间寄生少子从第一有源区110被注入到公共掺杂区。
此外，保护结构的第一掺杂区132可以通过电阻连接来连接至边缘端接掺杂区(图2中未示出)，使得寄生少子也可以被边缘端接掺杂区拦截，这可以增强半导体衬底102内在第一有源区110与第二有源区120之间的横向电流保护。
结合上述或下述的实施方式描述更多细节和方面。图2所示的实施方式可以包括对应于结合上述(例如，图1)或下述(例如，图3至图9)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
图3示出了半导体器件300的一部分的详细俯视图。图3所示的半导体器件300可以类似于图1的半导体器件100和/或图2的半导体器件200。图3示出了保护结构的第一掺杂区132如何通过电阻连接而连接到边缘端接掺杂区140的示例。在图3的示例中，保护结构的第一掺杂区132直接横向接触边缘端接掺杂区140，使得保护结构的第一掺杂区132短路到边缘端接掺杂区140。以这种方式，保护结构的第一掺杂区132和边缘端接掺杂区140形成第一导电类型的连续掺杂区，该连续掺杂区横向地完全围绕半导体器件300的半导体衬底102的第一有源区110，并且横向地完全围绕半导体衬底102的第二有源区120。因此，可以防止例如从第一有源区110被注入公共掺杂区的寄生少子在保护结构的横向端部围绕保护结构行进并且因此防止行进到第二有源区120，这是因为在保护结构的横向端部处，保护结构的第一掺杂区132直接接触边缘端接掺杂区140。以这种方式，可以沿着半导体衬底102的单颗化边缘144延伸并且可以被设置成防止在单颗化边缘144处引发裂纹或防止从单颗化边缘144行进到第一有源区110和/或第二有源区120的边缘端接掺杂区140，可以给出额外的电保护功能，这可以增强半导体衬底102内在第一有源区110与第二有源区120之间的横向电流保护。
图3还示出了公共掺杂区的第一高掺杂部分152和公共掺杂区的第二高掺杂部分153。第一高掺杂部分152可以例如横向围绕第一有源区110。第一高掺杂部分152横向位于直接在第一有源区110与保护结构的第一掺杂区132之间的位置，并且还横向位于第一有源区110与边缘端接掺杂区140之间。公共掺杂区的轻掺杂部分154部分地横向位于直接在公共掺杂区的第一高掺杂部分152与边缘端接掺杂区140之间的位置。或者，公共掺杂区的第一高掺杂部分152可以延伸到边缘端接掺杂区140。公共掺杂区的第一高掺杂部分152可以在第一有源区110和边缘端接掺杂区140之间比在第一有源区110和保护结构的第一掺杂区132之间更窄。这可以节省半导体衬底102上的横向面积。
第二高掺杂部分153可以例如横向围绕第二有源区120。第二高掺杂部分153横向位于直接在第二有源区120与保护结构的第一掺杂区132之间的位置，并且还可以横向位于第二有源区120与边缘端接掺杂区140之间。公共掺杂区的轻掺杂部分154也部分地横向位于直接在公共掺杂区的第二高掺杂部分153和边缘端接掺杂区之间的位置。或者，公共掺杂区的第二高掺杂部分153可以延伸到边缘端接掺杂区140。公共掺杂区的第二高掺杂部分153可以在第二有源区120与边缘端接掺杂区140之间比在第二有源区120与保护结构的第一掺杂区132之间更窄。这可以进一步节省半导体衬底102上的横向面积。
公共掺杂区的轻掺杂部分154的一部分从边缘端接掺杂区140横向延伸到半导体衬底102的单颗化边缘144。可选地并且可替选地，公共掺杂区的第一高掺杂部分152和/或第二高掺杂部分153可以横向延伸到半导体衬底102的一个或更多个单颗化边缘144，使得边缘端接掺杂区140可以竖直延伸到公共掺杂区的第一高掺杂部分152和/或第二高掺杂部分153中。
此外，图3示出了将公共掺杂区的第一高掺杂部分152连接到保护结构的第一掺杂区132并且将公共掺杂区的第二高掺杂部分153连接到保护结构的第一掺杂区132的布线结构134。可选地并且另外地，布线结构134也可以连接到边缘端接掺杂区140。
例如，图3示出了半导体器件的布局。功率器件阱可以在图3的顶部(例如，在第一有源区110处)，而逻辑阱可以在底部(例如，在第二有源区120处)。这两者之间可以是其中心区域(例如，保护结构的第一掺杂区)可以是p掺杂的pnp抑制结构(例如，保护结构连同公共掺杂区的第一高掺杂部分和第二高掺杂部分)。公共掺杂区可以是n掺杂的。金属(例如，布线结构134)朝向单颗化边缘144的最远横向范围可以是有源裸片的边缘(例如，第一有源区110和/或第二有源区120的位于最靠近单颗化边缘144的边缘)，而超过此范围朝向单颗化边缘(例如，向右)可以布置密封环(例如，边缘端接掺杂区140)，其可以例如在没有金属的情况下实现。为了提供具有保护结构功能的密封环，保护结构的p掺杂中心区域可以例如电连接至也可以是p掺杂的密封环。这可以为在密封环下收集的少数载流子提供路径，以将其输运到保护结构的电短路部分。
例如，可以通过利用导电材料(例如金属)将密封环中的p区短接到位于芯片的有源部分处的n+环(例如，公共掺杂区的第一高掺杂部分152和/或第二高掺杂部分153)，来更进一步增强抑制。以这种方式，可以通过金属短接来将有源区110,120中的至少一个处的n+沟道停止部(例如，公共掺杂区的第一高掺杂部分152和/或第二高掺杂部分153)短接至密封环中的p扩散部来实现改进的寄生抑制，这是因为这可以减小保护结构扩散部之间(例如，边缘端接掺杂区140与公共掺杂区的第一高掺杂部分152和/或第二高掺杂部分153之间)的电阻。
结合上述或下述的实施方式描述更多细节和方面。图3所示的实施方式可以包括对应于结合上述(例如，图1至图2)或下述(例如，图4至图9)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
图4示出了半导体器件400的一部分的示意性截面。其中，截面通过边缘端接掺杂区，通过第一有源区110，并且通过半导体器件400的半导体衬底102的公共掺杂区。如图4所示的半导体器件400可以类似于图1至图3的半导体器件100,200,300中的一个或更多个。
边缘端接掺杂区包括第一部分141和第二部分143。边缘端接掺杂区的第一部分141和第二部分143延伸到半导体衬底102的公共掺杂区的轻掺杂部分154中。轻掺杂部分154可以具有例如至多1*1018cm-3的掺杂浓度。边缘端接掺杂区的第一部分141和第二部分143可以在两个注入工艺步骤中实现，并且因此可以具有不同的掺杂浓度。
边缘端接掺杂区的第一部分141可以例如与位于第一有源区110处的电气元件结构的第一掺杂区的第一部分111同时实现，并且可以具有与位于第一有源区110处的电气元件结构的第一掺杂区的第一部分111基本上相同的掺杂浓度。边缘端接掺杂区的第一部分141和位于第一有源区110处的电气元件结构的第一掺杂区的第一部分111被埋置在半导体衬底102内，例如位于距半导体衬底102的前侧表面一定距离处并且位于距半导体衬底102背侧表面一定距离处。
边缘端接掺杂区的第二部分143可以例如与位于第一有源区110处的电气元件结构的第一掺杂区的第二部分113同时实现，并且可以具有与位于第一有源区110处的电气元件结构的第一掺杂区的第二部分113基本上相同的掺杂浓度。边缘端接掺杂区的第二部分143从半导体衬底102的前侧表面延伸到半导体衬底102中，直至边缘端接掺杂区的第一埋置部分141并且与其相邻。位于第一有源区110处的电气元件结构的第一掺杂区的第二部分113从半导体衬底102的前侧表面延伸到半导体衬底102中，直至位于第一有源区110处的电气元件结构的第一掺杂区的第一埋置部分111并且与其相邻。
布线层堆叠体位于半导体衬底102的前侧表面上。布线层堆叠体包括位于第一横向布线层处的第一多个第一横向布线元件180，并且包括位于第二横向布线层处的至少一个第二横向布线元件182。第二横向布线层至少部分地位于第一横向布线层之上并且至少部分地延伸到第一横向布线层。第一横向布线层可以例如是逻辑金属层，而第二横向布线层可以例如是功率金属层并且可以包括用于半导体器件400的外部连接的接触垫。横向布线层堆叠体还包括多个竖直布线元件181，例如通孔。至少一些竖直布线元件从第一横向布线层延伸到半导体衬底102以接触位于半导体衬底102前侧表面处的电气元件结构。其他竖直布线元件延伸到位于半导体衬底102前侧表面之方并且也由布线层堆叠体包含的电极183(例如，栅极和/或场板)。
此外，位于第一有源区110处的电气元件结构包括从半导体衬底102的前侧表面延伸到位于第一有源区110处的电气元件结构的第一掺杂区的第三部分115中的第二导电类型的第二掺杂区116。位于第一有源区110处的电气元件结构的第二掺杂区116可以例如是被位于第一有源区110处的电气元件结构包括的DMOSFET的源极区。位于第一有源区110处的电气元件结构的第一掺杂区可以例如是DMOSFET的体区。位于第一有源区110处的电气元件结构的第二掺杂区116被连接到第一横向布线层的横向布线元件的竖直布线元件接触。第一横向布线层的横向布线元件连接到第二横向布线层的横向布线元件。例如，第二横向布线层的横向布线元件可以例如提供半导体器件400的源极接触以用于外部连接。
位于第一有源区110处的电气元件结构的第一掺杂区延伸到公共掺杂区的轻掺杂部分154中。公共掺杂区还包括位于半导体衬底102前侧表面处并延伸到公共掺杂区的轻掺杂部分154中的高掺杂部分152。公共掺杂区的高掺杂部分152被连接到第一布线层的横向布线元件的竖直布线元件接触，该横向布线元件可以例如连接到半导体器件400的保护结构的第一掺杂区。
公共掺杂区还包括位于半导体衬底102背侧处的背侧部分156。背侧部分156可以是重度掺杂的(例如，具有至少1*1018cm-3或更高的掺杂浓度)，并且例如可以包括位于第一有源区110处的电气元件结构的漏极区。公共掺杂区的背侧部分156从半导体衬底背侧竖直地延伸到公共掺杂区的轻掺杂部分154。轻掺杂部分154可以例如包括位于第一有源区110处的电气元件结构的漂移区。
布线层堆叠体还包括多个绝缘层。第一绝缘层171位于半导体衬底102的正上方并且可以包括场氧化物层。第一绝缘层171的至少一部分(直接)竖直地位于边缘端接掺杂区的第二部分143之上。第二绝缘层172(例如，层间电介质)竖直地位于第一绝缘层171和第一布线层之间和/或竖直地位于第一绝缘层171和布线层堆叠体的第三绝缘层173之间。竖直布线元件181中的至少一些竖直地延伸穿过第二绝缘层172。横向布线元件180中的至少一些通过第三绝缘层173(例如，金属间电介质)彼此横向绝缘。第三绝缘层173与第二绝缘层172部分相邻，并与第一横向布线层和第二布线层部分相邻。第四绝缘层174(例如，另一层间电介质)位于第三绝缘层的正上方。此外，钝化结构175(例如，酰亚胺结构)至少部分地位于第四绝缘层174之上并且至少部分地位于第二横向布线层之上。
预金属绝缘层可以从竖直间隙的下方进一步向半导体器件400的内部和/或外部(例如，朝向包括布线层堆叠体和半导体衬底102的半导体裸片的单颗化边缘)横向延伸。预金属绝缘层可以竖直位于半导体衬底102与最接近布线层堆叠体的半导体衬底102的第一横向布线层之间。预金属绝缘层可以例如包括和/或为场氧化物层。可以在没有对于半导体器件的功能所需的布线结构的情况下，实现从布线层堆叠体中的竖直间隙横向延伸到单颗化边缘并且从布线层堆叠体的表面至少竖直延伸到预金属绝缘层的区域。
竖直间隙146从布线层堆叠体的表面延伸到第一绝缘层171(例如，到场氧化物层)。竖直间隙至少部分地横向位于边缘端接掺杂区之上，并且通过第一绝缘层171与边缘端接掺杂区的第二部分143竖直分离。或者，竖直间隙146还可以延伸穿过第一绝缘层171到半导体衬底102的前侧表面以及到边缘端接掺杂区。此外，竖直间隙146可以稍微延伸到半导体衬底102中，例如进入的竖直距离小于500nm(或小于1μm、或小于5μm、或小于10μm)并且大于零。例如，竖直间隙146可以延伸到边缘端接掺杂区中(例如，到边缘端接掺杂区的第二部分143中，以及可选地并另外地到边缘端接掺杂区的第一部分141中)和/或公共掺杂区的轻掺杂部分154中。竖直间隙146可以用作在半导体衬底102(或包括半导体衬底102和布线层堆叠体的半导体裸片)的单颗化边缘144(例如，切割槽)处引起的并朝向半导体器件400的内部传播的裂纹或剥离的裂纹和/或剥离止挡件。
布线层堆叠体的一部分横向位于竖直间隙146与单颗化边缘144之间。布线层堆叠体的所述部分既不包括任何横向布线元件，也不包括任何竖直布线元件，并且因此不包括布线层堆叠体的任何布线结构。布线层堆叠体的所述部分可以仅包括第一绝缘层171的部分、和/或第二绝缘层172的部分、和/或第三绝缘层173的部分、和/或第四绝缘层174的部分。
可选地，边缘端接掺杂区可以包括具有不同掺杂浓度并且位于距半导体衬底102前侧表面的不同竖直距离处的另外的部分。可选地，边缘端接掺杂区可以仅包括边缘端接掺杂区的第一埋置部分141(或多个埋置部分)，使得边缘端接掺杂区被埋置在半导体衬底102内。可选地，边缘端接掺杂区可以仅包括第二部分143，使得边缘端接掺杂区可以延伸到比位于第一有源区处的电气元件结构的第一掺杂区或半导体衬底102保护结构的第一掺杂区更浅的竖直深度。边缘端接掺杂区可以被配置成减少由抗蚀剂引起的(例如，在半导体器件400的光刻制造步骤期间由抗蚀剂引起的)机械应力。
结合上述或下述的实施方式描述更多细节和方面。图4所示的实施方式可以包括对应于结合上述(例如，图1至图3)或下述(例如，图5至图9)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
图5示出了半导体器件500的一部分的示意性截面。其中，截面通过保护结构、通过边缘端接掺杂区并且通过半导体器件500的半导体衬底102的公共掺杂区。如图5所示的半导体器件500可以类似于图4的半导体器件400。
保护结构包括第一掺杂区。保护结构的第一掺杂区和边缘端接掺杂区从半导体衬底102的前侧表面延伸到公共掺杂区的轻掺杂部分154中。保护结构的第一掺杂区包括第一部分131、第二部分133、第三部分135和接触部分137。保护结构的第一掺杂区与边缘端接掺杂区横向接触，其中边缘端接掺杂区包括第一部分141和第二部分143。保护结构的第一掺杂区的第一部分131进入边缘端接掺杂区的第一部分141。保护结构的第一掺杂区的第二部分133进入边缘端接掺杂区的第二部分143。保护结构的第一掺杂区的第三部分135横向延伸到边缘端接掺杂区的第二部分143。以这种方式，保护结构的第一掺杂区与边缘端接掺杂区横向(直接)接触。
边缘端接掺杂区的第一部分141包括比保护结构的第一掺杂区的第一部分131的最大竖直深度更小的最大竖直深度，这是因为边缘端接掺杂区的第一部分141可以在与保护结构的第一掺杂区的第一部分131相同的注入步骤期间被注入，其中，边缘端接掺杂区的第一部分141的注入离子可能必须穿透位于半导体衬底102前侧表面上的第一绝缘层171，并且因此可能不能到达与保护结构的第一掺杂区的第一部分131的注入离子相同的深度。边缘端接掺杂区的第一部分141的最大竖直深度例如可以达到2.5μm与3.5μm之间的值。保护结构的第一掺杂区的第一部分131的最大竖直深度可以例如达到3μm与4μm之间的值。
类似地，边缘端接掺杂区的第二部分143具有比保护结构的第一掺杂区的第二部分133的最大竖直深度更小的最大竖直深度。边缘端接掺杂区的第二部分143的最大竖直深度可以例如达到1μm与2μm之间的值。保护结构的第一掺杂区的第二部分133的最大竖直深度可以例如达到1.5μm与2.5μm之间的值。
边缘端接掺杂区的第一部分141和保护结构的第一掺杂区的第一部分131可以具有相同或相似的最大掺杂浓度。例如，可以在深体注入步骤期间注入边缘端接掺杂区的第一部分141和保护结构的第一掺杂区的第一部分131。边缘端接掺杂区的第一部分141和/或保护结构的第一掺杂区的第一部分131的最大掺杂浓度可以例如达到1*1016cm-3与1*1018cm-3之间的值。由于第一绝缘层171的一部分位于边缘端接掺杂区之上，因此边缘端接掺杂区的第一部分141的掺杂浓度可能略小于保护结构的第一掺杂区的第一部分131的掺杂浓度(例如，小于的量大于1倍且小于100倍、或小于10倍、或小于5倍)。
边缘端接掺杂区的第二部分143和保护结构的第一掺杂区的第二部分133可以具有相同或相似的最大掺杂浓度。例如，边缘端接掺杂区的第二部分143和保护结构的第一掺杂区的第二部分133可以在中间体注入步骤期间被注入。边缘端接掺杂区的第二部分143和/或保护结构的第一掺杂区的第二部分133的最大掺杂浓度可以例如达到8*1016cm-3与8*1018cm-3之间的值。由于第一绝缘层171的一部分位于边缘端接掺杂区之上，因此边缘端接掺杂区的第二部分143的掺杂浓度可能略小于保护结构的第一掺杂区的第二部分133的掺杂浓度(例如，小于的量大于1倍且小于100倍、或小于10倍、或小于5倍)。
保护结构的第一掺杂区的第三部分135可以例如在表面体注入步骤期间实现，并且例如可以具有在500nm与1.5μm之间的最大竖直深度。表面体注入步骤可以使用较低能量来加速注入离子，使得表面体注入步骤的注入离子仅可以渗入半导体衬底102中，其中半导体衬底102的前侧表面没有第一绝缘层171。因此，可以防止表面体注入步骤的注入离子被注入到由第一绝缘层171的至少一部分所覆盖的边缘端接掺杂区中。因此可以节省用于遮挡边缘端接掺杂区免受注入离子影响的附加光刻掩模。保护结构的第一掺杂区的第三部分135可以例如具有1*1017cm-3与1*1019cm-3之间的掺杂浓度。保护结构的第一掺杂区的第三部分135由于扩散而部分地位于第一绝缘层171之下。例如，保护结构的第一掺杂区的第三部分135可以在第一绝缘层171之下横向延伸500nm至1.5μm之间的距离以进入边缘端接掺杂区的第二部分143中。
保护结构的第一掺杂区的接触部分137可以在另外的注入步骤期间被注入，并且可以例如具有高于1*1019cm-3的最大掺杂浓度。保护结构的第一掺杂区的接触部分137延伸到保护结构的第一掺杂区的第三部分135中。保护结构的第一掺杂区的接触部分137可以例如延伸到200nm与800nm之间的最大深度。保护结构的第一掺杂区的接触部分137被包括横向布线元件180和竖直布线元件181的布线结构接触。布线结构可以包括另外的竖直布线元件以将保护结构的第一掺杂区连接到半导体衬底102的公共掺杂区的高掺杂部分(图5中未示出)。
公共掺杂区的至少从半导体衬底102前侧表面的一部分竖直延伸到(位于半导体衬底102的背侧的)公共掺杂区背侧部分156的轻掺杂部分154可以包括外延层，并且可以具有在1*1015cm-3与1*1017cm-3之间的最大掺杂浓度。公共掺杂区的背侧部分156可以具有1*1018cm-3与1*1021cm-3之间(或甚至高于1*1021cm-3)的最大掺杂浓度。
结合上述或下述的实施方式描述更多细节和方面。图5所示的实施方式可以包括对应于结合上述(例如，图1至图4)或下述(例如，图6至图9)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
图6示出了半导体器件600的一部分的示意性截面。其中，截面通过保护结构、通过第一有源区110、通过第二有源区120并且通过半导体器件600的半导体衬底102的公共掺杂区。图6所示的半导体器件600可以类似于图4的半导体器件400和/或图5的半导体器件500。
图6示出了保护结构如何横向布置在半导体衬底102的第一有源区110和第二有源区120之间。保护结构的第一掺杂区包括第一部分131、第二部分133、第三部分135和接触部分137。布线结构(类似于图1所示的半导体器件100的布线结构134)将保护结构的第一掺杂区与公共掺杂区的第一高掺杂部分152以及第二高掺杂部分153电连接。为此，接触部分137被连接到布线层堆叠体的第一横向布线层的横向布线元件180(例如，横向金属平面)的多个竖直布线元件181(例如，通孔)接触。另外的竖直布线元件从横向布线元件180延伸到公共掺杂区的第一高掺杂部分152并且延伸到公共掺杂区的第二高掺杂部分153。公共掺杂区的第一高掺杂部分152和第二高掺杂部分153位于半导体衬底102的前侧表面处并延伸到公共掺杂区的轻掺杂部分154中。公共掺杂区的第一高掺杂部分152横向位于保护结构的第一掺杂区与第一有源区110之间。公共掺杂区的第二高掺杂部分153横向位于保护结构的第一掺杂区与第二有源区120之间。公共掺杂区的第一高掺杂部分152和第二高掺杂部分153可以例如具有大于1*1017cm-3且小于1*1021cm-3的最大掺杂浓度。此外，公共掺杂区的第一高掺杂部分152和/或第二高掺杂部分153可以例如延伸到大于300nm且小于1μm的最大竖直深度。
在图6所示的示例中，保护结构的第一掺杂区延伸到与位于第一有源区110处的电气元件结构的第一掺杂区的最大竖直深度相似的最大竖直深度。位于第一有源区110处的电气元件结构的第一掺杂区包括第一部分111和第二部分113(其类似于图4所示的位于半导体器件400的第一有源区110处的电气元件结构)。
此外，位于第二有源区120处的电气元件结构包括第一导电类型的第一掺杂区。第二有源区120的电气元件结构的第一掺杂区包括第一部分121和第二部分123。位于第二有源区120处的电气元件结构的第一掺杂区的第二部分123从半导体衬底102前侧表面延伸到公共掺杂区的轻掺杂部分154中。位于第二有源区120处的电气元件结构的第一掺杂区的第一部分121被埋置在公共掺杂区的轻掺杂部分154中，并且与位于第二有源区120处的电气元件结构的第一掺杂区的第二部分123相邻，并且至少部分地位于位于第二有源区120处的电气元件结构的第一掺杂区的第二部分123之下。位于第二有源区120处的电气元件结构的第一掺杂区延伸到与保护结构的第一掺杂区的最大竖直深度相似的最大竖直深度。
通过提供如下的保护结构的第一掺杂区：其延伸到与位于第一有源区110处的电气元件结构的第一掺杂区的最大竖直深度相似以及与位于第二有源区120处的电气元件结构的第一掺杂区的最大竖直深度相似的最大竖直深度，保护结构可以在半导体衬底102内在第一有源区110与第二有源区120之间提供增强的横向电流保护，并且可以拦截从一个有源区流向另一个有源区的寄生少子。
此外，保护结构的第一掺杂区的第一部分131可以(例如，在相互注入工艺步骤期间)与位于第一有源区110处的电气元件结构的第一掺杂区的第一部分111同时形成，和/或可以与位于第二有源区120处的电气元件结构的第一掺杂区的第一部分121同时形成。保护结构的第一掺杂区的第二部分133可以(例如，在另一个相互注入工艺步骤期间)与位于第一有源区110处的电气元件结构的第一掺杂区的第二部分113同时形成，和/或可以与位于第二有源区120的电气元件结构的第一掺杂区的第二部分123同时形成。
结合上述或下述的实施方式描述更多细节和方面。图6所示的实施方式可以包括对应于结合上述(例如，图1至图5)或下述(例如，图7至图9)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
图7示出了半导体器件700的俯视图。如图7所示的半导体器件700可以类似于图1的半导体器件100、和/或图3的半导体器件300、和/或图4至图6的半导体器件中的一个或更多个。
半导体器件700的半导体衬底102包括第一有源区110和第二有源区120。边缘端接掺杂区横向围绕第一有源区110和第二有源区120。保护结构的第一掺杂区132横向位于第一有源区110与第二有源区120之间。
边缘端接掺杂区的第一横向部分145和保护结构的第一掺杂区132横向围绕半导体衬底102的第一有源区110。边缘端接掺杂区的第二横向部分147和保护结构的第一掺杂区132横向围绕半导体衬底102的第二有源区120。
为此，边缘端接掺杂区具有横向围绕第一有源区110和第二有源区120的圈形状。保护结构的第一掺杂区132的第一端在边缘端接掺杂区上的第一位置148处与边缘端接掺杂区直接横向接触，以在保护结构的第一掺杂区132与边缘端接掺杂区之间提供第一电阻连接。保护结构的第一掺杂区132的第二端在边缘端接掺杂区上的不同的第二位置149处与边缘端接掺杂区直接横向接触，以在保护结构的第一掺杂区132与边缘端接掺杂区之间提供第二电阻连接。
通过在保护结构的第一掺杂区132的至少两个端部处(例如在两端处)通过电阻连接(例如，通过直接横向接触)将保护结构的第一掺杂区连接到边缘端接掺杂区，可以在半导体衬底102内在第一有源区110与第二有源区120之间提供增强的横向电流保护。以这种方式，可以防止寄生少子在保护结构的第一掺杂区的端部处从一个有源区到另一个有源区围绕保护结构流动。寄生少子可能不能再通过边缘端接掺杂区流动，但是可以被边缘端接掺杂区拦截并且与相反极性的电荷载流子复合，如上所述。
边缘端接掺杂区的第一横向部分145和第二横向部分147中的至少一个可以包括第一部分和第二部分，类似于图4的半导体器件400的边缘端接掺杂区的第一部分和第二部分和/或类似于图5的半导体器件500的边缘端接掺杂区的第一部分和第二部分。可选地，半导体器件700的边缘端接掺杂区可以包括具有不同掺杂浓度并且延伸到半导体衬底102内不同竖直距离的另外的部分。此外，边缘端接掺杂区的第一横向部分145和第二横向部分147中的至少一个可以被埋置在半导体衬底102内。
结合上述或下述的实施方式描述更多细节和方面。图7所示的实施方式可以包括对应于结合上述(例如，图1至图6)或下述(例如，图8至图9)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
图8示出了包括保护结构130和边缘端接掺杂区140的半导体器件800的俯视图。如图8所示的半导体器件800可以类似于图1的半导体器件100和/或图7的半导体器件700。
保护结构130横向位于半导体器件800的半导体衬底102的第一有源区110与第二有源区120之间。保护结构的第一掺杂区在保护结构的第一掺杂区的第一端处并且在保护结构的第一掺杂区的第二端处接触边缘端接掺杂区140，类似于图7的半导体器件700的保护结构的第一掺杂区。边缘端接掺杂区140横向围绕半导体器件800的半导体衬底102的第一有源区110和第二有源区120。
半导体衬底102的公共掺杂区的高掺杂部分可以平行于保护结构的第一掺杂区横向延伸，并且可以可选地平行于边缘端接掺杂区140横向延伸。以这种方式，保护结构的第一掺杂区可以通过横向位于第一有源区110与第二有源区120之间的位置处的布线结构而连接到公共掺杂区的高掺杂部分。另外，边缘端接掺杂区140可以通过同一布线结构(其将保护结构的第一掺杂区连接到公共掺杂区的高掺杂部分)和/或通过在横向围绕第一有源区110和第二有源区120的多个位置处的另外的布线结构来被连接。这可以提供半导体衬底102内的第一有源区110和第二有源区120的增强的横向电流保护。
结合上述或下述的实施方式描述更多细节和方面。图8所示的实施方式可以包括对应于结合上述(例如，图1至图7)或下述(例如，图9)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
图9示出了用于形成半导体器件的方法900的流程图。方法900包括形成910横向围绕半导体器件的半导体衬底的第一有源区和第二有源区的边缘端接掺杂区，并且形成位于半导体衬底前侧表面处的保护结构的第一掺杂区。此外，方法900包括形成920保护结构的布线结构。保护结构的布线结构将保护结构的第一掺杂区电连接至公共掺杂区的高掺杂部分。公共掺杂区从半导体衬底背侧表面延伸到半导体衬底前侧表面的与保护结构的布线结构接触的至少一部分。保护结构横向位于第一有源区与第二有源区之间。边缘端接掺杂区和保护结构的第一掺杂区具有第一导电类型。公共掺杂区具有第二导电类型。至少在半导体器件的反向工作条件发生期间，在边缘端接掺杂区与保护结构的第一掺杂区之间存在电阻连接。
形成边缘端接掺杂区并且形成保护结构的第一掺杂区可以包括将掺杂剂(例如，铝离子或硼离子)注入到半导体衬底中。边缘端接掺杂区和保护结构的第一掺杂区可以例如在相互注入工艺期间形成。
通过实现至少在半导体器件的反向工作条件发生期间电阻连接到半导体器件的半导体衬底的边缘端接掺杂区的保护结构，可以在半导体衬底内提供在半导体器件的半导体衬底的第一有源区与第二有源区之间的增强的横向电流保护。因此，半导体器件可以更可靠地工作。
结合上述或下述的实施方式描述更多细节和方面。图9所示的实施方式可以包括对应于结合上述(例如，图1至图8)的所提出的构思或一个或更多个实施方式描述的一个或更多个方面的一个或更多个可选附加特征。
一些实施方式涉及组合密封环和寄生抑制保护环结构(例如，界限(limes)结构)。
例如，智能技术可以包括垂直功率器件，例如功率DMOS(例如，双扩散金属氧化物半导体场效应晶体管)，和至少一个逻辑阱。例如，当功率器件可以被反向偏置时，衬底可以处于负电势，但是功率器件的前表面和逻辑阱可以都在0V附近。这会导致电流流过这二者而进入衬底。然而，允许逻辑阱以这种方式正向偏置可能会干扰其功能。
只要衬底被反向偏置，逻辑阱就可以被切换到接近衬底的电势。然而，这可能仅部分有效，因为该少子电流的一部分可能仍然通过横向寄生pnp双极晶体管(或横向寄生npn双极晶体管)流出功率器件并进入逻辑阱。这种横向寄生电流可以通过保护环结构来抑制。
此外，本公开内容涉及更节省空间的保护环构造(例如，更节省空间的保护结构)。半导体裸片的有源部分(例如，第一有源区和第二有源区)可以被密封环(例如，边缘端接掺杂区)围绕，并且该密封环可以被赋予保护环构造功能(例如，保护结构功能以及因此的横向电流保护功能)。当与智能技术相结合时，这可以是有效的，智能技术可以通过减少阱数来最小化裸片面积。
智能技术可以将其中DMOS漏极可以是晶片衬底的垂直DMOS与逻辑相组合。例如，这些技术可以需要利用相对于源极和逻辑阱的负偏置衬底来起作用。然而，这可能会使逻辑阱正向偏置，从而妨碍了逻辑的正确功能。
这可以通过在该模式期间(例如，在半导体器件的反向工作条件发生期间)切换靠近衬底电势的一个或更多个逻辑阱来部分地克服。然而，在DMOS和逻辑阱之间可能仍然存在寄生pnp双极晶体管(或寄生npn双极晶体管)，其可以将充足的少子电流注入到逻辑阱中以干扰或妨碍其功能。
敏感逻辑阱周围的防护结构(例如，保护结构)可以抑制该寄生pnp双极晶体管(或相应的寄生npn双极晶体管)。p扩散部(例如，保护结构的第一掺杂区和/或边缘端接掺杂区)可以围绕敏感逻辑阱并且可以拦截从DMOS反向偏置阱注入的少子，否则该少子将行进到逻辑阱。该p扩散部可以利用金属短接(例如，布线结构)连接到相邻的n+扩散部(例如，公共掺杂区的高掺杂部分)，使得该少子电流可以被转换成可能不能进入受保护的逻辑阱并且可以行进通过衬底的多子电流。
在一些示例中，逻辑可以被划分成大量的阱(有时每个器件一个阱)，在所述大量的阱之间衬底电势可以达到前硅表面。这可以支持包括例如pnp抑制结构的保护环结构(例如，保护结构)的实现。因此，在这些技术中，敏感逻辑区可以被保护环结构(例如，pnp抑制保护)围绕。
在一些示例中，整个逻辑可以被包括在单个阱中，或者在少量的阱中，以最小化芯片面积。例如，所有逻辑可以在单个阱内(单个逻辑阱例如被半导体衬底的第二有源区包括)，而DMOS可以在另一个阱中(例如，DMOS阱被半导体衬底的第一有源区包括)。因此，对于这些减少阱数的技术，pnp抑制结构(例如，保护结构)可能不会被置于敏感逻辑周围，这是因为所需的衬底电势可能在器件之间的顶硅表面(例如，在半导体衬底的前侧表面处)不可用。可能的选择可以是在DMOS和逻辑阱之间放置pnp抑制结构(例如，保护结构)。为了防止寄生pnp电流例如在裸片边缘处围绕pnp抑制结构(例如，保护结构)而通过密封环(例如，边缘端接掺杂区)，密封环可以设置有保护结构功能，使得例如可以防止寄生电流使用该路线。
当半导体器件包括非常少的逻辑阱时，可能不再能够利用保护结构仅环绕逻辑中的敏感电路。例如，对于仅包括一个逻辑阱的半导体器件，利用保护结构完全或大部分地围绕逻辑阱将消耗相当大的硅面积(如果保护结构例如为30μm宽，则芯片可能需要为60μm宽)。
然而，根据本公开内容的至少一些示例，保护结构可以仅位于DMOS和逻辑阱之间。这对于其他半导体器件会是不可行的，因为寄生电流将通过围绕保护结构行进而从DMOS流动到逻辑阱从而直接地或通过触发寄生器件而引起电路故障。
根据一个示例，裸片的有源部分(例如，裸片所包括的半导体衬底的第一有源区和第二有源区)可以被密封环(例如，边缘端接掺杂区)围绕。例如，密封环可以防止氧化物裂纹从裸片边缘(例如，从单颗化边缘)渗入裸片的有源部分中。裂纹可能出现在裸片边缘处，因为它们可能由裸片分离技术(例如，晶片切割)引起。因此，密封环可以保护裸片的有源部分在分离法期间不被损坏。
由于密封环可能含有氧化物裂纹，因此它可能是电无源的，这是因为裂纹可能导致硅结泄漏。然而，在保护结构的情况下，p区(例如，保护结构的第一掺杂区)可能已经通过保护结构中的金属而被电短接(例如，电阻连接)到周围的n硅区(例如，公共掺杂区的高掺杂部分)，因此跨结的电短路可能已经存在。
根据本公开内容的至少一些示例，密封环可以通过给予其保护结构能力而另外地被制成电有源的。例如，密封环可以通过连结现有的扩散部而电连接至保护结构(例如，至保护结构的第一掺杂区)。这可以抑制在密封环内流动的寄生电流。例如，电连接至保护结构的密封环还可以减少在半导体器件的第一有源区与第二有源区之间流动的寄生少子的量，该量为大于10倍(或大于100倍、或甚至大于1000倍)。因此，当半导体衬底中包括有源密封环时，例如当密封环电连接至保护结构时，可以实现进入逻辑阱的被抑制寄生电流的若干数量级的改善。
在减少阱数的技术中，寄生抑制结构(例如，保护结构)可以被放置在芯片的正对面。例如，一些半导体器件可以包括一个逻辑阱和DMOS阱。为了防止寄生电流在保护结构周围传播，可以为p掺杂条形状的保护结构的中心(例如，保护结构的第一掺杂区)可以被连接到密封环(例如，到边缘端接掺杂区)，密封环也可以包括p掺杂条。此外，逻辑和DMOS阱可以利用n+沟道停止部(例如，公共掺杂区的高掺杂部分)来端接，n+沟道停止部可以兼作为至保护结构的n连接。
电连接(例如，保护结构的第一掺杂区与密封环之间的电阻连接)可以允许密封环收集寄生电流并将其输送到保护结构以进行消除。这可以防止寄生电流通过密封环围绕保护结构行进。
例如，密封环(例如，边缘端接掺杂区)可以通过连结扩散部(例如，边缘端接掺杂区的扩散部与保护结构的第一掺杂区的扩散部)而电连接至保护结构(例如，保护结构的第一掺杂区)，使得密封环可以抑制寄生电流。
示例性实施方式还可以提供具有用于当计算机程序在计算机或处理器上执行时执行上述方法之一的程序代码的计算机程序。本领域技术人员将容易地认识到，可以通过编程的计算机来执行各种上述方法的动作。在本文中，一些示例性实施方式还旨在覆盖程序存储装置，例如数字数据存储介质(其是机器或计算机可读的并且编码机器可执行或计算机可执行程序的指令)，其中指令执行上述方法的一些或全部动作。程序存储装置可以是例如数字存储器、诸如磁盘和磁带的磁存储介质、硬盘驱动器或光学可读数字数据存储介质。另外的示例性实施方式还旨在覆盖被被编程为执行上述方法的动作的计算机或被编程为执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
说明书和附图仅是说明本公开内容的原理。因此，应当理解，本领域技术人员将能够设想未在本文中明确描述或示出的、体现本公开内容的原理并且包括在其精神和范围内的各种布置。此外，本文所述的所有示例主要旨在明确地仅用于教导目的，以帮助读者理解本公开内容的原理和由发明人为促进本领域而贡献的构思，并且被解释为不对这些具体叙述的示例和条件进行限制。此外，本文中所有陈述本公开内容的原理、方面和实施方式的陈述以及其具体示例旨在涵盖其等同物。
本领域技术人员应当理解，本文的任何框图表示体现本公开内容原理的说明性电路的构思图。类似地，应当理解，任何流程图、流程框图、状态转换图、伪代码等表示基本上可以在计算机可读介质中表示并且因此由计算机或处理器执行的各种过程，而不管这样的计算机或处理器是否被明确示出。
此外，所附权利要求被并入具体实施方式中，其中每个权利要求可以独立地作为单独的实施方式。虽然每个权利要求可以独立地作为单独的实施方式，但是应当注意：尽管从属权利要求可以在权利要求中指代与一个或更多个其他权利要求的特定组合，但是其他实施方式也可以包括从属权利要求与彼此从属或独立的权利要求的主题的组合。这些组合在本文中被提出，除非指出特定的组合是不希望的。此外，旨在还将权利要求的特征包括在任何其他独立权利要求中，即使该权利要求不直接从属于独立权利要求也是如此。
还应当注意，说明书或权利要求中公开的方法可以由具有用于执行这些方法的各个动作中的每个动作的装置的设备来实现。
此外，应当理解，在说明书或权利要求中公开的多个动作或功能的公开内容可以不被解释为以特定的顺序实现。因此，多个动作或功能的公开内容不会将这些动作或功能限制为特定的顺序，除非这些动作或功能由于技术原因是不可互换的。此外，在一些实施方式中，单个动作可以包括或可以被分解成多个子动作。除非明确排除，否则这样的子动作以及该单个动作的公开内容的一部分可以被包括在内。

Claims (20)

1.一种半导体器件(100,200,300,400,500,600,700,800)，包括：
保护结构，其横向位于所述半导体器件的半导体衬底(102)的第一有源区(110)与所述半导体衬底(102)的第二有源区(120)之间，其中，所述保护结构包括第一掺杂区(132)和布线结构(134)，所述第一掺杂区(132)位于所述半导体衬底(102)的前侧表面处，所述布线结构(134)将所述保护结构的第一掺杂区(132)电连接至公共掺杂区的高掺杂部(152)，其中，所述公共掺杂区从所述半导体衬底(102)的背侧表面延伸到所述半导体衬底(102)的前侧表面的与所述保护结构的布线结构(134)接触的至少一部分；以及
边缘端接掺杂区(140)，其横向围绕所述第一有源区(110)和所述第二有源区(120)，其中，所述边缘端接掺杂区(140)和所述保护结构的第一掺杂区(132)具有第一导电类型，而所述公共掺杂区具有第二导电类型，
其中，至少在所述半导体器件的反向工作条件发生期间，在所述边缘端接掺杂区(140)与所述保护结构的第一掺杂区(132)之间存在电阻连接(142)。
2.根据权利要求1所述的半导体器件，其中，所述保护结构的第一掺杂区(132)与所述边缘端接掺杂区(140)接触，使得所述保护结构的第一掺杂区(132)与所述边缘端接掺杂区(140)短路。
3.根据权利要求1或2所述的半导体器件，其中，所述边缘端接掺杂区(140)的横向部分(145)和所述保护结构的第一掺杂区(132)横向围绕所述第一有源区(110)。
4.根据前述权利要求中任一项所述的半导体器件，其中，所述电阻连接(142)存在于所述半导体器件的任何工作条件期间。
5.根据前述权利要求中任一项所述的半导体器件，其中，所述公共掺杂区的高掺杂部(152)横向围绕所述第一有源区(110)和所述第二有源区(120)中的至少一个。
6.根据前述权利要求中任一项所述的半导体器件，还包括位于所述半导体衬底(102)上的布线层堆叠体，其中，竖直间隙(146)从所述布线层堆叠体的表面至少延伸至位于所述边缘端接掺杂区(140)之上的预金属绝缘层的部分或所述半导体衬底的表面。
7.根据前述权利要求中任一项所述的半导体器件，还包括位于所述半导体衬底(102)上的布线层堆叠体，其中，所述布线层堆叠体是在所述边缘端接掺杂区(140)之上没有金属布线结构的情况下被实现的。
8.根据前述权利要求中任一项所述的半导体器件，其中，所述保护结构的第一掺杂区(132)的宽度大于5μm且小于50μm。
9.根据前述权利要求中任一项所述的半导体器件，其中，所述边缘端接掺杂区(140)的宽度大于500nm且小于10μm。
10.根据前述权利要求中任一项所述的半导体器件，其中，所述保护结构的第一掺杂区(132)的最大竖直尺寸大于200nm且小于10μm。
11.根据前述权利要求中任一项所述的半导体器件，其中，所述边缘端接掺杂区(140)的最大竖直尺寸至多等于所述保护结构的第一掺杂区(132)的最大竖直尺寸。
12.根据前述权利要求中任一项所述的半导体器件，其中，所述保护结构的第一掺杂区(132)的最大掺杂浓度基本上等于所述边缘端接掺杂区(140)的最大掺杂浓度。
13.根据前述权利要求中任一项所述的半导体器件，其中，至少一个电气元件结构位于所述第一有源区(110)处，其中，所述第一有源区(110)的电气元件结构包括与所述公共掺杂区相邻的具有所述第一导电类型的第一掺杂区(112)，其中，在所述半导体器件的反向工作条件发生期间，在所述第一有源区(110)的电气元件结构的第一掺杂区(112)与所述公共掺杂区之间的pn结被正向偏置。
14.根据权利要求13所述的半导体器件，其中，所述第一有源区的电气元件结构的第一掺杂区(112)是所述电气元件结构的至少一个晶体管单元的体区。
15.根据权利要求13或14所述的半导体器件，其中，所述电气元件结构具有高于10V的击穿电压。
16.根据权利要求13至15中任一项所述的半导体器件，其中，所述第二有源区(120)包括具有所述第一导电类型的阱掺杂区(122)，其中，控制电路的电气元件的掺杂区位于所述第二有源区(120)的阱掺杂区(122)处。
17.根据权利要求16所述的半导体器件，其中，所述控制电路被配置成向所述第一有源区(110)的电气元件结构提供栅极电压。
18.根据权利要求17所述的半导体器件，其中，所述半导体器件被配置成基于所述公共掺杂区在所述半导体衬底(102)的背侧处的电势来调整所述第二有源区(120)的阱掺杂区(122)的电势。
19.根据权利要求1所述的半导体器件，其中，所述保护结构的第一掺杂区(132)与所述边缘端接掺杂区(140)横向分离，其中，所述保护结构的第一掺杂区(132)与所述边缘端接掺杂区(140)之间的最小横向距离小于50nm。
20.一种用于形成半导体器件的方法(900)，所述方法包括：
形成(910)横向围绕所述半导体器件的半导体衬底的第一有源区和所述半导体器件的半导体衬底的第二有源区的边缘端接掺杂区，并且形成位于所述半导体衬底的前侧表面处的保护结构的第一掺杂区；以及
形成(920)所述保护结构的布线结构，所述布线结构将所述保护结构的第一掺杂区电连接至公共掺杂区的高掺杂部分，其中，所述公共掺杂区从所述半导体衬底的背侧表面延伸至所述半导体衬底的前侧表面的与所述保护结构的布线结构接触的至少一部分，其中，所述保护结构横向位于所述第一有源区与所述第二有源区之间，其中，所述边缘端接掺杂区和所述保护结构的第一掺杂区具有第一导电类型，而所述公共掺杂区具有第二导电类型，
其中，至少在所述半导体器件的反向工作条件发生期间，在所述边缘端接掺杂区与所述保护结构的第一掺杂区之间存在电阻连接。
CN201710511383.2A 2016-06-28 2017-06-27 半导体器件和用于形成半导体器件的方法 Active CN107546256B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016111836.2 2016-06-28
DE102016111836.2A DE102016111836B4 (de) 2016-06-28 2016-06-28 Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
CN107546256A true CN107546256A (zh) 2018-01-05
CN107546256B CN107546256B (zh) 2020-12-08

Family

ID=60579259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710511383.2A Active CN107546256B (zh) 2016-06-28 2017-06-27 半导体器件和用于形成半导体器件的方法

Country Status (3)

Country Link
US (2) US9941402B2 (zh)
CN (1) CN107546256B (zh)
DE (1) DE102016111836B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111836B4 (de) * 2016-06-28 2024-02-15 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN111446245B (zh) * 2019-01-17 2022-09-23 世界先进积体电路股份有限公司 半导体结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011083158A3 (de) * 2010-01-11 2011-11-10 Elmos Semiconductor Ag Mikroelektromechanisches halbleiterbauelement
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件
CN102544008A (zh) * 2010-12-07 2012-07-04 瑞萨电子株式会社 半导体器件
CN102891154A (zh) * 2011-07-22 2013-01-23 埃斯普罗光电股份公司 用于光子检测的半导体结构
CN104347720A (zh) * 2013-08-07 2015-02-11 英飞凌科技股份有限公司 半导体装置和用于制造该半导体装置的方法
US9245996B2 (en) * 2014-01-02 2016-01-26 United Microelectronics Corp. Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device
CN105390494A (zh) * 2014-08-22 2016-03-09 英飞凌科技股份有限公司 少数载流子转换结构
US9331143B1 (en) * 2014-11-20 2016-05-03 Macronix International Co., Ltd. Semiconductor structure having field plates over resurf regions in semiconductor substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800952B2 (en) 2002-06-18 2004-10-05 Dana Corporation Method of protection and fault detection for starter/alternator operating in the starter mode
DE102016111836B4 (de) * 2016-06-28 2024-02-15 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011083158A3 (de) * 2010-01-11 2011-11-10 Elmos Semiconductor Ag Mikroelektromechanisches halbleiterbauelement
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件
CN102544008A (zh) * 2010-12-07 2012-07-04 瑞萨电子株式会社 半导体器件
CN102891154A (zh) * 2011-07-22 2013-01-23 埃斯普罗光电股份公司 用于光子检测的半导体结构
CN104347720A (zh) * 2013-08-07 2015-02-11 英飞凌科技股份有限公司 半导体装置和用于制造该半导体装置的方法
US9245996B2 (en) * 2014-01-02 2016-01-26 United Microelectronics Corp. Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device
CN105390494A (zh) * 2014-08-22 2016-03-09 英飞凌科技股份有限公司 少数载流子转换结构
US9331143B1 (en) * 2014-11-20 2016-05-03 Macronix International Co., Ltd. Semiconductor structure having field plates over resurf regions in semiconductor substrate

Also Published As

Publication number Publication date
US20170373182A1 (en) 2017-12-28
US9941402B2 (en) 2018-04-10
DE102016111836B4 (de) 2024-02-15
US20180197982A1 (en) 2018-07-12
US10199490B2 (en) 2019-02-05
DE102016111836A1 (de) 2017-12-28
CN107546256B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
KR101870557B1 (ko) 반도체 장치
US10985158B2 (en) Semiconductor device with transistor portion having low injection region on the bottom of a substrate
US9673309B2 (en) Semiconductor device and method for fabricating semiconductor device
JP5520215B2 (ja) 改良された電力用スイッチングトランジスター
US10354992B2 (en) Semiconductor devices and methods for forming a semiconductor device
US8786015B2 (en) Super-junction semiconductor device
CN103201840B (zh) 具有提高的缓冲击穿电压的hemt
JPH04146674A (ja) 半導体装置及びその製造方法
US9293548B2 (en) Semiconductor device
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
US20120074459A1 (en) Semiconductor device
KR20070026690A (ko) 쇼트키 소자와 형성 방법
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
KR100648276B1 (ko) 역방향 다이오드가 구비된 수직형 디모스 소자
CN111201611A (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
EP2387077A2 (en) Semiconductor device with a peripheral base region
CN107546256A (zh) 半导体器件和用于形成半导体器件的方法
JP7257927B2 (ja) 半導体装置
JPH08293618A (ja) 高耐圧半導体素子
JP2005150348A (ja) 半導体装置
US8039906B2 (en) High-voltage metal oxide semiconductor device and fabrication method thereof
KR101352766B1 (ko) 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자
JPH1126780A (ja) ｐｎ接合を含む半導体装置
US11923451B2 (en) Semiconductor device
KR100397858B1 (ko) 절연게이트 바이폴라 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant