CN107544611B - 半导体集成电路及电源切换方法 - Google Patents

半导体集成电路及电源切换方法 Download PDF

Info

Publication number
CN107544611B
CN107544611B CN201710511093.8A CN201710511093A CN107544611B CN 107544611 B CN107544611 B CN 107544611B CN 201710511093 A CN201710511093 A CN 201710511093A CN 107544611 B CN107544611 B CN 107544611B
Authority
CN
China
Prior art keywords
power supply
supply voltage
regulator
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710511093.8A
Other languages
English (en)
Other versions
CN107544611A (zh
Inventor
川添卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107544611A publication Critical patent/CN107544611A/zh
Application granted granted Critical
Publication of CN107544611B publication Critical patent/CN107544611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供一种能够在电源电压下降时有效率地抑制消耗电力的半导体集成电路及电源切换方法。所述半导体集成电路包括：调节器，对外部电源电压进行变压而生成内部电源电压；处理器电路，接收内部电源电压的供给而能够运行；RTC电路，接收内部电源电压的供给而生成当前时刻数据；供给电线，将内部电源电压供给至RTC电路及处理器电路；切换开关，设置于供给电线与处理器电路之间，将供给电线与处理器电路之间切换成连接状态及非连接状态；以及电源电平检测电路，对外部电源电压的电压电平进行检测，当检测到电压电平为规定的阈值以下时，对切换开关进行控制，以使供给电线与处理器电路之间成为非连接状态。

Description

半导体集成电路及电源切换方法
技术领域
本发明涉及一种半导体集成电路及电源切换方法。
背景技术
在构成微控制器单元(Micro Controller Unit，MCU)等的半导体集成电路中，是如下运行：对从外部供给的电源电压(外部电源电压)进行降压而生成内部电源电压，并供给至闪存(FLASH)存储器、随机存取存储器(Random Access Memory，RAM)、中央处理器(Central Processing Unit，CPU)等处理器电路(processor circuit)或实时时钟(RealTime Clock，RTC)电路。作为这种半导体集成电路，可想到如下半导体集成电路，即，设置主动(active)用及后备(standby)用的两个降压电源电路，并能够根据将处理器电路设为主动状态还是设为后备状态，来切换要运行的降压电源电路(例如，日本专利特开2004-133800号公报)。
发明内容
在外部电源电压的电压电平大幅下降的情况下等，为了抑制电力消耗，理想的是使闪存存储器、RAM、CPU等停止运行。另一方面，RTC电路则在所述情况下也需要继续运行。但是，在所述现有技术的半导体集成电路中，当将降压电源电路从主动用切换成后备用时，不但对RTC电路，而且对闪存存储器、RAM、CPU等处理器电路也进行电源电压的供给。因此，存在无法充分降低消耗电力的问题。
为了解决所述问题，本发明的目的在于提供一种能够在电源电压降低时有效率地抑制消耗电力的半导体集成电路。
本发明的半导体集成电路包括：调节器(regulator)，对外部电源电压进行变压而生成内部电源电压；处理器电路，通过所述内部电源电压的供给而能够运行；RTC(RealTime Clock)电路，接收所述内部电源电压的供给而生成当前时刻数据；供给电线，将所述内部电源电压供给至所述RTC电路及所述处理器电路；切换开关，设置于所述供给电线与所述处理器电路之间，将所述供给电线与所述处理器电路之间切换成连接状态及非连接状态；以及电源电平检测电路，对所述外部电源电压的电压电平进行检测，当检测到所述电压电平为规定的阈值以下时，对所述切换开关进行控制，以使所述供给电线与所述处理器电路之间成为非连接状态。
并且，本发明的半导体集成电路包括：第1调节器，对外部电源电压进行变压而生成第1内部电源电压；第2调节器，对所述外部电源电压进行变压而生成第2内部电源电压；处理器电路，通过所述第1内部电源电压的供给而能够运行；RTC电路，接收所述第1内部电源电压及第2内部电源电压的供给而生成当前时刻数据；第1供给电线，将所述第1内部电源电压供给至所述处理器电路；第2供给电线，将所述第2内部电源电压供给至所述RTC电路；切换开关，设置于所述第1供给电线与所述第2供给电线之间，将所述第1供给电线与所述第2供给电线之间切换成连接状态及非连接状态；以及电源电平检测电路，对所述外部电源电压的电压电平进行检测，当检测到所述电压电平为规定的阈值以下时，使所述第1调节器的运行停止，并且对所述切换开关进行控制，以使所述第1供给电线与所述第2供给电线之间成为非连接状态。
并且，本发明的电源切换方法的特征在于：在如下的半导体集成电路中，所述半导体集成电路包括：对外部电源电压进行变压而生成内部电源电压的调节器、通过所述内部电源电压的供给而能够运行的处理器电路、接收所述内部电源电压的供给而生成当前时刻数据的RTC电路、将所述内部电源电压供给至所述RTC电路及所述处理器电路的供给电线、以及设置于所述供给电线与所述处理器电路之间将所述供给电线与所述处理器电路之间切换成连接状态及非连接状态的切换开关，所述电源切换方法包括如下步骤：对所述外部电源电压的电压电平进行检测；以及当检测到所述电压电平为规定的阈值以下时，对所述切换开关进行控制，以使所述供给电线与所述处理器电路之间成为非连接状态。
并且，本发明的电源切换方法的特征在于：在如下的半导体集成电路中，所述半导体集成电路包括：对外部电源电压进行变压而生成第1内部电源电压的第1调节器、对所述外部电源电压进行变压而生成第2内部电源电压的第2调节器、接收所述第1内部电源电压的供给而能够运行的处理器电路、接收所述第1内部电源电压及第2内部电源电压的供给而生成当前时刻数据的RTC电路、将所述第1内部电源电压供给至所述处理器电路的第1供给电线、将所述第2内部电源电压供给至所述RTC电路的第2供给电线、设置于所述第1供给电线与所述第2供给电线之间将所述第1供给电线与所述第2供给电线之间切换成连接状态及非连接状态的切换开关，所述电源切换方法包括如下步骤：对所述外部电源电压的电压电平进行检测；以及当检测到所述电压电平为规定的阈值以下时，使所述第1调节器的运行停止，并对所述切换开关进行控制，以使所述第1供给电线与所述第2供给电线之间成为非连接状态。
根据本发明，在包含RTC电路的半导体集成电路中，能够在电源电压下降时有效率地抑制消耗电力。
附图说明
图1是表示实施例1的半导体集成电路的构成的框图。
图2是表示实施例2的半导体集成电路的构成的框图。
图3是表示运算放大器(operational amplifier)的构成的电路图。
图4是示意性地表示半导体集成电路的上表面的图。
图5是表示外部电源电压、内部电源电压及开关控制信号的时间图。
[符号的说明]
10、20：半导体集成电路
11：调节器
11a、21a、24a：运算放大器
11b、21b、24b：电压源
12、22：电源电平检测电路
13、23：切换开关
14：闪存
15：RAM
16：CPU
17、25：RTC电路
18：处理器电路
21：第1调节器
24：第2调节器
26：半导体基板
31：差动输入段
32：输出段
CS：恒定电流源
H：高电平
L：低电平
L1、L2、L3：电线
MN1～MN6：N通道型MOS晶体管
MP1～MP4：P通道型MOS晶体管
P1～P3：垫片
PD：掉电信号
PG：垫片群
T1～T3：期间
VDD：外部电源电压
VDDL：内部电源电压
VDDR：RTC用电源电压
VREF：基准电压
VSS：接地电位
VTH：阈值电压
SWC：切换信号
具体实施方式
以下，一边参照附图，一边对本发明的实施例进行详细说明。再者，在以下的各实施例中的说明及附图中，对实质上相同或等价的部分标注相同的参照符号。
[实施例1]
图1是表示半导体集成电路10的构成的框图。半导体集成电路10是构成例如将计算机系统编入至一个电路中的MCU(Micro Controller Unit)的集成电路。半导体集成电路10包括：调节器11、电源电平检测电路12、切换开关13、闪存14、RAM(Random AccessMemory)15、CPU(Central Processing Unit)16及RTC(Real Time Clock)电路17。在以下的说明中，将闪存14、RAM15及CPU16加以统称，也称为处理器电路18。
调节器11包括：经负反馈连接的运算放大器11a、以及生成基准电压VREF而供给至运算放大器11a的非反转输入端子的电压源11b。调节器11对外部电源电压VDD进行降压而生成内部电源电压VDDL，并送出至电线L1上。
电源电平检测电路12对外部电源电压VDD的电压电平进行检测。当检测到电压电平下降而成为规定的阈值电压VTH以下(即，外部电源电压VDD为阈值电压VTH以下)时，电源电平检测电路12将切换信号SWC供给至切换开关13。切换信号SWC是信号电平转换为高电平(‘H’)及低电平(‘L’)的二进制数的信号。
切换开关13包含P通道型(第1导电型)金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管。切换开关13是根据供给至P通道型MOS晶体管的栅极的切换信号SWC的信号电平，被控制成导通状态及断开状态，将电线L1与处理器电路18(闪存14、RAM15及CPU16)之间切换成连接/非连接。
闪存14是非易失性的半导体存储器，接收内部电源电压VDDL的供给而运行。同样地，RAM15及CPU16接收内部电源电压VDDL的供给而运行。因此，当切换开关13变为断开状态，与电线L1之间变为非连接时，闪存14、RAM15及CPU16分别停止其运行。
RTC电路17接收内部电源电压VDDL的供给而运行，生成表示当前时刻的当前时刻数据。
其次，对本实施例的半导体集成电路10的运行进行说明。
当外部电源电压VDD超过阈值电压VTH(即，VDD＞VTH)时，电源电平检测电路12将低电平的切换信号SWC供给至切换开关13。切换开关13被控制成导通状态，电线L1与处理器电路18维持在连接着的状态。调节器11对外部电源电压VDD进行降压而生成内部电源电压VDDL，并经由电线L1供给至处理器电路18(闪存14、RAM15、CPU16)及RTC电路17。
其次，当外部电源电压VDD为阈值电压VTH以下(即，VDD≤VTH)时，电源电平检测电路12检测到此情况，将高电平的切换信号SWC供给至切换开关13。切换开关13被控制成断开状态，电线L1与处理器电路18之间成为非连接的状态。因此，经调节器11生成的内部电源电压VDDL未被供给至处理器电路18(闪存14、RAM15及CPU16)。另一方面，对RTC电路17，则继续供给内部电源电压VDDL。
如以上所述，本实施例的半导体集成电路10在检测到外部电源电压VDD成为阈值电压VTH以下时，停止对处理器电路18(闪存14、RAM15及CPU16)供给内部电源电压VDDL，而只对RTC电路17供给内部电源电压VDDL。因此，能够一方面使RTC电路17运行，一方面抑制消耗电力。
[实施例2]
图2是表示半导体集成电路20的构成的框图。半导体集成电路20包括：第1调节器21，电源电平检测电路22，切换开关23，第2调节器24，包含闪存14、RAM15及CPU16的处理器电路18，以及RTC电路25。
第1调节器21包括：经负反馈连接的运算放大器21a、以及生成基准电压VREF而供给至运算放大器21a的非反转输入端子的电压源21b。第1调节器21对外部电源电压VDD进行降压而生成内部电源电压VDDL，并经由电线L2供给至处理器电路18(闪存14、RAM15及CPU16)。
并且，第1调节器21是根据从电源电平检测电路22供给的掉电(power down)信号PD，被控制成通电(power on)的状态及断电(power off)的状态。当被控制成断电的状态时，第1调节器21停止对经由电线L2的处理器电路18(闪存14、RAM15及CPU16)供给内部电源电压VDDL。
电源电平检测电路22对外部电源电压VDD的电压电平进行检测。当检测到电压电平下降而成为规定的阈值电压VTH以下(即，外部电源电压VDD为阈值电压VTH以下)时，电源电平检测电路22将切换信号SWC供给至切换开关23。切换信号SWC是信号电平转换成高电平(‘H’)及低电平(‘L’)的二进制数的信号。
并且，电源电平检测电路22在检测到外部电源电压VDD的电压电平成为阈值电压VTH以下时，将与切换信号SWC相同的信号作为掉电信号PD供给至第1调节器21的运算放大器21a。
通过供给掉电信号PD而实现的第1调节器21的断电控制是通过例如切断运算放大器21a内的电流路径来进行。
图3是示意性地表示运算放大器21a的内部构成的图。运算放大器21a包含差动输入段31及输出段32。差动输入段31包括：包含N通道型MOS晶体管MN2及N通道型MOS晶体管MN3的差动对、包含P通道型MOS晶体管MP1及P通道型MOS晶体管MP2的电流镜(currentmirror)、N通道型MOS晶体管MN4、以及N通道型MOS晶体管MN5。输出段32包括：P通道型MOS晶体管MP3、P通道型MOS晶体管MP4及N通道型晶体管MN6。N通道型MOS晶体管MN5构成N通道型MOS晶体管MN1及电流镜，将与恒定电流源CS所生成的恒定电流成比例的电流供给至差动输入段31。并且，N通道MOS晶体管MN6也构成N通道型MOS晶体管MN1及电流镜，将与恒定电流源CS所生成的恒定电流成比例的电流供给至输出段32。
对N通道型MOS晶体管MN4的栅极供给掉电信号PD的反相位的信号。同样地，对P通道型MOS晶体管MP3的栅极供给掉电信号PD的反相位的信号。掉电信号PD的反相位的信号是通过例如利用反转放大电路(未图示)使掉电信号PD反转而生成。
当掉电信号PD的信号电平为低电平时，对N通道型MOS晶体管MN4的栅极及P通道型MOS晶体管MP3的栅极供给高电平的信号。因此，N通道型MOS晶体管MN4成为导通状态，使电流流入至差动输入段31。并且，P通道型MOS晶体管MP3成为断开状态，使电流流入至输出段32。
另一方面，当掉电信号PD的信号电平为高电平时，对N通道型MOS晶体管MN4的栅极及P通道型MOS晶体管MP3的栅极供给低电平的信号。因此，N通道型MOS晶体管MN4成为断开状态，而变为不对差动输入段31流入电流的状态(即电流路径被切断的状态)。并且，P通道型MOS晶体管MP3成为导通状态，对P通道型MOS晶体管MP4的栅极施加高电平的电压，所以变为不对输出段32流入电流的状态(即电流路径被切断的状态)。
如果再次参照图2，则切换开关23是由P通道型(第1导电型)MOS晶体管构成。切换开关23是根据供给至P通道型MOS晶体管的栅极的切换信号SWC的信号电平，被控制成导通状态及断开状态，将电线L2与电线L3之间切换成连接/非连接。
第2调节器24包含：经负反馈连接的运算放大器24a、以及生成基准电压VREF而供给至运算放大器24a的非反转输入端子的电压源24b。第2调节器24对外部电源电压VDD进行降压而生成RTC用电源电压VDDR，并送出至电线L3上。第2调节器24的驱动能力低于第1调节器21。因此，RTC用电源电压VDDR的电压电平低于内部电源电压VDDL。
RTC电路25接收内部电源电压VDDL及RTC用电源电压VDDR。当切换开关23为导通状态时，RTC电路25基于内部电源电压VDDL而运行，生成表示当前时刻的当前时刻数据。另一方面，当切换开关23为断开状态时，基于RTC用电源电压VDDR而运行，生成当前时刻数据。
图4是示意性地表示半导体集成电路20的上表面的图。半导体集成电路20具有在半导体基板26的主面上配置有第1调节器21等各区块(block)的构造。并且，在半导体集成电路20的外缘部，设置有包含垫片P1、垫片P2及垫片P3的垫片群PG。
垫片P1是从半导体集成电路20的外部输入外部电源电压VDD的电源垫片。经由垫片P1而输入的外部电源电压VDD被供给至第1调节器21、电源电平检测电路22及第2调节器24。
垫片P2是与接地电位VSS连接的电源垫片。从垫片P2输入的接地电位VSS被供给至第1调节器21及第2调节器24。并且，从垫片P2，以围绕半导体基板26的周围一圈的方式延伸有接地电位供给电线，而对半导体集成电路20的各部供给接地电位VSS。
垫片P3是受到来自外部的电源供给，并且与配置在半导体集成电路20的外部的相位补偿电路(例如，外接的电容器)连接的连接垫片。为了使处理器电路18稳定运行，必须将内部电源电压VDDL中的相位的偏差抑制在固定范围内，并且供给至处理器电路18的内部电源电压VDDL必须进行相位补偿。因此，相位补偿电路经由垫片P3从半导体集成电路20的外部连接第1调节器21，而且第1调节器21与相位补偿电路以尽可能短的距离连接，以使得经相位补偿的电压不受到噪声(noise)等的影响。因此，第1调节器21在从与半导体基板26的主面垂直的方向观察时，即，在俯视下配置在垫片群PG的附近。
与此相对，RTC用电源电压VDDR是用于仅使RTC电路25运行的电源电压，所以与内部电源电压VDDL不同，运行稳定化的要求低。因此，不需要从半导体集成电路20的外部连接相位补偿电路，所以第2调节器24配置在比第1调节器21更远离垫片群PG的位置。因此，根据本发明的半导体集成电路，能够不在垫片附近配置第1调节器21及第2调节器24两者而进行布局设计，因此能够以高设计自由度提供电力消耗进一步降低的半导体集成电路。
其次，参照图5的时间图，对本实施例的半导体集成电路20的运行进行说明。
当外部电源电压VDD超过阈值电压VTH时(图中为期间T1)，电源电平检测电路22将低电平的切换信号SWC供给至切换开关23。并且，电源电平检测电路22将低电平的掉电信号PD供给至第1调节器21的运算放大器21a。
由此，切换开关23被控制成导通状态，电线L1及电线L2维持在连接着的状态。第1调节器21的运算放大器21a对外部电源电压VDD进行降压而生成内部电源电压VDDL，并经由电线L2供给至处理器电路18(闪存14、RAM15、CPU16)及RTC电路25。
第2调节器24生成RTC用电源电压VDDR，并供给至RTC电路25。因此，对RTC电路25，从第1调节器21供给内部电源电压VDDL，并从第2调节器24供给RTC用电源电压VDDR。由于内部电源电压VDDL的电压电平高于RTC用电源电压VDDR的电压电平，所以RTC电路25基于内部电源电压VDDL而运行。
其次，当外部电源电压VDD为阈值电压VTH以下时(图中为期间T2)，电源电平检测电路22检测到此情况，将高电平的切换信号SWC供给至切换开关23。由此，切换开关23被控制成断开状态，电线L1与电线L2之间成为非连接的状态。
并且，电源电平检测电路22将高电平的掉电信号PD供给至第1调节器21。由此，第1调节器21被控制成断电的状态，从而停止对处理器电路18(闪存14、RAM15及CPU16)供给内部电源电压VDDL。
第2调节器24将RTC用电源电压VDDR供给至RTC电路25。伴随着外部电源电压VDD的电压电平的下降，RTC用电源电压VDDR的电压电平也下降。RTC电路25基于RTC用电源电压VDDR而运行。
然后，当外部电源电压VDD再次超过阈值电压VTH时(图中为期间T3)，电源电平检测电路22将切换信号SWC及掉电信号PD的信号电平切换成低电平。切换开关23被控制成导通状态，电线L1与电线L2变为连接着的状态。第1调节器21的运算放大器21a对外部电源电压VDD进行降压而生成内部电源电压VDDL，并供给至处理器电路18(闪存14、RAM15、CPU16)及RTC电路25。第2调节器24生成RTC用电源电压VDDR，并供给至RTC电路25。
如上所述，在本实施例的半导体集成电路20中，当检测到外部电源电压VDD的电压电平为阈值电压VTH以下时，将第1调节器21控制成断电的状态而停止对处理器电路18的电源供给。另一方面，第2调节器24生成RTC用电源电压VDDR而继续供给至RTC电路25。因此，能够一方面使RTC电路25运行，一方面抑制消耗电力。
并且，在外部电源电压VDD超过阈值电压VTH的状态下的半导体集成电路20的运行(以下称为通常运行)中，切换开关23被控制成导通状态，将内部电源电压VDDL经由切换开关23供给至RTC电路25。因此，在切换开关23中，基于构成切换开关23的P通道型MOS晶体管的导通电阻而产生电压下降。但是，在本实施例的半导体集成电路20中，RTC电路25中的消耗电流小，因而所产生的电压下降量极小。
例如，在实施例1的半导体集成电路10中，当将构成切换开关13的P通道型MOS晶体管的导通电阻假设为5Ω，将处理器电路18(闪存14、RAM15、CPU16)中的消耗电流假设为20mA时，在切换开关13中产生100mV的电压下降。与此相对，在本实施例的半导体集成电路20中，RTC电路25中的消耗电流是极小的值(例如数微安(μA)左右)，所以当将构成切换开关23的P通道型MOS晶体管的导通电阻假设为5Ω时，切换开关23中所产生的电压下降量为数十微伏(μV)。
并且，根据本实施例的半导体集成电路20，可以抑制切换开关23中的电压下降对电路的运行所造成的影响。例如，为了抑制晶体管中的电压下降量，有效的是增大晶体管的尺寸(栅极宽度等)以减小导通电阻。但是，在本实施例中，如上所述切换开关23中的电压下降量小，所以不需要增大构成切换开关23的P通道型MOS晶体管的尺寸。因此，可以抑制切换开关23中的断开漏电流(off leak current)的产生。
此外，与实施例1的半导体集成电路10不同，在本实施例的半导体集成电路20中，对处理器电路18(闪存14、RAM15及CPU16)供给内部电源电压VDDL是不通过切换开关等而从第1调节器21直接进行。因此，将第1调节器21的输出电压不予以降压而直接供给至处理器电路18，所以不会产生因电压下降而引起的错误运行。
再者，本发明并不限定于所述实施方式。例如，在所述实施例2中，说明了通过切断运算放大器21a内的电流路径，来将第1调节器21控制成断电的示例。但是，将第1调节器21控制成断电的方法并不限于此。例如，也可以是如下构成：在外部电源电压VDD与第1调节器21之间的电线上设置切换开关，并基于掉电信号PD将切换开关设为断开，由此将第1调节器21控制成断电。
并且，说明了实施例1的调节器11、实施例2的第1调节器21及第2调节器24分别对外部电源电压VDD进行降压而生成内部电源电压的示例。但是，各调节器也可以通过对外部电源电压VDD不进行降压而进行升压等来生成内部电源电压。即，调节器11、第1调节器21及第2调节器24分别只要对外部电源电压进行变压而生成内部电源电压即可。
并且，在所述实施例2中，示出了供给切换信号SWC作为掉电信号PD的示例。但是，掉电信号PD只要是根据电源电平检测电路22的检测而转换成二进制数的信号即可，也可以是与切换信号SWC不同的信号。
并且，在所述实施例2中，说明了垫片群PG中包含被输入外部电源电压VDD的电源垫片即垫片P1、与接地电位VSS连接的电源垫片即垫片P2、以及用于连接相位补偿电路的连接垫片即垫片P3的示例。但是，垫片群PG中所含的垫片并不限于这些。
并且，第2调节器24的配置位置并不限于图4所示的位置。如上所述，不需要对第2调节器24从半导体集成电路20的外部连接相位补偿电路，所以不需要在垫片群的附近配置第2调节器24。因此，第2调节器24能够配置在半导体基板26上的任意位置。

Claims (4)

1.一种半导体集成电路，其特征在于包括：
第1调节器，对外部电源电压进行变压而生成第1内部电源电压；
第2调节器，对所述外部电源电压进行变压而生成第2内部电源电压；
处理器电路，通过所述第1内部电源电压的供给而运行；
实时时钟电路，接收所述第1内部电源电压及第2内部电源电压的供给而生成当前时刻数据；
第1供给电线，将所述第1内部电源电压供给至所述处理器电路；
第2供给电线，将所述第2内部电源电压供给至所述实时时钟电路；
切换开关，设置于所述第1供给电线与所述第2供给电线之间，将所述第1供给电线与所述第2供给电线之间切换成连接状态及非连接状态；以及
电源电平检测电路，对所述外部电源电压的电压电平进行检测，当检测到所述电压电平为规定的阈值以下时，使所述第1调节器的运行停止，并且对所述切换开关进行控制，以使所述第1供给电线与所述第2供给电线之间成为非连接状态。
2.根据权利要求1所述的半导体集成电路，其特征在于：
所述第1调节器、所述第2调节器、所述处理器电路、所述实时时钟电路、所述第1供给电线、所述第2供给电线、所述切换开关及所述电源电平检测电路形成于半导体基板的主面上，
在所述半导体基板的外缘部，具有与所述第1调节器连接的连接垫片。
3.根据权利要求2所述的半导体集成电路，其特征在于：
在所述半导体基板的外缘部，具有包含所述连接垫片、接收所述外部电源电压的输入的第1电源垫片、以及与接地电位连接的第2电源垫片的垫片群，
所述第1调节器配置在所述垫片群的附近，
所述第2调节器配置在比所述第1调节器更远离所述垫片群的位置。
4.一种电源切换方法，其特征在于：
在如下的半导体集成电路中，所述半导体集成电路包括：对外部电源电压进行变压而生成第1内部电源电压的第1调节器、对所述外部电源电压进行变压而生成第2内部电源电压的第2调节器、接收所述第1内部电源电压的供给而运行的处理器电路、接收所述第1内部电源电压及第2内部电源电压的供给而生成当前时刻数据的实时时钟电路、将所述第1内部电源电压供给至所述处理器电路的第1供给电线、将所述第2内部电源电压供给至所述实时时钟电路的第2供给电线、以及设置于所述第1供给电线与所述第2供给电线之间将所述第1供给电线与所述第2供给电线之间切换成连接状态及非连接状态的切换开关，所述电源切换方法包括如下步骤：
对所述外部电源电压的电压电平进行检测；以及
当检测到所述电压电平为规定的阈值以下时，使所述第1调节器的运行停止，并对所述切换开关进行控制，以使所述第1供给电线与所述第2供给电线之间成为非连接状态。
CN201710511093.8A 2016-06-28 2017-06-28 半导体集成电路及电源切换方法 Active CN107544611B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-127736 2016-06-28
JP2016127736A JP6837762B2 (ja) 2016-06-28 2016-06-28 半導体集積回路及び電源切替方法

Publications (2)

Publication Number Publication Date
CN107544611A CN107544611A (zh) 2018-01-05
CN107544611B true CN107544611B (zh) 2020-03-24

Family

ID=60677444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710511093.8A Active CN107544611B (zh) 2016-06-28 2017-06-28 半导体集成电路及电源切换方法

Country Status (3)

Country Link
US (1) US10310579B2 (zh)
JP (2) JP6837762B2 (zh)
CN (1) CN107544611B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110945532B (zh) * 2017-07-27 2023-10-31 德克萨斯仪器股份有限公司 具有隔离动态升压电源的非易失性计数器系统、计数器电路和电源管理电路
US10802565B2 (en) 2019-02-06 2020-10-13 Intel Corporation Extending processor performance
CN112532054B (zh) * 2020-11-12 2022-03-25 苏州浪潮智能科技有限公司 一种自动调整电压调整器的系统、方法及介质
US20240254004A1 (en) 2021-05-28 2024-08-01 Powdertech Co., Ltd. Ferrite particles, carrier for electrophotographic developer, electrophotographic developer, and ferrite particle production method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189095A (ja) * 1992-01-10 1993-07-30 Fujitsu Ltd 電子装置
JPH0587623U (ja) * 1992-04-24 1993-11-26 株式会社東芝 ポータブルコンピュータ
JP2000354336A (ja) * 1999-06-07 2000-12-19 Sony Corp 携帯機器
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4499932B2 (ja) * 2001-01-29 2010-07-14 エスアイアイ・データサービス株式会社 携帯電子機器
JP2004133800A (ja) 2002-10-11 2004-04-30 Renesas Technology Corp 半導体集積回路装置
US7725093B2 (en) * 2006-03-29 2010-05-25 Intel Corporation Method and apparatus for a power-efficient framework to maintain data synchronization of a mobile personal computer to simulate a connected scenario
JP2009037456A (ja) * 2007-08-02 2009-02-19 Nec Electronics Corp マイクロコントローラおよびその制御方法
CN101251766B (zh) * 2008-03-21 2010-12-08 北京中星微电子有限公司 一种多媒体处理平台芯片
CN101604851B (zh) * 2008-06-13 2012-11-21 鸿富锦精密工业（深圳）有限公司 蓄电池lvd数值的监控系统及方法
EP2511791B1 (en) * 2011-04-13 2018-06-06 Dialog Semiconductor GmbH Dual input RTC supply generation with replica power path and autonomous mode of operation from the system supply
JP5919005B2 (ja) * 2012-01-30 2016-05-18 セイコーインスツル株式会社 電子時計
JP2014239377A (ja) * 2013-06-10 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置
GB2530238B (en) * 2014-06-05 2021-07-21 Advanced Risc Mach Ltd Power gating in an electronic device
CN104808761A (zh) * 2015-04-29 2015-07-29 联想(北京)有限公司 一种供电方法、供电系统及电子设备

Also Published As

Publication number Publication date
US10310579B2 (en) 2019-06-04
JP2018007339A (ja) 2018-01-11
JP6837762B2 (ja) 2021-03-03
JP2021089755A (ja) 2021-06-10
US20170371389A1 (en) 2017-12-28
CN107544611A (zh) 2018-01-05
JP7050975B2 (ja) 2022-04-08

Similar Documents

Publication Publication Date Title
CN107544611B (zh) 半导体集成电路及电源切换方法
JP5649857B2 (ja) レギュレータ回路
JP2007150761A (ja) 半導体集積回路及びリーク電流低減方法
KR100631953B1 (ko) 메모리 장치
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
JP2008276566A (ja) 定電圧電源回路
US5686752A (en) Semiconductor device having a CMOS element as a buffer
JP4920398B2 (ja) 電圧発生回路
US6483375B1 (en) Low power operation mechanism and method
JP6038100B2 (ja) 半導体集積回路
US8111561B2 (en) Bulk bias voltage generating device and semiconductor memory apparatus including the same
JPH0991047A (ja) 内部降圧回路
CN104967433A (zh) 高电压开关输出驱动器
JP7321319B2 (ja) 半導体集積回路
KR101035408B1 (ko) 반도체 장치
US7667521B2 (en) Voltage switch circuit of semiconductor device
US11513549B2 (en) Activation circuit for activating a drive target
EP4357876A1 (en) A low dropout regulator
KR20140082179A (ko) 반도체 장치의 전원 회로
JP2014089560A (ja) 半導体装置
EP2684191B1 (en) Using low voltage regulator to supply power to a source-biased power domain
CN111313671B (zh) 一种集成防过压电路
CN118249293A (zh) 一种上电保护电路、电子电路、电子设备
KR20060087717A (ko) 메모리 장치
JPH0369154A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant