KR20140082179A - 반도체 장치의 전원 회로 - Google Patents

반도체 장치의 전원 회로 Download PDF

Info

Publication number
KR20140082179A
KR20140082179A KR1020120151745A KR20120151745A KR20140082179A KR 20140082179 A KR20140082179 A KR 20140082179A KR 1020120151745 A KR1020120151745 A KR 1020120151745A KR 20120151745 A KR20120151745 A KR 20120151745A KR 20140082179 A KR20140082179 A KR 20140082179A
Authority
KR
South Korea
Prior art keywords
voltage
mode signal
circuit block
response
control unit
Prior art date
Application number
KR1020120151745A
Other languages
English (en)
Inventor
홍윤석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120151745A priority Critical patent/KR20140082179A/ko
Publication of KR20140082179A publication Critical patent/KR20140082179A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

본 기술은 대기 모드 신호와 액티브 모드 신호에 응답하여 반도체 장치의 기능 회로 블록의 소오스 전원으로서 제 1 전압과 제 2 전압을 선택적으로 제공하도록 구성된 제 1 전원 제어부; 및 상기 기능 회로 블록의 벌크 바이어스로서 제 3 전압을 제공하도록 구성된 제 2 전원 제어부를 포함한다.

Description

반도체 장치의 전원 회로{POWER SUPPLY CIRCUIT OF SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 전원 회로에 관한 것이다.
반도체 장치는 외부 전원의 레벨을 조정하여 생성한 다양한 종류의 내부 전원을 사용하고 있다.
반도체 장치의 기능 회로 블록 예를 들어, 주변 회로 블록에서 VPERI, 워드 라인 활성화를 위해서 VPP, 코어 블록에서 VBB, VCORE 등을 사용할 수 있다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 장치의 전원 회로(1)는 주변 회로 블록(10)의 소오스 전원으로서 주변 회로 전압(VPERI)과 접지 전압(VSS)을 사용한다.
즉, 주변 회로 블록(10)의 피모스(PMOS) 트랜지스터의 소오스 전원으로서 주변 회로 전압(VPERI)을 사용하고, 주변 회로 블록(10)의 엔모스(NMOS) 트랜지스터의 소오스 전원으로서 접지 전압(VSS)을 사용한다.
또한 주변 회로 블록(10)의 피모스 트랜지스터의 벌크 바이어스로서 주변 회로 전압(VPERI)를 사용하고, 엔모스 트랜지스터의 벌크 바이어스로서 접지 전압(VSS)를 사용한다.
종래 기술의 전원 회로(1)는 기능 회로 블록을 위한 소오스 전원과 벌크 바이어스의 레벨을 설정하고, 반도체 장치의 액티브 상태와 대기 상태에 상관없이 고정된 레벨로 사용하였다.
그러나 상술한 종래 기술은 액티브 상태와 대기 상태에 상관없이 고정된 레벨의 소오스 전원과 벌크 바이어스를 사용하므로 비 동작 상태의 전류 특성 즉, 오프 리키지(off leakage current) 특성과 동작 상태의 전류 특성 즉, 온 커런트(on current) 특성을 동시에 만족시키지 못한다.
즉, 비 동작 상태의 누설 전류 특성을 만족시킬 경우, 동작 상태의 전류 특성을 만족시키지 못하고, 동작 상태의 전류 특성을 만족시킬 경우, 비 동작 상태의 누설 전류 특성을 만족시키지 못하게 된다.
본 발명의 실시예는 비 동작 상태의 전류 특성과 동작 상태의 전류 특성을 동시에 만족을 동시에 만족시킬 수 있는 반도체 장치의 전원 회로를 제공한다.
본 발명의 실시예는 대기 모드 신호와 액티브 모드 신호에 응답하여 반도체 장치의 기능 회로 블록의 소오스 전원으로서 제 1 전압과 제 2 전압을 선택적으로 제공하도록 구성된 제 1 전원 제어부; 및 상기 기능 회로 블록의 벌크 바이어스로서 제 3 전압을 제공하도록 구성된 제 2 전원 제어부를 포함할 수 있다.
본 발명의 실시예는 대기 모드 신호와 액티브 모드 신호에 응답하여 반도체 장치의 기능 회로 블록의 소오스 전원으로서 제 1 전압과 제 2 전압을 선택적으로 제공하도록 구성된 제 1 전원 제어부; 및 기 기능 회로 블록의 제 1 벌크 바이어스로서 제 3 전압을 제공하고, 상기 대기 모드 신호와 상기 액티브 모드 신호에 응답하여 상기 기능 회로 블록의 제 2 벌크 바이어스로서 제 4 전압과 제 5 전압을 선택적으로 제공하도록 구성된 제 2 전원 제어부를 포함할 수 있다.
본 발명의 실시예는 복수의 피모스(PMOS) 트랜지스터 및 복수의 엔모스(NMOS) 트랜지스터를 포함하는 기능 회로 블록을 갖는 반도체 장치의 전원 회로로서, 기 모드 신호와 액티브 모드 신호에 응답하여 상기 복수의 피모스 트랜지스터의 소오스 전원으로서 제 1 전압과 제 2 전압을 선택적으로 제공하도록 구성된 제 1 전원 제어부; 및 기 복수의 피모스 트랜지스터의 벌크 바이어스로서 제 3 전압을 제공하고, 상기 대기 모드 신호와 상기 액티브 모드 신호에 응답하여 상기 복수의 엔모스 트랜지스터의 벌크 바이어스로서 제 4 전압과 제 5 전압을 선택적으로 제공하도록 구성된 제 2 전원 제어부를 포함할 수 있다.
본 기술은 비 동작 상태의 전류 특성과 동작 상태의 전류 특성을 동시에 만족시킬 수 있다.
도 1은 종래의 기술에 따른 반도체 장치의 전원 회로(1)의 회로도,
도 2는 본 발명의 실시예에 따른 반도체 장치의 전원 회로(100)의 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 전원 회로(100)의 회로도이다.
반도체 장치의 기능 회로 블록 예를 들어, 주변 회로 블록(10)은 회로를 구성하는 기본적인 단위 소자로서, 복수의 피모스(PMOS) 트랜지스터와 복수의 엔모스(NMOS) 트랜지스터를 포함한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치의 전원 회로(100)는 제 1 전원 제어부(200) 및 제 2 전원 제어부(400)를 포함한다.
제 1 전원 제어부(200)는 대기 모드 신호(STBY)와 액티브 모드 신호(ACT)에 응답하여 주변 회로 블록(10)의 복수의 피모스 트랜지스터의 소오스 전원으로서 제 1 전압(VPERI1)과 제 2 전압(VPERI2)을 선택적으로 제공하도록 구성된다.
이때 대기 모드 신호(STBY)는 반도체 장치의 대기 상태를 나타내는 파워 다운 모드(Power Down Mode) 및 셀프 리프레쉬 모드(Self Refresh Mode)에서 활성화될 수 있다.
액티브 모드 신호(ACT)는 반도체 장치의 리드, 라이트 등의 동작 상태에서 활성화될 수 있다.
제 1 전원 제어부(200)는 제 1 전압 드라이버(210) 및 제 2 전압 드라이버(220)를 포함한다.
제 1 전압 드라이버(210)는 대기 모드 신호(STBY)가 활성화되면 제 1 전압(VPERI1)을 상기 복수의 피모스 트랜지스터의 소오스 전원으로서 제공하도록 구성된다.
제 2 전압 드라이버(220)는 액티브 모드 신호(ACT)가 활성화되면 제 2 전압(VPERI2)을 상기 복수의 피모스 트랜지스터의 소오스 전원으로서 제공하도록 구성된다.
이때 제 1 전압(VPERI1)에 비해 제 2 전압(VPERI2)이 더 높은 레벨을 갖는다.
제 2 전원 제어부(400)는 제 1 벌크 바이어스(Bulk Bias) 드라이버(410) 및 제 2 벌크 바이어스 드라이버(420)를 포함한다.
제 1 벌크 바이어스 드라이버(410)는 제 3 전압을 제 1 벌크 바이어스(VBULKP) 즉, 주변 회로 블록(10)의 복수의 피모스 트랜지스터의 벌크 바이어스로서 제공하도록 구성된다.
제 2 벌크 바이어스 드라이버(420)는 액티브 모드 신호(ACT)와 대기 모드 신호(STBY)에 응답하여 제 4 전압(VSS) 또는 제 5 전압(VBB)을 제 2 벌크 바이어스(VBULKN) 즉, 주변 회로 블록(10)의 복수의 엔모스 트랜지스터의 벌크 바이어스로서 제공하도록 구성된다.
이때 제 3 전압은 제 1 전압(VPERI1)과 제 2 전압(VPERI2)의 중간 범위 내의 레벨을 갖는다.
제 4 전압(VSS)은 접지 전압으로서 제 1 전압(VPERI1)에 비해 낮은 레벨을 가진다.
제 5 전압(VBB)은 펌핑 전압으로서, 제 4 전압(VSS)에 비해 낮은 레벨 즉, 음(-) 전위를 갖는다.
제 2 벌크 바이어스 드라이버(420)는 제 1 드라이버(421), 제 2 드라이버(422) 및 VBB 펌프(423)를 포함한다.
제 1 드라이버(421)는 액티브 모드 신호(ACT)가 활성화되면 제 4 전압(VSS)을 제 2 벌크 바이어스(VBULKN)로서 주변 회로 블록(10)의 복수의 엔모스 트랜지스터의 벌크 단자에 제공하도록 구성된다.
제 2 드라이버(422)는 대기 모드 신호(STBY)가 활성화되면 제 5 전압(VBB)을 제 2 벌크 바이어스(VBULKN)로서 주변 회로 블록(10)의 복수의 엔모스 트랜지스터의 벌크 단자에 제공하도록 구성된다.
VBB 펌프(423)는 펌핑 동작을 수행하여, 제 5 전압(VBB)을 생성하도록 구성된다.
이때 VBB 펌프(423)는 대기 모드 신호(STBY)의 활성화 시, 제 2 드라이버(422)가 주변 회로 블록(10)의 복수의 엔모스 트랜지스터의 벌크 단자의 레벨을 제 5 전압(VBB) 레벨로 천천히 만들 수 있도록 작은 사이즈로 설계될 수 있다.
이와 같이 구성된 본 발명의 실시예의 전원 회로(100)의 동작을 설명하면 다음과 같다.
예를 들어, 제 1 전압(VPERI1) = 1V, 제 2 전압(VPERI2) = 1.25V, 제 3 전압 = 1.1V라고 가정한다. 그리고 제 4 전압(VSS)은 접지 레벨로서 0V이며, 제 5 전압(VBB)은 제 4 전압(VSS)에 비해 낮은 음(-) 전위이다.
먼저, 반도체 장치가 액티브 상태인 경우, 액티브 모드 신호(ACT)가 활성화된다.
따라서 제 1 전원 제어부(200)는 제 2 전압(VPERI2)을 주변 회로 블록(10)에 소오스 전원으로 제공한다.
또한 제 2 전원 제어부(200)는 제 1 벌크 바이어스(VBULKP)로서 제 3 전압을 주변 회로 블록(10)에 제공하고, 제 2 벌크 바이어스(VBULKN)로서 제 4 전압(VSS)을 주변 회로 블록(10)에 제공한다.
이때 제 3 전압은 제 2 전압(VPERI2)에 비해 낮은 레벨이다.
따라서 주변 회로 블록(10)의 복수의 피모스 트랜지스터는 소오스 단자에 비해 벌크 단자의 레벨이 낮으므로 문턱 전압이 낮아지므로 동작 속도를 빠르게 하고 결국 온 커런트(on current) 특성을 향상시킬 수 있다.
한편, 반도체 장치가 대기 상태인 경우, 대기 모드 신호(STBY)가 활성화된다.
따라서 제 1 전원 제어부(200)는 제 2 전압(VPERI2)에 비해 낮은 레벨의 제 1 전압(VPERI1)을 주변 회로 블록(10)에 소오스 전원으로 제공한다.
또한 제 2 전원 제어부(200)는 제 1 벌크 바이어스(VBULKP)로서 제 3 전압을 주변 회로 블록(10)에 제공하고, 제 2 벌크 바이어스(VBULKN)로서 제 4 전압(VSS)에 비해 낮은 레벨의 제 5 전압(VBB)을 주변 회로 블록(10)에 제공한다.
이때 제 3 전압은 제 1 전압(VPERI1)에 비해 높은 레벨이다.
따라서 주변 회로 블록(10)의 복수의 피모스 트랜지스터는 소오스 단자에 비해 벌크 단자의 레벨이 높으므로 문턱 전압이 높아진다.
또한 주변 회로 블록(10)의 복수의 엔모스 트랜지스터는 소오스 단자에 비해 벌크 단자의 레벨이 낮으므로 문턱 전압이 높아진다.
복수의 피모스 트랜지스터와 복수의 엔모스 트랜지스터의 문턱 전압이 높아지므로 누설 전류를 방지하여 오프 리키지(off leakage current) 특성을 향상시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 대기 모드 신호와 액티브 모드 신호에 응답하여 반도체 장치의 기능 회로 블록의 소오스 전원으로서 제 1 전압과 제 2 전압을 선택적으로 제공하도록 구성된 제 1 전원 제어부; 및
    상기 기능 회로 블록의 벌크 바이어스로서 제 3 전압을 제공하도록 구성된 제 2 전원 제어부를 포함하는 반도체 장치의 전원 회로.
  2. 제 1 항에 있어서,
    상기 제 1 전원 제어부는
    상기 대기 모드 신호에 응답하여 상기 제 1 전압을 상기 기능 회로 블록의 소오스 전원으로서 제공하도록 구성된 제 1 전압 드라이버, 및
    상기 액티브 모드 신호에 응답하여 상기 제 2 전압을 상기 기능 회로 블록의 소오스 전원으로서 제공하도록 구성된 제 2 전압 드라이버를 포함하는 반도체 장치의 전원 회로.
  3. 제 1 항에 있어서,
    상기 제 2 전압은 상기 제 1 전압에 비해 높은 레벨을 갖는 반도체 장치의 전원 회로.
  4. 제 1 항에 있어서,
    상기 제 3 전압은 상기 제 1 전압과 상기 제 2 전압의 중간 범위 내의 레벨을 갖는 반도체 장치의 전원 회로.
  5. 제 1 항에 있어서,
    상기 기능 회로 블록은 주변 회로 블록을 포함하는 반도체 장치의 전원 회로.
  6. 대기 모드 신호와 액티브 모드 신호에 응답하여 반도체 장치의 기능 회로 블록의 소오스 전원으로서 제 1 전압과 제 2 전압을 선택적으로 제공하도록 구성된 제 1 전원 제어부; 및
    상기 기능 회로 블록의 제 1 벌크 바이어스로서 제 3 전압을 제공하고, 상기 대기 모드 신호와 상기 액티브 모드 신호에 응답하여 상기 기능 회로 블록의 제 2 벌크 바이어스로서 제 4 전압과 제 5 전압을 선택적으로 제공하도록 구성된 제 2 전원 제어부를 포함하는 반도체 장치의 전원 회로.
  7. 제 6 항에 있어서,
    상기 제 1 전원 제어부는
    상기 대기 모드 신호에 응답하여 상기 제 1 전압을 상기 기능 회로 블록의 소오스 전원으로서 제공하도록 구성된 제 1 전압 드라이버, 및
    상기 액티브 모드 신호에 응답하여 상기 제 2 전압을 상기 기능 회로 블록의 소오스 전원으로서 제공하도록 구성된 제 2 전압 드라이버를 포함하는 반도체 장치의 전원 회로.
  8. 제 6 항에 있어서,
    상기 제 2 전압은 상기 제 1 전압에 비해 높은 레벨을 갖는 반도체 장치의 전원 회로.
  9. 제 6 항에 있어서,
    상기 제 3 전압은 상기 제 1 전압과 상기 제 2 전압의 중간 범위 내의 레벨을 갖는 반도체 장치의 전원 회로.
  10. 제 6 항에 있어서,
    상기 제 4 전압은 상기 제 1 전압에 비해 낮은 레벨을 갖는 반도체 장치의 전원 회로.
  11. 제 6 항에 있어서,
    상기 제 5 전압은 상기 제 4 전압에 비해 낮은 레벨을 갖는 반도체 장치의 전원 회로.
  12. 제 6 항에 있어서,
    상기 기능 회로 블록은 주변 회로 블록을 포함하는 반도체 장치의 전원 회로.
  13. 제 6 항에 있어서,
    상기 제 2 전원 제어부는
    상기 제 1 벌크 바이어스로서 상기 제 3 전압을 제공하도록 구성된 제 1 벌크 바이어스 드라이버, 및
    상기 액티브 모드 신호에 응답하여 상기 제 4 전압을 상기 제 2 벌크 바이어스로서 제공하고, 상기 대기 모드 신호에 응답하여 상기 제 4 전압에 비해 낮은 레벨의 제 5 전압을 상기 제 2 벌크 바이어스로서 제공하도록 구성된 제 2 벌크 바이어스 드라이버를 포함하는 반도체 장치의 전원 회로.
  14. 복수의 피모스(PMOS) 트랜지스터 및 복수의 엔모스(NMOS) 트랜지스터를 포함하는 기능 회로 블록을 갖는 반도체 장치의 전원 회로로서,
    대기 모드 신호와 액티브 모드 신호에 응답하여 상기 복수의 피모스 트랜지스터의 소오스 전원으로서 제 1 전압과 제 2 전압을 선택적으로 제공하도록 구성된 제 1 전원 제어부; 및
    상기 복수의 피모스 트랜지스터의 벌크 바이어스로서 제 3 전압을 제공하고, 상기 대기 모드 신호와 상기 액티브 모드 신호에 응답하여 상기 복수의 엔모스 트랜지스터의 벌크 바이어스로서 제 4 전압과 제 5 전압을 선택적으로 제공하도록 구성된 제 2 전원 제어부를 포함하는 반도체 장치의 전원 회로.
  15. 제 14 항에 있어서,
    상기 제 1 전원 제어부는
    상기 대기 모드 신호에 응답하여 상기 제 1 전압을 상기 복수의 피모스 트랜지스터의 소오스 전원으로서 제공하도록 구성된 제 1 전압 드라이버, 및
    상기 액티브 모드 신호에 응답하여 상기 제 2 전압을 상기 복수의 피모스 트랜지스터의 소오스 전원으로서 제공하도록 구성된 제 2 전압 드라이버를 포함하는 반도체 장치의 전원 회로.
  16. 제 14 항에 있어서,
    상기 제 2 전압은 상기 제 1 전압에 비해 높은 레벨을 갖고, 상기 제 3 전압은 상기 제 1 전압과 상기 제 2 전압의 중간 범위 내의 레벨을 갖는 반도체 장치의 전원 회로.
  17. 제 14 항에 있어서,
    상기 제 4 전압은 상기 제 1 전압에 비해 낮은 레벨을 갖고, 상기 제 5 전압은 상기 제 4 전압에 비해 낮은 레벨을 갖는 레벨을 갖는 반도체 장치의 전원 회로.
  18. 제 14 항에 있어서,
    상기 기능 회로 블록은 주변 회로 블록을 포함하는 반도체 장치의 전원 회로.
  19. 제 14 항에 있어서,
    상기 제 2 전원 제어부는
    상기 제 3 전압을 생성하도록 구성된 제 1 벌크 바이어스 드라이버, 및
    상기 액티브 모드 신호에 응답하여 상기 제 4 전압을 상기 복수의 엔모스 트랜지스터의 벌크 바이어스로서 제공하고, 상기 대기 모드 신호에 응답하여 상기 제 4 전압에 비해 낮은 레벨의 제 5 전압을 상기 복수의 엔모스 트랜지스터의 벌크 바이어스로서 제공하도록 구성된 제 2 벌크 바이어스 드라이버를 포함하는 반도체 장치의 전원 회로.
KR1020120151745A 2012-12-24 2012-12-24 반도체 장치의 전원 회로 KR20140082179A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120151745A KR20140082179A (ko) 2012-12-24 2012-12-24 반도체 장치의 전원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120151745A KR20140082179A (ko) 2012-12-24 2012-12-24 반도체 장치의 전원 회로

Publications (1)

Publication Number Publication Date
KR20140082179A true KR20140082179A (ko) 2014-07-02

Family

ID=51733165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151745A KR20140082179A (ko) 2012-12-24 2012-12-24 반도체 장치의 전원 회로

Country Status (1)

Country Link
KR (1) KR20140082179A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024537A (ko) * 2017-08-30 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 스위칭가능 파워 서플라이
KR20190107378A (ko) * 2018-03-12 2019-09-20 에스케이하이닉스 주식회사 파워 게이팅 회로 및 그 제어 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024537A (ko) * 2017-08-30 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 스위칭가능 파워 서플라이
US10921839B2 (en) 2017-08-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Switchable power supply
US11592856B2 (en) 2017-08-30 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Switchable power supply
KR20190107378A (ko) * 2018-03-12 2019-09-20 에스케이하이닉스 주식회사 파워 게이팅 회로 및 그 제어 시스템

Similar Documents

Publication Publication Date Title
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
JP2007150761A (ja) 半導体集積回路及びリーク電流低減方法
KR100956776B1 (ko) 네거티브 전압 생성 장치
US20120195138A1 (en) Internal voltage generating circuit and semiconductor memory device
US8498173B2 (en) Semiconductor device and memory system comprising the same
JP2008003787A (ja) 電圧発生回路
US20150188436A1 (en) Semiconductor Device
US8944334B2 (en) Internal voltage generating circuit and smart card
US10310579B2 (en) Semiconductor integrated circuit and power supply switching method
KR20140082179A (ko) 반도체 장치의 전원 회로
US8922250B2 (en) Semiconductor device and semiconductor system including the same
US20140266088A1 (en) Voltage regulator circuit with controlled voltage variation
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
CN110010168B (zh) 半导体存储器件
US8149642B2 (en) Semiconductor memory device
KR101053526B1 (ko) 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치
KR101858243B1 (ko) 버퍼회로 및 이를 이용한 워드라인 드라이버
KR100956786B1 (ko) 반도체 메모리 장치
KR20080098572A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
US20140269138A1 (en) Semiconductor memory device for reducing standby current
US20130321067A1 (en) Semiconductor device
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20090066039A (ko) 내부전압 발생 회로
KR20150018093A (ko) 반도체 장치의 드라이버 회로
US20090108675A1 (en) Threshold voltage control circuit and internal voltage generation circuit having the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination