CN107534443B - 高线性度sigma-delta转换器 - Google Patents

高线性度sigma-delta转换器 Download PDF

Info

Publication number
CN107534443B
CN107534443B CN201680022831.6A CN201680022831A CN107534443B CN 107534443 B CN107534443 B CN 107534443B CN 201680022831 A CN201680022831 A CN 201680022831A CN 107534443 B CN107534443 B CN 107534443B
Authority
CN
China
Prior art keywords
analog
converter
signal
modulator
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680022831.6A
Other languages
English (en)
Other versions
CN107534443A (zh
Inventor
A·韦尔当
M·阿克斯
W·杰克罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quxel Co ltd
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Quxel Co ltd
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1551478A external-priority patent/FR3033104B1/fr
Application filed by Quxel Co ltd, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Quxel Co ltd
Publication of CN107534443A publication Critical patent/CN107534443A/zh
Application granted granted Critical
Publication of CN107534443B publication Critical patent/CN107534443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种sigma‑delta转换器，其包括sigma‑delta调制器，所述sigma‑delta调制器适用于生成表示将要数字化的模拟输入信号(Vin)的二进制样本系列(BS(k))，其中，调制器中的至少一个模拟信号由根据第一预定法则(f)变化的因子来加权。

Description

高线性度SIGMA-DELTA转换器
技术领域
本发明涉及模拟-数字转换器的领域，更具体地，本发明涉及sigma-delta转换器。
背景技术
sigma-delta转换器通常包括sigma-delta调制器和数字滤波器。将要数字化的模拟信号应用为对调制器的输入，并由此以相对较高的频率(相对于输入信号的最大频率)对模拟信号进行采样，该频率称为过采样频率。调制器以过采样频率来生成表示模拟输入信号的二进制样本。来自sigma-delta调制器的输出位流由数字滤波器来处理，数字滤波器从输出位流提取表示输入信号的N位数字化值(N是sigma-delta转换器的量化分辨率)。生成N位数字输出值所需的二进制样本的数量(也就是说，过采样周期的数量)由缩写OSR来指代，OSR是“过采样率(Over Sampling Ratio)”的缩写。
sigma-delta调制器通常由包括至少一个模拟积分电路、1位模拟-数字转换器、1位数字-模拟转换器和减法器的回路来构成。模拟输入信号被应用于积分电路的输入，积分电路以过采样频率对模拟输入信号进行采样，并且以相同的频率提供表示输入信号和模拟反馈信号之间差值的模拟样本。来自积分电路的模拟输出样本由1位模拟-数字转换器(通常是比较器)来进行数字化。因此，从调制器的输出信号中获得二进制样本。这些二进制样本由1位数字-模拟转换器在其它地方转换为模拟样本，因此而得到的模拟信号形成了调制器的反馈信号。模拟积分电路可以包括单一的模拟积分器，或数个级联的模拟积分器。模拟积分电路还可以包括一个或更多个减法器、一个或更多个加法器，和/或一个或更多个加权系数。通常地，模拟积分器的数量p定义了sigma-delta调制器的阶数。调制器的阶数p越高，获取N位数字输出值所需的采样数量OSR就可以减少得越多(给定完全相同的量化噪声电平)。另一方面，当sigma-delta调制器的阶数较高时，要制造sigma-delta调制器就更复杂了(难以稳定)。
基于调制器的结构，数字滤波器包括一个或更多个数字积分器(通常地，至少和调制器中的模拟积分器的数量相同)，例如计数器，并执行滤波功能，以从由sigma-delta调制器所生成的位流中提取有用的信息。更具体地，sigma-delta调制器通过其信号传递函数STF来对有用信号进行整形，而通过其噪声传递函数NTF来对量化噪声进行整形。STF是使要进行数字化的模拟输入信号关联至调制器的输出信号的传递函数，而NTF是使由调制器的1位模拟-数字转换器所引入的量化噪声关联至调制器的输出信号的传递函数。NTF使得可以把感兴趣的频带(信号所在的频带)之外的量化噪声推后。数字滤波器设计为提取由于NTF使得量化噪声的衰减提高的频带(也就是说，信号所在的频带)中的信号。信号传递函数STF通常等于1，而噪声传递函数NTF，例如，对于p阶的调制器，表示为NTF(z)＝(1-z-1)p。
有必要至少在一定程度上改善现有的sigma-delta转换器的某些方面。
发明内容
因此，一个实施方案提供了一种sigma-delta转换器，其包括sigma-delta调制器，所述sigma-delta调制器适用于提供表示将要数字化的模拟输入信号的二进制样本系列，完成所述调制器工作周期后对所述二进制样本系列的二进制样本进行传递，转换阶段包括生成数字转换器输出值所需的数个周期，所述调制器包括接收来源于模拟输入信号的内部模拟信号的至少一个模拟滤波器，其中，给定周期内的模拟信号对所述模拟滤波器的贡献小于前一周期内的模拟信号对所述模拟滤波器的贡献，由第一法则来决定对不同的周期的贡献，所述第一法则根据转换阶段中的周期的序数来预先确定。
所述模拟滤波器可以属于不同类型，例如高通、低通、带通或积分器。
根据一个实施方案，所述转换器进一步包括数字滤波器，所述数字滤波器适用于处理从所述调制器的输出的二进制样本，所述数字滤波器接收内部数字信号，其中，给定的周期内的数字信号对所述数字滤波器的贡献小于前一周期内部的数字信号对所述数字滤波器的贡献，由第二法则来决定对不同的周期的贡献，所述第二法则根据周期序数来预先确定。
有利地，所述模拟滤波器和所述数字滤波器属于相同类型。
根据一个实施方案，第一预定法则和第二预定法则完全相同。
根据一个实施方案，所述sigma-delta调制器包括模拟积分电路、1位模拟-数字转换器和反馈回路，并且所述调制器内的模拟信号是所述模拟积分电路内的信号。
根据一个实施方案，所述模拟积分电路包括数个级联的模拟滤波器。
根据一个实施方案，所述1位模拟-数字转换器包括比较器，将要数字化的模拟输入信号被应用于所述模拟积分电路的输入节点，而恒定电位被应用于所述比较器的比较阈值电位的应用节点。
根据一个实施方案，所述1位模拟-数字转换器包括比较器，将要数字化的所述模拟输入信号被应用于所述比较器的比较阈值电位的应用节点，而恒定电位被应用于所述模拟积分电路的输入节点。
根据一个实施方案，第一预定可变法则被应用于所述调制器的内的一个或更多个模拟信号，使得在所述调制器中增加或减去的所有模拟信号相对于第一法则具有相同尺度。也就是说，对于给定的所述模拟输入信号的幅度等级，所述模拟信号可以在同一幅度等级内变化。
根据一个实施方案，所述数字滤波器包括至少一个数字积分器，并且所述数字滤波器内的数字信号是至少一个数字积分器的其中一个的输入信号。
根据一个实施方案，所述数字滤波器包括数个级联的数字积分器。
根据一个实施方案，所述第一法则在通过转换器将模拟输入信号转换为数字输出信号的阶段期间包括至少一个下降阶段。
根据一个实施方案，所述第一法则是根据周期的序数减小的指数律。
根据一个实施方案，所述第一法则在所述转换阶段的第一部分期间不变，并且在所述转换阶段的第二部分期间根据周期的序数指数地减小。
根据一个实施方案，所述第一法则在所述转换阶段的第三部分期间不变。
根据一个实施方案，所述模拟输入信号由所述调制器的输入处的系数来加权，在所述转换阶段的第一部分期间，所述系数非零，之后是转换阶段的第二部分，在所述转换阶段的第二部分期间，所述系数为零。
根据一个实施方案，所述第一法则根据转换阶段期间的预定法则来动态地修改。
根据一个实施方案，利用根据sigma-delta调制器和数字滤波器的周期数量的相移来应用所述第一法则。
根据一个实施方案，至少两种不同的法则被应用于所述调制器的不同内部模拟信号。
根据一个实施方案，在所述调制器中，通过在所述转换阶段改变可变电容来应用所述第一可变法则。
根据一个实施方案，所述可变电容包括了并联连接的多个可切换电容，所述可切换电容的值分别对应于通过二分法从基础电容值中获取的值，所述可切换电容的值之和等于基础电容的值。
根据一个实施方案，所述转换器在所述滤波器的输入处包括加权装置，所述加权装置用于对模拟滤波器所接收的内部模拟信号应用根据周期序数k的可变加权系数βk。在所述转换阶段期间，至少两个不同的系数βk-1和βk被分别应用于序数k-1和k的两个连续周期，其中βk-1>βk。
根据一个实施方案，所述可变加权系数βk随周期的序数k而减小。
根据一个实施方案，所述至少一个模拟积分滤波器等价于包括加法器的理论电路，所述加法器位于在周期k接收的模拟信号的值和滤波器的内部信号之间，所述滤波器的内部信号对应于在周期k-1所获取的所述模拟滤波器的输出信号乘以系数α。在所述转换阶段期间，至少一个严格大于1的系数α的值被应用于至少一个周期。
根据一个实施方案，所述系数α随周期的序数k而增加。
根据一个实施方案，所述转换器配置为在所述转换阶段期间，使得下列操作顺序被应用至少一次：
对于N个周期，N大于1，并且N小于生成来自转换器的数字输出值所需的周期的数量OSR，在初始周期之后，将递减的可变加权系数βk应用于内部模拟信号，
对于M个随后的周期，M大于等于1，并且M小于数量OSR，使得M+N小于等于OSR，所述模拟滤波器的系数α严格大于1。
根据一个实施方案，M等于1，所述模拟滤波器的系数α取大于等于在周期N应用的加权系数βN的倒数的值，使得所述模拟滤波器的输出信号再次具有对应于初始周期的变化幅度的变化幅度，并且系数α在N+1个周期结束时重置以恢复其在初始周期的值。
附图说明
将在以下以非限制性的方式给出的具体实施方案的描述中，结合所附附图详细解释本发明的这些特征和优点，以及其他，在附图中：
图1A和图1B以模块形式显示了sigma-delta转换器的示例；
图2是图1A中的sigma-delta调制器的示例性实施方案的详细的电子线路图；
图3是显示了图2中的调制器的控制信号根据时间的趋势的时序图；
图4是显示了关于图1至图3中所描述的类型的sigma-delta转换器中的线性度和噪声根据OSR的趋势的示意图；
图5A和图5B以模块形式显示了sigma-delta转换器的实施方案的示例；
图6是显示了关于图5A和图5B中所描述的类型的sigma-delta转换器中的线性度和噪声根据OSR的趋势的示意图；
图7是显示了关于图5A和图5B中所描述的类型的另一示例性sigma-delta转换器中的线性度和噪声根据OSR的趋势的示意图；
图8是显示了关于图5A和图5B中所描述的类型的另一示例性sigma-delta转换器中的线性度和噪声根据OSR的趋势的示意图；
图9以模块形式显示了sigma-delta转换器的实施方案的另一示例；
图10以模块形式显示了sigma-delta转换器的实施方案的另一示例；
图11是显示了图10的sigma-delta转换器的特性的示意图；
图12是使得可以动态地改变sigma-delta调制器的加权系数的电路的示例性实施方案的电子线路图；
图13以模块形式显示了1阶sigma-delta转换器的实施方案的另一示例；
图14显示了可以在图13的示例性实施方案中实施的模拟滤波器的示例性实施方案；
图15a和15b以时序图的形式，显示了应用于图13中转换器的调制器的系数根据时间的趋势；
图16以模块形式显示了图13中的示例在高于1阶的转换器的情况下的一般形式。
具体实施方式
在不同的附图中，相同的附图标记指代相同的元素。为了清晰起见，只呈现并详细说明有助于理解所描述的实施方案的元素。具体地，本说明书不会呈现所描述的sigma-delta转换器的数字滤波器的实现的细节，通过阅读本说明书，这些滤波器的实现在本领域技术人员的理解范围内。
图1A和图1B以模块形式显示了4阶sigma-delta转换器的示例。更具体地，图1A呈现了转换器的sigma-delta调制器，而图1B呈现了转换器的数字滤波器。
图1A的sigma-delta调制器包括输入A1端和输出端A2；所述输入A1端旨在接收要被数字化的模拟输入信号Vin；所述输出端A2旨在提供表示信号Vin的一系列二进制样本BS。为了简化，在这里认为，在生成N位数字输出值所需的时间内(即，OSR*TOSR，TOSR是转换器的过采样周期)，要被数字化的模拟输入信号不变。然而，以下所述的实施方案不限于这个具体情况，并且可以适用于可变模拟信号的转换。
图1A的调制器包括模拟积分电路101和输出A3；所述模拟积分电路101包括连接至A1端以用于应用信号Vin的第一输入；所述输出A3连接至1位模拟-数字转换电路103(例如，1位比较器)的输入。转换器103的输出连接至调制器的输出A2，并且转换器103的输出还通过反馈回路连接至积分电路101的第二输入A4。在所呈现的示例中，认为调制器的输入信号Vin和输出信号BS是归一化的，也就是说，二进制信号BS的值0对应于等于模拟信号Vin可以采用的最小值的电压电平，而信号BS的值1对应于等于信号Vin可以采用的最大值的电压电平。因此，在所呈现的示例中，反馈回路是将A2端连接至A4端的简单的导电路径，而反馈信号直接地就是信号BS。在输出二进制信号BS与输入信号Vin的等级不同的情况下，反馈回路可以包括A2端和A4端之间的1位数字-模拟转换器，则反馈信号是1位数字-模拟转换器的输出信号。
在将输入信号Vin转化为数字化值的阶段的持续时间TOSR的每个周期k(k是从1到OSR的整数)，积分电路101获取输入信号的模拟样本Vin(k)，调制器在1位模拟-数字转换器103的输出端处提供输出信号的二进制样本BS(k)。
在图1A的示例中，积分电路101包括：4个级联的模拟积分器Ia1、Ia2、Ia3和Ia4，以及加法电路Σ。每个积分器包括输入和输出，并且具有，例如，z/(z-1)的传递函数，也就是说，在每个周期，积分信号(或积分器的输出信号)都增加了应用于积分器的输入的信号的值。
在所呈现的示例中，积分器Ia1在其输入接收信号，所接收的信号等于由系数b1加权的输入信号Vin(k)和由系数a1加权的反馈信号BS(k-1)之间的差。积分器Ia2在其输入接收信号，所接收的信号等于由系数c1加权的积分器Ia1的输出信号。积分器Ia3在其输入接收信号，所接收的信号等于由系数c2加权的积分器Ia2的输出信号。积分器Ia4在其输入接收信号，所接收的信号等于由系数c3加权的积分器Ia3的输出信号。加法电路将由系数b5加权的输入信号Vin(k)与分别由系数c7、c6、c5和c4加权的积分器Ia1、Ia2、Ia3和Ia4的输出信号相加。加法电路Σ的输出连接至电路101的输出端A3。
可以设想sigma-delta调制器的多个变体架构。通常地，所描述的实施方案适用于大于或等于1的p阶sigma-delta调制器，p个模拟积分器中的每一个模拟积分器Iaj(j是从1到p的整数)，都在其输入接收信号，所接收的信号等于由系数bj加权的输入信号Vin(k)和由系数aj加权的反馈信号BS(k-1)之间的差，并且，当积分器Iaj的阶数j大于1时，在该差上增加，由系数cj-1加权的上一阶调制器Iaj-1的输出信号。加法电路Σ将由系数bP+1加权的输入信号Vin(k)，和由系数cp加权的阶数p的积分器Iap的输出信号，以及如果p大于1，分别由系数cp+1加权的阶数p-l(l是从1到p-1的整数)的积分器的输出信号相加。上述的一些系数可以是零。例如，在图1的4阶调制器中，系数b2、b3、b4、a2、a3和a4都是零。需要注意的是，所描述的实施方案也适用于这样的调制器，所述调制器进一步包括通过特定的加权系数，从模拟积分器的输出到上游模拟积分器的输入的一个或更多个模拟负反馈，并且/或者在所述模拟负反馈中，通过特定的加权系数，将阶数i的积分器的输出增加至阶数大于或等于i+2的下游积分器的输入。此外，可以在电路101的不同阶段之间，和/或电路101和转换器103之间引入延迟。
sigma-delta转换器的数字滤波器通常包括数字积分器，或数个级联的数字积分器。优选地，p阶的sigma-delta调制器与包括数量大于或等于p个的数字积分器的数字滤波器相关联。在图1B的示例中，数字滤波器包括4个级联的数字积分器In1、In2、In3和In4。每个数字积分器，例如计数器，都包括输入和输出，并且在每个周期，积分信号(或积分器的输出信号)，都增加了积分器的输入处所提供的信号的值。第一积分器In1在其输入处接收图1A中的sigma-delta调制器的输出二进制信号BS，第二积分器In2在其输入处接收来自积分器In1的输出数字信号，第三积分器In3在其输入处接收来自积分器In2的输出数字信号，第四积分器In4在其输入处接收来自积分器In3的输出数字信号。图1B的滤波器执行低通类型的功能，其旨在从由sigma-delta调制器生成的码流中提取有用信息。更普遍地，数字滤波器以NTF的衰减最大处的频率来提取信号。因此，根据调制器的结构，数字滤波器可以执行低通功能、带通功能或高通功能。
以sigma-delta调制器的过采样频率来进行数字积分。在所呈现的示例中，4个数字积分器Inj由同一控制信号Φcomp_d，以频率1/TOSR来同时进行控制。最后的数字积分器In4的输出连接至归一化模块105，该归一化模块105的功能是将由积分器In4所提供的信号转换为N位数字编码(N是对应于sigma-delta转换器的分辨率的大于1的整数)。作为示例，模块105将其接收到的信号除以参考值(例如，等于该信号对于信号Vin所允许的最大值而可以采用的值)，并且在转换器的输出端A5处提供表示N位量化的除法结果的输出值Sd。
可以设想数字滤波器的各种变体结构。具体地，数字滤波器的拓扑结构可以被修改为近似于sigma-delta调制器的拓扑结构。例如，归一化电路105可以接收等于来自4个积分器In1、In2、In3和In4的输出信号的总和的信号，而不是如图1B中所示，只在其输入处接收来自最后的数字积分器In4的输出信号。此外，为了更加近似于sigma-delta调制器的拓扑结构，数字滤波器的内部数字信号可以由与调制器完全相同的系数来加权。
图2是显示了图1A中的sigma-delta调制器的示例性(非限制性)实施方案的详细的电子线路图。
在图2的示例中，每个积分器Iaj都包括运算放大器AO，运算放大器AO的输入通过积分电容Cij连接至输出。运算放大器的输入和输出分别形成积分器的输入和输出。每个积分器Iaj进一步包括与其积分电容Cij并联的、由信号Φr来控制的重置开关。在以下的说明书中，为了简单起见，调制器的开关由与开关各自的控制信号相同的附图标记来指代。
积分器Ia1、Ia2、Ia3和Ia4的输出通过第一、第二、第三和第四开关Φ1d来分别连接至电容Co1的第一电极、电容Co2的第一电极、电容Co3的第一电极和电容Co4的第一电极。此外，电容Co1、Co2、Co3和Co4的第一电极分别通过第一、第二、第三和第四开关Φ2d来连接至应用参考电位(例如，等于反馈的数字-模拟转换器的高输出值DACup和低输出值DACdn之间的平均电位)的节点R。电容Co1、Co2和Co3的第二电极分别通过第一、第二和第三开关Φ1来连接至节点R。此外，电容Co1、Co2和Co3的第二电极通过第一、第二和第三开关Φ2分别连接至积分器Ia2的输入、积分器Ia3的输入和积分器Ia4的输入。电容Co4的第二电极通过第四开关Φ2连接至节点R，并且也连接至模拟-数字转换器103的输入A3。
图2中的调制器进一步包括电容Cs1，电容Cs1的第一电极通过第五开关Φ1d连接至应用输入信号Vin的A1端，而电容Cs1的第二电极通过第五开关Φ2连接至积分器Ia1的输入。电容Cs1的第二电极也通过第四开关Φ1连接至节点R。此外，电容Cs1的第一电极通过开关Φdac连接至应用电位DACup的节点，也通过开关Φdacbar连接至应用电位DACdn(低于电位DACup)的节点。
应用输入信号Vin的A1端也通过第六开关Φ1d连接至电容Cs5的第一电极。电容Cs5的第一电极也通过第五开关Φ2d连接至节点R。电容Cs5的第二电极连接至模拟-数字转换器103的输入节点A3。
此外，电容器Co1、Co2和Co3的第一电极分别通过电容Cff1、Cff2和Cff3连接至模拟-数字转换器103的输入节点。
在这个示例中，1位模拟-数字转换器103包括比较器201和触发电路203。比较器201的输入形成了转换器103的输入。比较器201的输出连接至触发电路203的输入。触发电路203的输出形成了转换器103的输出A2，从而提供了sigma-delta调制器的输出信号BS。在运行中，根据应用于A3端的信号是高于还是低于阈值(例如，等于应用于节点R的参考电位)，比较器201的输出从高状态转换为低状态。触发电路203对比较器201的输出信号进行采样，并且在控制信号Φcomp的每个上升沿或者下降沿，将输出信号复制到调制器的输出上。
图2中的调制器进一步包括两个与门AND1和AND2，每个与门都包括两个二进制输入和一个二进制输出。门AND1的输入分别连接至转换器103的输出A2和控制信号Φ2d，而门AND2的输入分别接收转换器103的输出信号的互补信号和控制信号Φ2d。门AND1的输出连接至开关Φdac的控制节点，而门AND2的输出连接至开关Φdacbar的控制节点。
积分器Ia1、Ia2、Ia3和Ia4，电容Cs1、Co2、Co2、Co3、Co4、Cs5、Cff1、Cff2和Cff3，以及开关Φ1、Φ2、Φ1d和Φ2d形成了调制器的模拟积分电路101。开关Φdac和Φdacbar以及门AND1和AND2形成了调制器的反馈回路的1位数字-模拟转换器。
图3是显示了，根据用于控制该调制器的示例性方法，图2的调制器的控制信号Φ1、Φ1d、Φ2、Φ2d和Φcomp基于时间的趋势的时序图。更具体地，图3显示了在对应于调制器的过采样周期的周期TOSR期间，信号Φ1、Φ1d、Φ2、Φ2d和Φcomp的趋势。作为示例，获取表示输入信号Vin的N位数字化值可以包括重置模拟积分器Ia1、Ia2、Ia3和Ia4的初始阶段，在初始阶段期间，在开关Φr闭合以使积分电容Ci1、Ci2、Ci3和Ci4放电。在重置阶段结束时，开关Φr可以打开，然后图3所示的持续时间TOSR的控制序列可以重复OSR次(在两个连续的模拟-数字转换之间重置增量型sigma-delta转换器的情况下，或者如果不是增量型转换器，控制序列可以重复大于OSR次)。
在调制器控制周期TOSR的开始的t0时刻，开关Φ1和Φ1d控制为闭合状态(在该示例中，控制信号对应于1状态)，开关Φ2和Φ2d控制为打开状态(在该示例中，控制信号对应于0状态)。这导致了在积分器Ia1的输入电容器Cs1上对输入信号Vin进行采样，以及分别在积分器Ia1、Ia2、Ia3的输入电容Co1、Co2、Co3上对积分器Ia1、Ia2、Ia3的输出信号进行采样。由于所采样的信号是电压，所以每个电容都存储与所采样的电压乘以采样电容的值成正比的电荷量。在这一阶段期间，在电路101的输出节点A3处对存储在电容Cs5、Cff1、Cff2、Cff3和Co4中的信号进行求和，这构成了图1A的加法器Σ。因此，对这些电容中存储的信号进行加权求和，所应用的权重来源于电容的值。
在t0时刻之后的t1时刻，信号Φcomp设置为高状态。模拟-数字转换器103的输入信号(节点A3的电压)在信号Φcomp的上升沿上由转换器103进行了1位量化。因此，输出信号BS的二进制值得到了更新。
在t1时刻之后的t2时刻，信号Φ1设置为低状态，并且在t2时刻之后的t3时刻，信号Φ1d设置为低状态。
在t3时刻之后的t4时刻，信号Φ2和Φ2d设置为高状态。其结果是，积分器Ia1、Ia2、Ia3和Ia4的值被更新，也就是说，在电容Cs1、Co1、Co2、Co3中所采样的电荷分别在电容Ci1、Ci2、Ci3和Ci4中集中。此外，负反馈被激活，也就是说，从电容Cs1的输入信号中去掉了信号DACup或DACdn(取决于信号BS是处于高状态还是低状态)。
在该示例中的t4时刻之后的t5时刻，信号Φcomp重置为低状态。
在t4时刻之后的t6时刻，信号Φ2设置为低状态，并且在t6时刻之后的t7时刻，信号Φ2d设置为低状态。
在t7时刻之后，上述周期可以重新开始。
量化在阶段Φ1＝1期间进行，而对新的负反馈的积分在阶段Φ2＝1期间进行。
在每个周期TOSR所获取的调制器的输出二进制数字化值BS(k)例如，在可以是信号Φcomp的延迟副本(延迟小于TOSR)的信号Φcomp_d的上升沿，通过数字滤波器以调制器的过采样频率来进行积分。
电容器Cs1、Cs5、Co1、Co2、Co3、Co4、Cff1、Cff2、Cff3的值例如根据以下关系：Ci1＝2*Cs1/c1；Ci2＝Co1/c2；Ci3＝Co2/c3；Ci4＝Co3/c4；Cff1＝Cs5*(c7/(c1*b5))；Cff2＝Cs5*(c6/(c2*b5))；Cff3＝Cs5*(c5/(c3*b5))；Co4＝Cs5/b5，设定了调制器的系数b1、b5、a1、c1、c2、c3、c4、c5、c6、c7的值。
sigma-delta转换器的一个重要特性是它的线性。非线性误差，在本领域通常称为缩写INL(积分非线性度，Integral Non Linearity)，其为在转换器的工作范围内，转换器的传递函数(其使得数字输出编码与模拟输入信号的每个值相关联)和理想的线性传递函数之间的最大差值(峰-峰误差)。线性误差可以以LSB(Least Significant Bit，最低有效位)来表达，1LSB＝(Vinmax-Vinmin)/2N，Vinmax和Vinmin分别是在转换器的工作范围内的模拟输入信号的最大值和最小值，而N是转换器的量化分辨率。转换器的线性度L可以用以下公式来定义：L＝log2((Vinmax-Vinmin)/(INL*LSB)。
sigma-delta转换器的另一重要特性是其输出噪声B，输出噪声B可以定义为，在转换器的工作范围[Vinmin，Vinmax]内(在对输入动态范围的每个点的大量转换中)，每一级的模拟输入信号的转换器的输出数字编码的标准差的平均值。
图4是显示了关于图1至图3中所描述的类型的sigma-delta转换器中的线性度L和噪声B根据OSR的趋势的示意图。更具体地，曲线401呈现了线性度L(左侧的y轴)根据OSR(x轴)的趋势，而曲线403呈现了以LSB表示的噪声B(右侧的y轴)根据OSR的趋势。在本示例中，考虑了进行N＝16位量化的sigma-delta转换器。
如图4所显示的，OSR增加得越多，线性度L增加得就越多，而噪声B降低得就越多。作为示例，OSR等于100可以使得线性度值L等于15，以及噪声电平B等于0.85LSB；而OSR等于60只能使得线性度L等于12，以及噪声电平B等于2.4LSB。
所期望的是，在不明显地使转换器的输出噪声变差的情况下，对于给定的OSR，能够提高sigma-delta转换器的线性度，或者对于给定的线性度值，能够减少OSR。
现在将要描述的所提出的解决方案，对于大于1阶的sigma-delta转换器来说，是特别有利的，在该解决方案中，可以显著改善OSR/线性度折中。然而，该解决方案兼容一阶sigma-delta转换器，在1阶sigma-delta转换器中，该解决方案也可以改善OSR/线性度折中，还可以提高关于信号与量化噪声所引起的噪声之比的信噪比，例如，在没有可变系数的一阶调制器中，信噪比通常定义为log2(((3*OSR3)/(π2/12))1/2)。
根据实施方案的一个方面，提供了一种sigma-delta转换器，其中，在获取表示模拟输入信号的N位数字化值期间，至少一个sigma-delta调制器的加权系数根据预定法则f动态地变化。优选地，数字滤波器内的至少一个数字信号也是通过预定的可变法则(例如，但不必须，通过与应用在调制器中的法则相同的法则f)来加权。
这就构成了与已知的sigma-delta转换器相比的差异，在已知的sigma-delta转换器中，调制器的加权系数设定，具体地，在输入信号的模拟-数字转换阶段的OSR个采样周期内保持不变。此外，在已知的sigma-delta转换器中，在输入信号的模拟-数字转换阶段的OSR个采样周期内，没有数字滤波器内的信号被动态可变系数所加权。
将注意到的是，应用法则f的调制器的加权系数，例如，可以具有等于1的初始值(通过法则f来调制之前)(作为示例，没有明显系数的连接线对应于单位系数，并且可以选择对这个系数应用法则f)。然而，所描述的实施方案不限于该具体情况。
图5A和图5B以模块形式显示了sigma-delta转换器的实施方案的示例。在所呈现的示例中，转换器是4阶转换器。图5A呈现了转换器的sigma-delta调制器，而图5B呈现了转换器的数字滤波器。
图5A和图5B中的sigma-delta转换器与图1A和图1B中的sigma-delta转换器具有相同的元素。将不再详细描述这些元素。在下文中将只解释两个转换器之间的差异。
图5A中的sigma-delta调制器与图1A中的sigma-delta调制器本质上的差异在于，在图5A中的调制器中，加权系数c2、c6、c7和b5都是由相同的预定的可变法则f来调制。在输入信号的模拟-数字转换阶段的每个采样周期k，(k是从1到OSR的整数)，法则f的值f(k)都能够采用新的值。因此，图1A的调制器的设定的加权系数c2、c6、c7和b5被可变系数c2*f(k)、c6*f(k)、c7*f(k)和b5*f(k)所取代。优选地，法则f(k)是非二进制的。例如，法则f的OSR个f(k)值存储在sigma-delta转换器的控制电路(未示出)的存储器中。在下文中将参照图12，更详细地描述可以将可变加权法则应用于调制器系数的电路的示例。系数c2、c6、c7和b5的基础值(未由法则f所调制)，诸如设定的系数b1、a1、c1、c3、c4和c5的值，可以通过用于确定sigma-delta调制器的系数的常规方法来确定，例如根据以下文献中所描述的尺寸规则：题为“用于高阶sigma-delta调制器的自动系数设计(Automatic coefficients design forhigh-order sigma-delta modulators)”的文章，作者为Kuo，T.H.，Chen，K.D.，和Chen，J.R.(电路和系统II：模拟和数字信号处理(Circuits and Systems II:Analog andDigital Signal Processing)，IEEE学报，第46卷，第1期)，或者文献“理解Delta-Sigma数据转换器(Understanding Delta-Sigma Data Converters)”(John Wiley&Sons，纽约，2004)。
图5B中的数字滤波器与图1B中的数字滤波器的本质上的差异在于，在图5B中的滤波器中，应用于sigma-delta调制器的系数c2、c6、c7和b5的可变加权法则f也被应用于阶数3的数字积分器In3的数字输入信号。在所呈现的示例中，可变法则f相对于调制器提前一个周期被应用于数字滤波器，也就是说，在sigma-delta转换器的采样周期TOSR期间，如果权重值f(k)被应用于调制器的系数c2、c6、c7和b5，则权重值f(k+1)被应用于数字积分器In3的输入信号。实际上发明者已经观察到，这种一个周期的偏移使得可以在线性度方面获得特别好的性能水平。然而，所描述的实施方案不限于该具体情况。作为一种变体，法则f可以同相地被应用于调制器和数字滤波器，或者在数字滤波器中提前大于一个周期，或者在数字滤波器中延迟一个周期或更久。在另一种变体实施方案中，法则f可以以一个周期或更久的相移来应用，以区别调制器的系数，或者区别数字滤波器的信号。例如，在输入信号的模拟-数字转换阶段的同一个周期k中，调制器的系数a1可以通过值f(k)来加权，而系数b1可以通过值f(k+1)来加权。
所描述的实施方案不限于图5A和5B中的具体示例，其中，sigma-delta转换器是四阶转换器，并且其中，加权法则f(k)被应用于调制器的系数c2、c6、c7和b5，以及数字滤波器中的阶数3的数字积分器的输入。
更普遍地，无论转换器的阶数是多少，优选地选择应用加权法则f(k)的调制器的系数，使得调制器的模拟积分器Iaj的至少一个输入系数由法则f来调制。此外，在一个优选的实施方案中，数字滤波器的数字积分器Ink的至少一个输入系数由法则f来调制，优选地，j＝k。
优选地，也规定在调制器中增加或减去的模拟信号相对于法则f(k)具有相同尺度，也就是说，在调制器中增加或减去的模拟信号以相同的次数(可能为零)乘以或除以法则f(k)。换句话说，对于给定的模拟输入信号(Vin)的幅度范围，尺度变换使得模拟信号在相同的幅度范围内变化。例如，可以选择应用加权法则f(k)的调制器的系数，使得所有构成模拟积分电路101的积分输出信号的样本相对于法则f(k)具有相同尺度。优选地，将由法则f调制的模拟积分器Iai的至少一个输入系数，以及向加权信号中增加或从加权信号中减去的所有信号，无论是在积分器Iai的输入处还是在下游路径(从积分器Iai输出之后)上，都优选地规定为相对于法则f具有相同尺度。如果信号位于具有由法则f加权的上游系数的积分器的下游路径，或者信号本身就是由法则f来直接加权，则认为信号相对于法则f成比例。
例如，选择应用加权法则f(k)的调制器的系数，使得所有构成电路101的积分输出信号的样本乘以法则f(k)(直接地或间接地，如果样本是具有由法则f来加权的上游系数的积分器的输出样本)。具体地，在图5A中的调制器中遵守这个规则，其中，所有构成加法器Σ的输入信号的样本都直接地或间接地乘以法则f(k)(在涉及可变系数c2*f(k)的上游信号中，对于涉及可变系数b5*f(k)、c6*f(k)和c7*f(k)的信号，直接相乘；对于涉及设定的系数c4和c5的信号，间接相乘)。作为变体，通过遵守该相同法则，应用法则f(k)的调制器的系数可以是系数b1、a1和b5，或者在另一变体中，可以为系数c1、b5和c7，或者在又一变体中，可以为系数c3、b5、c5、c6和c7。由法则f对一组系数c4、c5、c6、c7和c5进行加权，就其本身而言，在没有由法则f对模拟积分器的上游系数进行调制的情况下，不太有利。
在数字滤波器中，加权法则f(k)可以被应用于阶数3的数字积分器In3的输入信号以外的信号。更普遍地，如在调制器中，优选地选择应用法则f(k)的数字信号，使得加权法则f(k)应用为至少一个数字积分器的输入，优选地应用为与模拟积分器Iaj相同阶数j的积分器的输入，在调制器中法则f(k)被应用于所述模拟积分器Iaj的输入。此外，如在调制器中，优选地选择应用法则f(k)的数字信号，使得在数字滤波器中增加或减去的数字信号相对于法则f(k)具有相同的尺度。优选地，数字滤波器包括大于或等于(优选地等于)sigma-delta调制器的阶数p的多个级联的数字积分器。此外，如果数字滤波器具有与调制器相似的拓扑结构，那么法则f(k)基本上就可以在调制器和数字滤波器中的相同点上进行应用。
作为一种变体，为了遵守结合以形成调制器的模拟积分电路101的输出信号的中间信号的尺度变换，一些中间信号可以乘以法则f(k)，而其它信号则除以法则f(k)。例如，系数c2可以乘以法则f(k)，而系数c4和c5则除以f(k)，从而在加法器处保持同一尺度，调制器的其它系数保持不变。在这种情况下，在数字滤波器中通过法则f(k)进行的加权可以与前述的加权相同(积分器In3的输入信号的乘以法则f(k))。
发明人发现，无论选择何种法则f，只要在从1到OSR的指数k的范围内，法则f就具有至少一个下降阶段，将可变加权系数应用至sigma-delta调制器内的至少一个模拟信号，并且有利地，将可变加权系数应用至数字滤波器的至少一个内部数字信号可以显著提高sigma-delta转换器的线性度(对于给定的OSR)。下降阶段是周期的阶数k的函数。下降阶段对给定的周期(k)内的模拟信号的模拟滤波器进行了贡献，该贡献小于对前一周期(k-1)内的相同的模拟信号的模拟滤波器的贡献。在连续阶数的两个周期之间的至少一个下降的贡献已经提供了优势。作为一个示例，法则f可以是从1到OSR的指数k的所有范围内递减的法则，例如，递减的指数律。作为一种变体，在从1到t(t是介于1和OSR之间的整数)的指数k的范围内，法则f可以是恒定法则(例如，等于1)，并且法则f在从t+1到OSR的指数k的范围内减少(例如根据指数函数)。
图6、图7和图8是显示了，对于3种不同的法则f，关于图5A和图5B中所描述的类型的sigma-delta转换器中的线性度L和噪声B根据OSR的趋势的示意图。
在图6的示例中，应用于sigma-delta转换器的动态加权法则由等式f(k)＝e-k/25给出。
在图7的示例中，应用于sigma-delta转换器的动态加权法则定义如下：
对于k<100，f(k)＝1；
对于k≥100，f(k)＝e-(k-100)/20。
在图8的示例中，应用于sigma-delta转换器的动态加权法则定义如下：
对于k<60，f(k)＝1；
对于60≤k<75，f(k)＝e-(k-40)/20；
对于k≥75，f(k)＝e-(75-40)/20。
在图6、图7和图8中，曲线601、曲线701、曲线801分别地呈现了线性度L(左侧的y轴)根据OSR(x轴)的趋势，而曲线603、曲线703、曲线803分别地呈现了以LSB表示的噪声B(右侧的y轴)根据OSR的趋势。在本示例中，考虑了进行N＝16位量化的sigma-delta转换器。出于比较的目的，也在图6、图7和图8中绘制了图4中的线性度的曲线401和噪声的曲线403，所述曲线对应于相同的sigma-delta转换器，但在该sigma-delta转换器中没有对信号进行动态加权。
在图6中，可以看到，对于等于70的OSR，噪声相对于图4的示例，基本没有变化，但是线性度明显地提高了，因为线性度从大约等于13.5的值变为大约等于15.5的值。对于更高的OSR，可以发现线性度相对于图4的示例持续地提高，而噪声也显著增加。这种对于高OSR的噪声增加尤其可以由通过法则f(k)对高指数k的样本的显著衰减来解释。
在图7中，可以看到，对于等于140的OSR，线性度相对于图4的示例增加了大约0.8，而噪声基本保持在与图4的示例相同的水平，即大约0.70LSB。
在图8中，可以看到，对于等于100的OSR，线性度相对于图4的示例增加了大约2，而噪声基本保持在与图4的示例相同的水平。
通常地，可以看到，在图7的示例中所使用的类型的法则，也就是说，包括在输入信号的模拟-数字转换阶段开始时的单一恒定阶段，随后是在转换阶段结束时的下降阶段(例如指数函数)，或者，在图8的示例中所使用的类型的法则，也就是说，包括在模拟-数字转换阶段开始时的单一恒定阶段，随后是在转换阶段的中间阶段时的下降阶段(例如指数函数)，然后，其后是在转换阶段结束时的低水平的恒定阶段，使得能够在噪声和线性度方面获得良好的折中。
当然，感兴趣的OSR值的范围(也就是说，在该范围中，可以看到线性度增益，而噪声没有显著恶化)，取决于多个参数，具体地，取决于调制器的阶数。
同时也注意到，线性度的增益可以根据应用了由法则f(k)进行的加权的调制器的位置而不同。具体地，在调制器中应用的加权的位置越上游，线性度的增益越高，而如果考虑每个模块都经受短暂噪声的调制器，输出噪声的增加就更明显。
为了帮助选择适用于目标应用的加权法则f(k)，可以考虑以下推论。
饱和：
调制器的系数的初始(未加权)值可以通过用于确定sigma-delta调制器的系数的常用方法来确定。通常地，为了使信噪比最大化，选择系数的值以使调制器内的信号最大，但要注意不要超过调制器的饱和阈值。使用具有大于1的加权值f(k)的法则f会引起调制器饱和的风险。在这种情况下，将优选所有值都小于或等于1的法则f。另一方面，如果选择调制器的系数，使得调制器的内部信号始终保持远离饱和阈值，那么法则f可以具有大于1的值，具体地，这使得可以增加信噪比。
法则f的变化：
通常地，法则f可以具有恒定变化阶段和/或递增变化阶段，以满足sigma-delta转换器的各种约束条件，具体地，在噪声和/或法则f的连续性或周期性(周期性法则)的方面，如果没有在获取信号的数字化值的两个连续阶段之间重置模拟和数字积分器(例如，在sigma-delta转换器用于数字化可变信号的情况下)。然而，为了获得所寻求的线性度增益，在获取输入信号的数字化值的阶段期间，法则f包括至少一个下降变化阶段。
此外，需要注意的是，预定的法则应该被理解为在调制器的设计中或者在调制器的配置阶段期间定义的法则。然而，在获取输入信号的数字化值的阶段期间中，法则可以根据预定的规则来进行动态地调整，例如，为了使法则适应被转换的信号的特征。
作为一种变体，可以使用几种不同的预定的法则来对sigma-delta调制器的系数进行加权。例如，系数c1可以乘以第一可变法则f1(k)，而系数c2可以乘以与法则f1不同的第二可变法则f2(k)。在这种情况下，为了遵守对调制器的不同信号进行尺度变换的上述规则，系数c6乘以法则f2，系数c7乘以法则f1并且乘以法则f2，系数b5乘以法则f1并且乘以法则f2。在数字滤波器中，阶数2的数字积分器In2的输入信号可以乘以法则f1，而阶数3的数字积分器In3的输入信号则乘以法则f2。
在另一示例中，系数c2可以乘以第一可变法则f1(k)。在这种情况下，为了遵守对调制器的不同信号的尺度变换，系数c6和系数c7乘以法则f1(k)。第二法则f2(k)被应用于反馈系数a1。系数b5由f1(k)*f2(k)来加权。最后，第三法则f3(k)被应用于输入信号Vin的系数b1。在数字滤波器中，阶数1的数字积分器In1的输入信号可以乘以逆反馈加权法则f2(k+1)，而阶数3的数字积分器In3的输入信号可以乘以法则f1(k+1)。需要注意的是，本示例中的尺度变换规则并不适用于所有的位置，具体地，在系数b1和a1之间，分别由两个不同的法则f2和f3来进行调制。同样地，在这里法则f3的应用并不适用于数字滤波器。在本示例中，滤波器的输入信号的加权法则与调制器的输入信号的加权法则不同。因此，某些加权只能在积分器的上游被应用于调制器的系数的其中一个，而没有下游的尺度再变换，也不适用于滤波器。在上述示例中，在第一个j个周期内，法则f3可以不同于0，然后从周期k(1<j<k<OSR)开始设置为0。因此，量化过程可以以对输入信号进行零加权继续进行，而不会减少线性度的增益。实际上，在j个第一周期中以非零的方式对Vin进行加权之后，所提出的加权过程使得可以继续进行输入信号Vin的转化的剩余量化。
具体地，这种法则的组合可以放松由于在调制器的单一模拟积分器的输入和数字滤波器的单一数字积分器的输入使用单一的加权法则而可能导致的实施约束。
关于图5A、图5B、图6、图7和8所描述的实施方案可以适用于p(p大于或等于1)阶sigma-delta转换器的所有已知架构。
图9显示了对另一种类型的sigma-delta转换器架构的应用的示例。在图9中，只显示了转换器的sigma-delta调制器。例如，转换器的数字滤波器与图5B中的数字滤波器完全相同或相似。
图9中的sigma-delta调制器包括与图5A中的sigma-delta调制器相同的元素。在下文中，将只对这两个模块之间的区别进行详细介绍。具体地，图9中的调制器与图5A中的调制器的不同之处在于，在图9中的调制器中，加权系数b2、a2、b3、a3、b4和a4都不是零，而系数c5、c6和c7都是零。
在图9的示例中，加权系数c2、b3、a3、b4、a4和b5都乘以相同的预定可变法则f。
在图5A和图5B的示例中可以看出，相对于调制器的所有系数都不变的情况，在特定的OSR范围内，线性度的方面有显著的提高，而噪声电平基本保持。
图10以模块形式显示了sigma-delta转换器的实施方案的另一示例。图10中的转换器是1阶转换器，其包括1阶sigma-delta调制器和1阶数字滤波器。
图10的sigma-delta调制器包括输入端A1和输出端A2；所述输入端A1旨在接收要被数字化的模拟输入信号Vin；所述输出端A2旨在提供表示信号Vin的一系列二进制样本BS。图10的调制器包括模拟积分电路101和输出A3；所述模拟积分电路101包括连接至A1端以用于应用信号Vin的第一输入；所述输出A3连接至1位模拟-数字转换电路103(例如，1位比较器)的输入。转换器103的输出连接至调制器的输出A2，并且转换器103的输出还通过反馈回路连接至积分电路101的第二输入A4。在所显示的示例中，反馈回路包括1位数字-模拟转换器107(DAC)，所述1位数字-模拟转换器107的输入连接至A2端，而其输出连接至A4端。在输入信号Vin到数字化值的转换阶段的持续时间TOSR的每个周期k(k是从0到OSR的整数)，积分电路101对输入信号取模拟样本Vin(k)，而调制器在1位模拟-数字转换器103的输出处提供输出信号的二进制样本BS(k)。在图10的示例中，积分电路101包括单一模拟积分器Ia1，例如，包括输入和输出的简单模拟加法电路，在每个周期，该电路被调整以使得输出信号(或积分信号)的值增加应用于积分器的输入的信号的值。在图10的示例中，积分器Ia1在其输入接收等于输入信号Vin(k)和应用于A4端的反馈信号(对应于信号BS(k-1)的模拟值)之间的差的信号，所接收的信号根据预定的法则f由可变系数f(k-1)来加权。由减法器108来象征差的运算。积分器Ia1的输出连接至电路101的输出端A3。
图10中的sigma-delta转换器的数字滤波器包括数字积分器(未示出)，例如计数器，计数器的输入通过用于应用根据法则f的可变加权系数f(k)的数字电路来连接至调制器的输出A2。在本示例中，可变法则f以相对于调制器的提前一个周期应用于数字滤波器。
需要注意的是，数字滤波器的输入数据是sigma-delta调制器的二进制输出数据，而数字滤波器的内部数据的分辨率取决于OSR和加权法则f的分辨率。优选地，数字滤波器中的加权法则f的分辨率大于或等于调制器中法则f的分辨率。
例如，对于关于图10中所描述的类型的sigma-delta转换器的示例，以下公式使与在调制器中可变加权法则的应用相关联的性能水平的提高形式化。
在这里，考虑了由等式f(k)＝qk，q∈]0.5；1]所给出的降指数律f。还认为，输入信号Vin的动态范围是有限的，并满足关系|Vin|≤q-0.5。还认为，对于k≥1，sigma-delta调制器的输出值BS(k)可以取值1或-1，而对于k＝0，sigma-delta调制器的输出值BS(k)初始化为0。在这个示例中，数字-模拟转换器107在A4端提供等于0.5*BS(k-1)的模拟值。
对于等于m(m是大于等于1的整数)的OSR，模拟积分器的输出I(m)可以写成如下形式：
Figure BDA0001438815360000161
其中
BS(k)＝sign(I(m)) (2)
表示源于连续输入信号Vin的积累能量和源于由sigma-delta调制器所执行的负反馈的积累能量之间的差的序列U(m)定义如下。这个序列U(m)表示由信号和其估计所引入的能量的差。
Figure BDA0001438815360000171
为了显示图10中的sigma-delta调制器与传统的1阶sigma-delta调制器相比的优点，在下文中显示了以下命题P(m)对于任何m≥1都是有效的：
Figure BDA0001438815360000172
首先证明了对于m＝1，命题P成立。
对于0≤Vin≤q-0.5，BS(1)＝1。然后有-0.5q≤Vin-0.5q≤0.5(q-1)，所以-0.5q≤U(1)≤0.5q。对于负输入Vin，也得到了相同的结果。因此，对于m＝1，命题P(等式(4))成立。
也可以证明，如果P(m)对于任何m≥1都成立，则P(m+1)成立。
对于I(m+1)＝U(m)+qmVin≥0，BS(m+1)＝1。然后有0≤U(m)+qmVin≤0.5＊qm+qmVin，即-0.5*qm+1≤U(m)+qmVin-0.5*qm+1≤0.5＊qm+qmVin-0.5*qm+1，即0.5*qm+1≤U(m+1)≤qm(0.5+Vin-0.5*q)。考虑到0.5+Vin-0.5*q≤0.5*q，-0.5*qm+1≤U(m+1)≤0.5*qm+1。同样地，可以证明，如果I(m+1)＝U(m)+qmVin≤0，如果P(m)成立，则P(m+1)成立。
从上面可以推导出，命题P(等式(4))对于任何m≥1都是有效的。
因此，其结果是
Figure BDA0001438815360000173
然后，信号Vin的估计值Vinq由以下等式(6)来定义，估计误差eq由等式(7)来定义。
Figure BDA0001438815360000174
Figure BDA0001438815360000175
对于q＝1，误差eq的值为1/m，q＝1对应于标准sigma-delta转换器(不通过可变法则来对系数进行调制)。
对于m≥1，可以看到
Figure BDA0001438815360000181
因为：qm(m-mq+1)≤1 (9)
实际上，当qm(m-mq+1)项(相对于q)的导数无效时，达到该项的最大值，也就是说，对于q＝1时达到最大值。
以上结果是，对于给定的OSR值m，图1的调制器对于q∈]0.5；1[比对于q＝1(标准调制器，没有通过可变法则来加权)更快地收敛。
图11是显示了理论有效位数ENOB根据OSR的趋势的示意图，ENOB定义为
Figure BDA0001438815360000182
更具体地，图11包括曲线901和曲线903；所述曲线901显示了对于q＝1(标准转换器的情况)，理论有效位数ENOB的趋势；所述曲线903显示了对于q＝1/1.1(调制器的系数通过降指数律来加权的转换器的情况)，理论有效位数ENOB的趋势。在图11的示意图中可以看出，无论考虑何种OSR，对于q＝1/1.1的理论有效位数ENOB高于对于q＝1的理论有效位数ENOB，而当OSR值较高时，差就会更高。作为一个示例，对于等于80的OSR，在q＝1/1.1的情况和q＝1的情况之间，可以看到几乎8位的差。
图12是根据可变法则，可以动态地改变sigma-delta调制器的加权系数的电路的示例性实施方案的电子线路图。
在本示例中，认为法则f的OSR系数f(k)是在位的数量n上量化(在所显示的示例中，n＝6)。还认为将要动态调制的加权系数由电容器C的电容来设定。
在这个示例中，电容器C是具有可变电容的电容器，而不是如在关于图2所描述的类型的调制器中的具有设定的电容值的电容器，所述可变电容可以利用开关电容表来进行数字地控制。
更具体地，在图12的示例中，电容器C被分为CP1到CPn+1的n+1个电容。通过将对应于基础(未加权)系数的电容Cbase的值进行二分法划分，得到电容CP1到CPn的值。因此，电容CP1、CP2……CPn分别具有值Cbase/2、Cbase/4……Cbase/2n。电容CPn+1就其本身而言具有与电容CPn相同的值。因此，电容CP1到CPn+1的值之和等于Cbase。
图12的可变电容电容器C在传导端E1和E2之间包括n+1个并联分支，每个并联分支都包括n+1个电容CPq(q是从1到n+1的整数)的其中一个和两个开关Sq，两个开关Sq由相同的控制信号来控制(或由非常轻微交错的控制信号来控制，例如，具有小于0.1*TOSR的时域位移)，将电容CPq的电极分别连接至E1端和E2端。
可以提供未显示的控制电路来控制开关sq，从而在sigma-delta转换器的输入信号的模拟数字转换阶段期间，动态地改变电容器C的电容。
为了以值f(k)＝1来对所关心的系数进行加权，可以闭合所有的开关sq。于是，电容器C的电容等于Cbase。
对于法则f(k)的所有其它的值(在本示例中，小于1)，开关sn+1打开，将在法则f(k)的n位上的数字化值应用至开关s1到sn的控制信号，将最高有效位应用于开关s1，将最低有效位应用于开关sn。
作为一个示例，要生成关于图5A所描述的类型的sigma-delta调制器，可以从关于图2所描述的类型的电路开始，其中，电容co2、Cs5、cff1和cff2被关于图12所描述的类型的可变电容器所取代。
图12的电路的一个优点在于，例如，如果应用的需求发生了变化，加权法则f(k)可以容易地重新配置。
然而，所描述的实施方案不限于图12的示例性电路，以根据预定的法则来动态地改变sigma-delta调制器的系数。更普遍地，任何其它合适的电路都可以使用，例如使用具有模拟或数字控制的可变电容的电路。
已经描述了具体的实施方案。对于本领域的技术人员来说，各种的变体和修改将变得明显。
具体地，在这里只考虑了具有开关电容的离散实施方案，其中，要数字化的模拟信号是电压，并且在sigma-delta调制器(图2的示例)的电容上被采样。所描述的实施方案不限于该具体情况。作为一种变体，所提出的解决方案可以适用于具有电流模式模拟输入的sigma-delta调制器。在这种情况下，通过可变法则对调制器内的信号的加权，例如，可以通过调制电容器上的电流的积分的时间来实现。对于连续时间调制器，加权法则不再是离散的(f(k))，而是连续的(f(t))。
此外，需要注意的是，所提出的解决方案可以适用于MASH(多级噪声整形)类型的sigma-delta调制器，也就是说，p阶(p大于1)调制器；所述p阶调制器包括低于p阶的几个sigma-delta调制器的串联设置，如在上述调制器中，每个低于p阶的调制器包括模拟积分电路、1位模拟-数字转换器和反馈回路，所述反馈回路可以包括数字-模拟转换器和减法器。例如，在Maghari等的文章“稳健MASHΔ-Σ调制器(Sturdy MASHΔ-Σmodulator)”(电子快报，2006年10月26日，第42卷，第22号)中，描述了MASH类型的sigma-delta调制器的工作原理。如在上述示例中，选择应用加权法则f(k)的信号，使得在调制器的模拟积分器的上游进行至少一个通过法则f(k)的加权，并且优选地，使得在转换器的调制器和/或数字滤波器中增加或减去的不同信号有相同的尺度。
同样需要注意的是，在上述示例中，模拟输入信号被应用于调制器的模拟积分电路101的输入，而调制器的1位模拟-数字转换器103将电路101的输出信号与恒定的参考信号进行比较。作为一种变体，输入信号和参考信号可以对调。在这种情况下，发明者发现，如果调制器的系数设定，那么sigma-delta转换器的输出噪声相对较高。另一方面，将可变加权法则应用于调制器的系数使得转换器的精度可以得到显著提高。该变体实施方案的一个优点在于，比较器103的参考输入是高阻抗输入。因此，把将要转换的信号直接应用于比较器，使得可以避免从将要数字化的信号中提取能量。
此外，上述的sigma-delta调制器的示例性实施方案，包括一个或更多个级联的模拟积分器。所描述的实施方案不限于该具体情况。更普遍地，在所描述的实施方案中，sigma-delta调制器的模拟积分器可以被其它类型的模拟滤波器代替。
图13以模块形式显示了一阶sigma-delta转换器的实施方案的另一示例。在图13中，只呈现了转换器的sigma-delta调制器。如在图10中，有模拟积分电路101、1位模拟-数字转换电路103和1位数字-模拟转换器107以及减法器108。与图9不同的是，图13中显示的模拟积分电路101的模拟滤波器106包括加法器109、单位增益延迟算子111和乘法器113；所述单位增益延迟算子111表示为Z-1；所述乘法器113可以使算子111的输出信号乘以因子α。加法器109将在周期k中接收到的模拟信号与来源于算子111并乘以系数α的模拟滤波器内的信号相加。加法器109的输出提供了算子111的输入，并形成了积分电路101的输出A3。因此，来源于算子111的模拟滤波器内的信号，形成了模拟滤波器在周期k-1的输出。通过选择严格大于1的系数α的值，来源于减法器108的加法器109的模拟输入信号在周期k对模拟滤波器在A3点的输出值的贡献小于其在前一周期k-1对模拟滤波器的贡献。对于所要观察的贡献条件，在转换阶段期间的至少一个周期内，系数α严格大于1是足够的。当然，对于数个周期，甚至对于转换阶段的所有周期，可以提供严格大于1的系数α。
图13中所显示的功能模块可以以多种方式来生成，在图14中解释了其中的一种方式。当然，可以基于市场上可获得的部件和其实施的方便性，以其它形式来生成加法器109、算子111和乘法器113。
在图14中，加法器109、算子111和乘法器113由运算放大器115来生成，运算放大器115在其反相输入通过电容Cin来接收来源于减法器108的内部信号。开关Φ1和Φ2使得可以或者将电容Cin连接至加法器108的输出，或者将电容Cin连接至参考电压Vref，或者将电容Cin连接至反相输入。所述反相输入端通过电容Cfb连接至运算放大器115的输出，可以通过开关Φr使电容Cfb短路。所述反相输入也通过电容Cout连接至运算放大器115的输出，可以通过开关(也称为Φ1和Φ2)来切换电容Cout。虽然切换电容Cin和Cout的开关是不同的，但是对于同时切换的开关使用相同的称谓。图14中显示了时序图，以显示开关Φ1、Φ2和Φr的三个切换阶段的每个周期的排序。为了简化理解，以在每个阶段期间的闭合开关的称谓来称呼三个阶段Φ1、Φ2和Φr。
在阶段Φ1期间，在电容Cin和Cout上有以下电荷的数量：
Qcin＝Cin*(Vref-Vin(k))
Qcout＝Cout*(0-Vout(k-1))。
在阶段Φr期间，由放大器115和电容Cfb组成的积分器通过使电容Cfb短路来重置。电容Cfb的电荷Qcfb变为零。
在阶段Φ2期间，所有的电荷Qcin和Qcout都被转移到电容Cfb。然后：
Qcin+Qcout＝Cfb*(Vref-Vout(k))。
通过使用Cin＝Cfb＝C来解析该表达式，并通过提出Cout＝α*C，获得了以下表达式：
Vout(k)＝Vin(k)+α*Vout(k-1)。
一方面电容Cout的值与另一方面电容Cfb和Cin的值之间的比值给出了系数α的值。
从图10的示例中，从根据周期的序数k的降指数律f(k)＝qk的示例中，已经在上面显示了本发明的好处。为了在图13所描述的变体中获得相同的结果，系数α可以被赋值为等于1/q。
积分器的权重α是常数1/q，但是积分器的输入信号在积分器中的贡献通过服从法则f(k)＝qk来降低。此外，数字滤波器的输出的权重可以服从法则f(k)(或f(k+1))，该法则给定调制器和数字滤波器之间的应用的理论偏置。也可以为数字滤波器选择另一种递减法则。
图13和图14所描述的变体实施方案显示了在积分电路101的输出非必要地引入尺度因子的优点。然而，由于增益大于1，积分器会有饱和的风险。
在借助图10描述的变体中，在每个周期，积分器Ia1的每个输入信号的权重由qk来给出，从而输入信号对积分器的值的贡献服从以下关系：
Figure BDA0001438815360000211
在借助图13描述的变体中，在每个周期，输入信号对积分器106的值的贡献服从以下关系：
Figure BDA0001438815360000212
这两种关系是完全等价的。
在图10所示的变体中，表达两个权重的等价的另一种方式是以βk(k从1到OSR变化)来定义在积分器的输入处的权重，并且在图13所示的变体中，以αk来定义阶数k的积分器的增益。
于是：
Figure BDA0001438815360000221
对于至少一个给定的阶数k，有必要满足条件βk<βk-1(或者在积分器中至少一个αk>1)，以使得在积分器的输入处的信号的贡献在OSR个周期的转换期间，显示出下降阶段。
在积分器的输入处(图10)的指数下降的一个优点与消耗有关。实际上，在具有开关电容的实施方案中，与递减值的电容的电荷有关的消耗使得可以减少动态消耗。然而，这种增益的衰减可能会引起短暂噪声增加。然而，例如在一些成像应用中，在转换器的输出处生成的数字化值的线性度大于该数字化值的短暂噪声。实际上，在一系列图像上，眼睛会倾向于平滑或平均短暂噪声，并且因此会对线性度误差更为敏感(如果在这里考虑涉及同一静态模拟输入值的多次转换的数字输出值的集合，则噪声与该集合的标准差有关，而线性度误差与所期望的理论数字化值和该集合的平均值之间的差有关)。因此如上所示，无论如何，所提出的发明，具体地从图10所解释的其变体减少了线性度误差。
利用从图13所提出的变体(其中，积分器的增益乘以1/q)，由于信号的幅度(或更具体地，包络)没有在积分器的输入和输出处衰减，所以存在线性度增益，同时更少地影响噪声。
可以结合利用图10解释的变体和利用图13解释的变体，以避免在积分器中出现饱和的风险。这种组合在于，例如，根据图10的变体，将加权法则应用于例如f(k)＝qk(k从1到OSR变化)类型的积分器Ia1的输入信号，以及根据图13的变体，至少一次以及有利地在OSR个周期内周期性地每N个周期，重置加权法则，并且向积分器应用相应的增益。然后，加权法则服从法则(底数为q，幂指数为(k-n*(k/n)的整数部分的幂函数)，并且每N个周期，将增益(1/q)N应用于积分器。
图15a以时序图的形式显示了，根据图10的变体，在积分器输入处的权重的趋势，其中，时间轴以周期数量来表示。在这个示例中，法则f的形式为f(k)＝qk，其中，q＝0.8。生成数字输出值的周期的总数量OSR是100，并且之后，积分器的输入的权重重置的周期的数量N为10。在转换阶段的第一周期中，权重为0.8，并服从关系0.8k直到第10个周期，然后在第11个周期中被重置为1。这种下降之后，重置每10个周期重复一次，直到OSR＝100。
图15b以具有相同时间轴的时序图的形式显示了，根据图13的变体，应用于积分器的增益的权重。每N个周期(在所显示的示例中，为每10个周期)，积分器的增益α(最初等于1)乘以(1/q)N，即，(1/0.8)10≈9.31，然后在下个周期中重置为其初始值。
因此，保持了服从法则f(k)的积分器的输入值的贡献的特性。在这种组合中，由于影响积分器的输入信号的衰减更小，所以饱和的风险降低，对噪声的鲁棒性增加。
图10和13的两种变体的另一种组合在于，至少对于相同的阶数k，同时进行对积分器的输入和积分器的增益的加权。
以上，借助图5a可以看到，图10的变体可以推广到包括数个级联的模拟滤波器的大于1阶的转换器。对于借助图13所显示的变体是一样的，借助图13所显示的变体可以推广到大于1阶的转换器。在图16中显示了这种推广，其中，图1a中的每个积分器Ia1到Ia4都被加法器109、算子111和乘法器113所替换。当然可以只将图1a中的积分器Ia1到Ia4的至少一个替换为加法器109、算子111和乘法器113。
在有数个乘法器113的情况下，每个乘法器的因子α可以不同，从而调整模拟积分滤波器的输出变化范围。然后，数字滤波器有利地根据不同的因子α进行了调整。
上面已经详细说明了，可以考虑数字滤波器的各种不同架构。具体地，数字滤波器的拓扑结构可以被修改为近似于sigma-delta调制器的拓扑结构。在具有级联的模拟滤波器的调制器的情况下，利用相同类型的并以相同的方式级联的基本滤波器来生成数字滤波器是有利的。相同类型的滤波器应该被理解为例如，高通、低通、带通、积分的和其它这样的滤波器，所述滤波器在调制器中是模拟的，而在数字滤波器中是数字的。
在级联的数字积分器的具体情况下，可以用等效的方式来实施不同的基本滤波器。例如，可以提供两种基本滤波器的变体。在第一变体中，在单位增益积分器的前面有乘法器，就像图10的调制器一样。在第二变体中，基本滤波器包括非单位增益积分器，就像图13的调制器一样。然而，根据这两种变体的积分器的级联是完全等价的，并且都可以在根据图10的调制器的输出或根据图13的调制器的输出处实施。
为了证明这一等价性，以下表格显示了前面有系数qk的乘法器的两个单位增益积分器的级联。在这个表中，认为滤波器的输入是单一的：
阶数k 积分器1的输入 积分器1的输出 积分器2的输出
1 q 0 0
2 q<sup>2</sup> q 0
3 q<sup>3</sup> q<sup>2</sup>+q q
4 q<sup>4</sup> q<sup>3</sup>+q<sup>2</sup>+q q<sup>2</sup>+2q
5 q<sup>5</sup> q<sup>4</sup>+q<sup>3</sup>+q<sup>2</sup>+q q<sup>3</sup>+2q<sup>2</sup>+3q
第二积分器的输出值等于：
Figure BDA0001438815360000231
对于两个不同阶数k，第二积分器的输出和第一积分器的输入之间的比值等于：
Figure BDA0001438815360000241
下表显示了两个积分器的级联，增益为1/q：
阶数k 积分器1的输入 积分器1的输出 积分器2的输出
1 1 0 0
2 1 1 0
3 1 1+q<sup>-1</sup> 1
4 1 1+q<sup>-1</sup>+q<sup>-2</sup> 1+2q<sup>-1</sup>
5 1 1+q<sup>-1</sup>+q<sup>-2</sup>+q<sup>-3</sup> 1+2q<sup>-1</sup>+3q<sup>-2</sup>
积分器2的输出以及对于两个不同阶数k，第二积分器的输出和第一积分器的输入之间的比值等于：
Figure BDA0001438815360000242
两个比值几乎相同，这显示了两个数字滤波器变体的等价性。两个滤波器的级联已经显示了这种等价性。显然，不管级联了多少个基本滤波器，都可以获得两个变体之间的等价性。

Claims (27)

1.一种sigma-delta转换器，其包括sigma-delta调制器，所述sigma-delta调制器适用于提供表示将要数字化的模拟输入信号(Vin)的二进制样本系列(BS(k))，完成所述调制器工作周期后对所述二进制样本系列的二进制样本进行传递，转换阶段包括生成数字转换器输出值(Sd)所需的数(OSR)个周期，所述调制器包括接收来源于模拟输入信号(Vin)的内部模拟信号的至少一个模拟滤波器(Ia1,Ia2,Ia3,Ia4)，其中，给定的周期(k)内的模拟信号对所述模拟滤波器的贡献小于前一周期(k-1)内的模拟信号对所述模拟滤波器的贡献，由第一法则(f(k))来决定对不同的周期的贡献，所述第一法则根据转换阶段中的周期的序数(k)来预先确定。
2.根据权利要求1所述的转换器，其中，所述至少一个模拟滤波器(Ia1，Ia2，Ia3，Ia4)是积分器。
3.根据权利要求1所述的转换器，其进一步包括数字滤波器，所述数字滤波器适用于处理从所述调制器输出的二进制样本(BS(k))，所述数字滤波器接收内部数字信号，其中，给定的周期(k)内的数字信号对所述数字滤波器的贡献小于前一周期(k-1)内的数字信号对所述数字滤波器的贡献，由第二法则来决定对不同的周期的贡献，所述第二法则根据周期的序数(k)来预先确定。
4.根据权利要求3所述的转换器，其中，所述模拟滤波器和所述数字滤波器属于相同类型。
5.根据权利要求3所述的转换器，其中，第一法则(f(k))和第二法则完全相同。
6.根据权利要求1所述的转换器，其中，所述sigma-delta调制器包括模拟积分电路(101)、1位模拟-数字转换器(103)和反馈回路，并且其中，调制器内的至少一个模拟信号是所述模拟积分电路(101)内的信号。
7.根据权利要求6所述的转换器，其中，所述模拟积分电路(101)包括数个级联的模拟滤波器(Ia1、Ia2、Ia3、Ia4)。
8.根据权利要求6所述的转换器，其中，所述1位模拟-数字转换器(103)包括比较器(201)，并且其中：
将要数字化的模拟输入信号(Vin)被应用于所述模拟积分电路(101)的输入节点(A1)；
恒定电位(R)被应用于所述比较器(201)的比较阈值电位的应用节点。
9.根据权利要求6所述的转换器，其中，所述1位模拟-数字转换器(103)包括比较器(201)，并且其中：
将要数字化的模拟输入信号(Vin)被应用于所述比较器(201)的比较阈值电位的应用节点；
恒定电位(R)被应用于所述模拟积分电路(101)的输入节点(A1)。
10.根据权利要求1所述的转换器，其中，第一法则(f(k))被应用于所述调制器内的一个或更多个模拟信号，使得在所述调制器中增加或减去的所有模拟信号相对于第一法则(f(k))具有相同尺度，也就是说，对于给定的模拟输入信号(Vin)的幅度等级，所述模拟信号可以在同一幅度等级内变化。
11.根据权利要求3所述的转换器，其中，所述数字滤波器包括至少一个数字积分器(In3)，并且其中，所述数字滤波器内的至少一个数字信号是至少一个数字积分器(In3)的其中一个的输入信号。
12.根据权利要求3所述的转换器，其中，所述数字滤波器包括数个级联的数字积分器(In1、In2、In3、In4)。
13.根据权利要求1所述的转换器，其中，所述第一法则(f(k))是根据周期的序数(k)减小的指数律。
14.根据权利要求1所述的转换器，其中，所述第一法则(f(k))在转换阶段的第一部分期间不变，并且在转换阶段的第二部分期间根据周期的序数(k)指数地减小。
15.根据权利要求14所述的转换器，其中，所述第一法则(f(k))在转换阶段的第三部分期间不变。
16.根据权利要求1所述的转换器，其中，所述模拟输入信号(Vin)由所述调制器的输入处的系数来加权，并且其中，在转换阶段的第一部分期间，所述系数非零，之后是转换阶段的第二部分，在转换阶段的第二部分期间，所述系数为零。
17.根据权利要求1所述的转换器，其中，所述第一法则(f(k))根据转换阶段期间的预定法则来动态地修改。
18.根据权利要求4所述的转换器，其中，利用根据sigma-delta调制器和数字滤波器的周期的数量的相移来应用所述第一法则(f(k))。
19.根据权利要求1所述的转换器，其中，至少两种不同的法则被应用于所述调制器的不同内部模拟信号。
20.根据权利要求1所述的转换器，其中，在所述调制器中，通过在转换阶段改变可变电容(C)来应用第一法则(f(k))。
21.根据权利要求20所述的转换器，其中，所述可变电容(C)包括了并联连接的多个可切换电容(CP1、CP2、……CP5)，所述可切换电容的值分别对应于通过二分法从基础电容值中获取的值，所述可切换电容的值之和等于基础电容的值。
22.根据权利要求1所述的转换器，其在所述滤波器的输入处包括加权装置(C1至C4；CP1至CP7)，所述加权装置用于对模拟滤波器所接收的内部模拟信号应用根据周期的序数k的可变加权系数βk并且，其中，在转换阶段期间，至少两个不同的系数βk-1和βk被分别应用于序数k-1和k的两个连续周期，其中βk-1>βk。
23.根据权利要求22所述的转换器，其中，所述可变加权系数βk随周期的序数k而减小。
24.根据权利要求2所述的转换器，其中，所述至少一个模拟滤波器等价于包括加法器的理论电路，所述加法器位于在周期k接收的模拟信号的值和滤波器的内部信号之间，所述滤波器的内部信号对应于在周期k-1所获取的模拟滤波器的输出信号乘以系数α，并且其中，在转换阶段期间，至少一个严格大于1的系数α的值被应用于至少一个周期。
25.根据权利要求24所述的转换器，其中，所述系数α随周期的序数k而增加。
26.根据权利要求22所述的转换器，其配置为在转换阶段期间，使得下列操作顺序被应用至少一次：
对于N个周期，N大于1，并且N小于生成来自转换器的数字输出值(Sd)所需的周期的数量OSR，在初始周期之后，将递减的可变加权系数βk应用于内部模拟信号，
对于M个随后的周期，M大于等于1，并且M小于数量OSR，使得M+N小于等于OSR，所述模拟滤波器的系数α严格大于1。
27.根据权利要求26所述的转换器，其中，M等于1，并且其中，所述模拟滤波器的系数α取大于等于在周期N应用的加权系数βN的倒数的值，使得所述模拟滤波器的输出信号再次具有对应于初始周期的变化幅度的变化幅度，并且系数α在N+1个周期结束时重置以恢复其在初始周期的值。
CN201680022831.6A 2015-02-20 2016-02-22 高线性度sigma-delta转换器 Active CN107534443B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR1551478A FR3033104B1 (fr) 2015-02-20 2015-02-20 Convertisseur sigma-delta a haute linearite
FR1551478 2015-02-20
FR1558987 2015-09-24
FR1558987 2015-09-24
PCT/EP2016/053687 WO2016131990A1 (fr) 2015-02-20 2016-02-22 Convertisseur sigma-delta a haute linearite

Publications (2)

Publication Number Publication Date
CN107534443A CN107534443A (zh) 2018-01-02
CN107534443B true CN107534443B (zh) 2021-10-08

Family

ID=55404741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680022831.6A Active CN107534443B (zh) 2015-02-20 2016-02-22 高线性度sigma-delta转换器

Country Status (6)

Country Link
US (1) US10116324B2 (zh)
EP (1) EP3259847A1 (zh)
JP (1) JP6910301B2 (zh)
KR (1) KR102499229B1 (zh)
CN (1) CN107534443B (zh)
WO (1) WO2016131990A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890333B1 (ko) * 2017-11-14 2018-08-21 울산과학기술원 시그마 델타 루프를 갖는 서미스터 기반의 온도 센서
US10566993B2 (en) * 2017-12-26 2020-02-18 Asahi Kasei Microdevices Corporation Delta-sigma modulator and delta-sigma converter
US10511323B1 (en) 2018-09-26 2019-12-17 Apple Inc. Loop filter initialization technique
JP7395294B2 (ja) * 2019-09-12 2023-12-11 株式会社東芝 半導体集積回路、ａｄ変換器、デルタシグマ型ａｄ変換器、インクリメンタルデルタシグマ型ａｄ変換器及びスイッチトキャパシタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19725171A1 (de) 1997-06-13 1998-12-17 Bosch Gmbh Robert Schaltungsanordnung zur Wandlung eines analogen Signals in ein digitales Signal
US6452524B1 (en) * 2001-02-08 2002-09-17 Ericsson Inc. Delta sigma converter incorporating a multiplier
JP4004989B2 (ja) * 2003-04-25 2007-11-07 シャープ株式会社 デルタシグマ変調回路
JP4567420B2 (ja) * 2004-11-15 2010-10-20 富士通株式会社 フィルタ回路及びシグマデルタａ／ｄ変換器
CN101069352A (zh) * 2004-11-16 2007-11-07 皇家飞利浦电子股份有限公司 具有抗干扰保护的非浸入性滤波器的连续时间∑△模拟数字转换器
US7053807B1 (en) * 2005-03-03 2006-05-30 Analog Devices, Inc. Apparatus and method for controlling the state variable of an integrator stage in a modulator
JP2009524966A (ja) * 2006-01-25 2009-07-02 エヌエックスピー ビー ヴィ Ｒｃ拡散補償用のコンデンサ及び／または抵抗器のディジタル自己較正手段を有する連続時間シグマ−デルタ・アナログ−ディジタル変換器
US7446686B2 (en) * 2006-09-22 2008-11-04 Cirrus Logic, Inc. Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US7446687B2 (en) * 2006-10-27 2008-11-04 Realtek Semiconductor Corp. Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
US8779956B2 (en) * 2006-12-01 2014-07-15 Intersil Americas Inc. Sigma-delta converter system and method
US7786912B2 (en) * 2006-12-01 2010-08-31 Intersil Americas Inc. Sigma delta converter system and method
KR100925397B1 (ko) * 2007-09-12 2009-11-09 지씨티 세미컨덕터 인코포레이티드 연속 시간 시그마 델타 아날로그-디지털 변환기를 위한효율적인 루프 필터
JPWO2013005267A1 (ja) * 2011-07-01 2015-02-23 パナソニック株式会社 デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置
US8405535B1 (en) 2011-08-08 2013-03-26 Altera Corporation Integrated circuit with configurable analog to digital converter
US8779957B2 (en) * 2012-08-02 2014-07-15 Qualcomm Incorporated Low distortion feed-forward delta-sigma modulator
US8907829B1 (en) * 2013-05-17 2014-12-09 Cirrus Logic, Inc. Systems and methods for sampling in an input network of a delta-sigma modulator
EP2882106A1 (en) * 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
US9787254B2 (en) * 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof

Also Published As

Publication number Publication date
KR102499229B1 (ko) 2023-02-10
EP3259847A1 (fr) 2017-12-27
JP2018509829A (ja) 2018-04-05
KR20170139000A (ko) 2017-12-18
WO2016131990A1 (fr) 2016-08-25
CN107534443A (zh) 2018-01-02
US20180069567A1 (en) 2018-03-08
JP6910301B2 (ja) 2021-07-28
US10116324B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
JP2704060B2 (ja) 過サンプリング変換器
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
CA2562254C (en) A method and system for analog to digital conversion using digital pulse width modulation (pwm)
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
CN107465412B (zh) Δ-σ调制器、模拟-数字转换器和信号转换方法
CN107534443B (zh) 高线性度sigma-delta转换器
GB2430091A (en) Pipeline analogue to digital converter
JPH04225624A (ja) シグマデルタアナログ−デジタル変換器
JP2002076902A (ja) マルチビットデルタシグマａｄ変換器
JP6206738B2 (ja) Ａｄ変換器
CN113315522B (zh) 一种24位低失真Sigma-Delta模数转换器
US20180034471A1 (en) High-linearity sigma-delta converter
Kosonocky et al. Analog-to-digital conversion architectures
EP0190694B1 (en) Oversampling converter
TW200814541A (en) Range compression in oversampling analog-to-digital converters using differential input signals
Christopher et al. A 1-1 MASH using two Noise-Shaping Switched-Capacitor Dual-Slope converters
JP2001156642A (ja) マルチビット−デルタシグマａｄ変換器
Chen et al. An incremental analog-to-digital converter with multi-step extended counting for sensor interfaces
Han et al. Sturdy-MASH delta-sigma modulator with noise-shaped integrating quantizer and dual-DAC DWA
Mohammadi et al. On the design of a 2-2-0 MASH delta-sigma-pipeline modulator
ALSHAREFI et al. HIGH SPEED SIGMA DELTA A/D CONVERTER FOR DIGITAL COMMUNICATION SYSTEMS
Pelgrom Time-Discrete Σ Δ Modulation
Sun Advanced ADC Design Techniques
CN116366067A (zh) 一种模数转换器及其操作方法
CN116112021A (zh) 一种基于改进型双采样技术的Sigma-Delta调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant