CN107481957B - 一种多芯片同步倒装机构及其封装工艺 - Google Patents
一种多芯片同步倒装机构及其封装工艺 Download PDFInfo
- Publication number
- CN107481957B CN107481957B CN201710641236.7A CN201710641236A CN107481957B CN 107481957 B CN107481957 B CN 107481957B CN 201710641236 A CN201710641236 A CN 201710641236A CN 107481957 B CN107481957 B CN 107481957B
- Authority
- CN
- China
- Prior art keywords
- chip
- die bond
- platform
- bond platform
- upside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009434 installation Methods 0.000 title claims abstract description 26
- 238000012536 packaging technology Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims description 103
- 229910045601 alloy Inorganic materials 0.000 claims description 66
- 239000000956 alloy Substances 0.000 claims description 66
- 238000003466 welding Methods 0.000 claims description 43
- 238000004806 packaging method and process Methods 0.000 claims description 28
- 239000004033 plastic Substances 0.000 claims description 24
- 238000005538 encapsulation Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000005476 soldering Methods 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 13
- 238000000465 moulding Methods 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 6
- 239000003153 chemical reaction reagent Substances 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 230000005284 excitation Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000015654 memory Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000003670 easy-to-clean Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明公开了一种多芯片同步倒装机构及其封装工艺，所述固晶平台的工作面设有多个芯片固定部，所述芯片固定部为凹槽或凸台；当倒装多个厚度相同的芯片时，所述固晶平台设置多个深度相同的凹槽或高度相同的凸台；当倒装多个厚度不完全相同的芯片时，所述固晶平台设置多个深度不完全相同的凹槽或高度不完全相同的凸台，补偿各个芯片之间的厚度差。实现多个芯片尤其是多种不同厚度和尺寸的芯片的一次倒装，还可实现系统级封装，即将多种具有不同功能的芯片包括处理器、存储器等芯片放置在同一个固晶平台内以实现系统级芯片组的一次倒装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高倒装效率。
Description
技术领域
本发明涉及集成电路制造工艺领域，尤其涉及一种多芯片同步倒装机构及其封装工艺。
背景技术
凸点芯片倒装焊接就是把凸点面朝下的芯片用焊料和基板互连在一起，形成稳定可靠的机械连接和电气连接。由于凸点芯片倒装焊接的芯片焊盘可采用阵列排布，因而芯片安装密度高，适用于高I/O数的LSI、VLSI芯片使用；另外，倒装焊接采用芯片与基板直接安装的互连方法，具有更优越的高频、低延迟、低串扰的电路特性，更适用于高频、高速的电子产品应用。所以倒装焊接工艺自问世以来，一直在微电子封装中得到高度重视。
现有的凸点芯片倒装焊接工艺是在圆片(Wafer)上芯片植完球后，经过切片，将芯片逐个拿取，翻转，凸点面朝下放置基板，然后进行回流焊完成芯片与基板的机械连接和电气连接。现有工艺中芯片倒装机每次只能完成单个芯片的倒装互连，工作效率降低，同时也增加了生产成本。
发明内容
本发明的目的在于提出一种多芯片同步倒装机构及其封装工艺，实现多个芯片尤其是多种不同厚度和尺寸的芯片的一次倒装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高倒装效率。。
为达此目的，本发明采用以下技术方案：
一种多芯片同步倒装机构，包括固晶平台和基板，所述固晶平台和基板相对设置；
所述固晶平台的工作面设有多个芯片固定部，所述芯片固定部为凹槽或凸台；
当倒装多个厚度相同的芯片时，所述固晶平台设置多个深度相同的凹槽或高度相同的凸台；
当倒装多个厚度不完全相同的芯片时，所述固晶平台设置多个深度不完全相同的凹槽或高度不完全相同的凸台，补偿各个芯片之间的厚度差；
还包括用于固定所述芯片的临时键合胶，所述临时键合胶涂覆于固晶平台的工作面上，所述临时键合胶为在设定条件作用下易固化成型解键合使黏性失效的黏性聚合物；
所述基板设有与所述固晶平台对应的固晶摆放区，所述固晶摆放区设有多个芯片定位区，所述芯片定位区的分布和尺寸与固晶平台的芯片固定部镜像对应；
所述芯片定位区设有多个与芯片的凸点镜像对应的焊接点，所述焊接点设有用于焊接芯片的凸点的焊料。
优选地，当倒装多个不完全相同的芯片时，所述固晶平台设置多个深度不完全相同的凹槽和高度不完全相同的凸台，补偿各个芯片之间的高度差。
优选地，多个所述芯片固定部规则地分布于固晶平台的工作面上，分布最小单元为1unit×2unit的阵列。
优选地，多个所述芯片固定部不规则地分布于固晶平台的工作面上。
优选地，多层所述临时键合胶涂覆于固晶平台的工作面上，所述临时键合胶的厚度为0.01mm～1mm。
优选地，所述设定条件为激光照射、紫外线照射、红外线照射、化学试剂浸泡和热激发中的至少一种。
优选地，一种多芯片封装工艺，使用所述多芯片同步倒装机构对多个厚度相同的芯片进行封装，包括以下步骤：
步骤一，选用具有多个深度相同的凹槽的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，往固晶平台的凹槽一一放置芯片，并且所述芯片为凸点朝上地放置于所述凹槽上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装。
优选地，一种多芯片封装工艺，使用所述多芯片同步倒装机构对多个厚度相同的芯片进行封装，包括以下步骤：
步骤一，选用具有多个高度相同的凸台的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，往固晶平台的凸台一一放置芯片，并且所述芯片为凸点朝上地放置于所述凸台上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装。
优选地，一种多芯片封装工艺，使用所述多芯片同步倒装机构对多个厚度不完全相同的芯片进行封装，包括以下步骤：
步骤一，选用具有多个深度不完全相同的凹槽的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，所述芯片为凸点朝上地放置于所述固晶平台的凹槽上，并且深度越深的凹槽放置越厚的芯片，当固晶平台的所有凹槽均放置有芯片时，固晶平台上的所有芯片的凸点在同一平面上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装。
优选地，一种多芯片封装工艺，使用所述多芯片同步倒装机构对多个厚度不完全相同的芯片进行封装，包括以下步骤：
步骤一，选用具有多个高度不完全相同的凸台的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，所述芯片为凸点朝上地放置于所述固晶平台的凸台上，并且越高的凸台放置越厚的芯片，当固晶平台的所有凸台均放置有芯片时，固晶平台上的所有芯片的凸点在同一平面上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装。
与现有的一次只能倒装单个芯片的倒装机构相比，所述多芯片同步倒装机构实现多个芯片尤其是多种不同厚度和尺寸的芯片的一次倒装，还可实现系统级封装，即将多种具有不同功能的芯片包括处理器、存储器等芯片放置在同一个固晶平台内以实现系统级芯片组的一次倒装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高倒装效率。
附图说明
附图对本发明做进一步说明，但附图中的内容不构成对本发明的任何限制。
图1是本发明其中一个实施例的凹槽型倒装机构剖面示意图；
图2是本发明其中一个实施例的凸台型倒装机构剖面示意图；
图3是本发明其中一个实施例的凹槽-凸台型倒装机构剖面示意图；
图4是本发明其中一个实施例的规则型固晶平台；
图5是本发明其中一个实施例的不规则型固晶平台；
图6是本发明其中一个实施例的规则型固晶摆放区；
图7是本发明其中一个实施例的不规则型固晶摆放区；
图8是本发明其中一个实施例的规则型基板；
图9是本发明其中一个实施例的不规则型基板；
图10是本发明其中一个实施例的同厚度芯片凹槽型倒装示意图；
图11是本发明其中一个实施例的同厚度芯片凸台型倒装示意图。
其中：固晶平台1；基板2；芯片固定部11；凹槽111；凸台112；芯片4；临时键合胶3；固晶摆放区21；芯片定位区211；凸点41；焊接点212；焊料5。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例一
本实施例的多芯片同步倒装机构，如图1所示，包括固晶平台1和基板2，所述固晶平台1和基板2相对设置；
如图4所示，所述固晶平台1的工作面设有多个芯片固定部11，所述芯片固定部11为凹槽111或凸台112；
如图1所示，当倒装多个厚度相同的芯片4时，所述固晶平台1设置多个深度相同的凹槽111或高度相同的凸台112；
如图2所示，当倒装多个厚度不完全相同的芯片4时，所述固晶平台1设置多个深度不完全相同的凹槽111或高度不完全相同的凸台112，补偿各个芯片4之间的厚度差；
如图1至图3所示，还包括用于固定所述芯片4的临时键合胶3，所述临时键合胶3涂覆于固晶平台1的工作面上，所述临时键合胶3为在设定条件作用下易固化成型解键合使黏性失效的黏性聚合物；
如图8、图9所示，所述基板2设有与所述固晶平台1对应的固晶摆放区21，所述固晶摆放区21设有多个芯片定位区211，所述芯片定位区211的分布和尺寸与固晶平台1的芯片固定部11镜像对应；
如图6、图7所示，所述芯片定位区211设有多个与芯片4的凸点41镜像对应的焊接点212，所述焊接点212设有用于焊接芯片4的凸点41的焊料5。
所述多芯片同步倒装机构设置具有多个芯片固定部11的固晶平台1，从而实现芯片4的批量倒装，所述芯片固定部11用于放置芯片4，所述芯片固定部11为凹槽111或凸台112。所述临时键合胶3用于将芯片4粘接于固晶平台1的芯片固定部11上，从而倒装时倒置固晶平台1即可将在固晶平台1的所有芯片4倒置以使芯片4的凸点41朝下；而且临时键合胶3可在设定条件下失去黏性，从而在倒装后实现固晶平台1和芯片4的快速分离，临时键合胶3易于清理，便于固晶平台1的重复利用。所述基板2设置多个固晶摆放区21，并且每个固晶摆放区21设有多个芯片定位区211，所述芯片定位区211的布置和固晶平台1的芯片固定部11布置镜像对应；根据待倒装的芯片4的凸点分布，芯片定位区211设置与凸点分布镜像对应的多个焊接点212，从而既可在倒装前先将焊料5放置于焊接点212上，又可在倒装时辅助操作人员将固晶平台1的芯片4的凸点41一一对准各个芯片定位区211的焊接点212，实现精准定位，以便于焊接，芯片固定部11和芯片定位区211相互配合，避免因固晶平台1的芯片4偏移或错位导致的芯片4和基板2无法实现有效的电气连接，影响封装质量。
固晶平台1可根据待倒装芯片4的厚度大小和尺寸大小，定制不同类型的凹槽111或凸台112，以适应不同的生产需求。当倒装多个厚度相同的芯片4时，所述固晶平台1设置多个深度相同的凹槽111或高度相同的凸台112，从而保证固晶平台1上的所有芯片4的凸点41均在同一平面，以便于将芯片4倒装在基板2上。当倒装多个厚度不完全相同的芯片4时，所述固晶平台1设置多个深度不完全相同的凹槽111或高度不完全相同的凸台112，补偿各个芯片4之间的厚度差，从而保证固晶平台1上的所有芯片4的凸点41均在同一平面，以便于将芯片4倒装在基板2上。与现有的一次只能倒装单个芯片4的倒装机构相比，所述多芯片同步倒装机构实现多个芯片4尤其是多种不同厚度和尺寸的芯片4的一次倒装，还可实现系统级封装，即将多种具有不同功能的芯片4包括处理器、存储器等芯片4放置在同一个固晶平台1内以实现系统级芯片组的一次倒装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高倒装效率。
优选地，如图3所示，当倒装多个不完全相同的芯片时，所述固晶平台1设置多个深度不完全相同的凹槽111和高度不完全相同的凸台112，补偿各个芯片4之间的高度差。当要求一次倒装的多种芯片4厚度相差较大时，所述固晶平台1设置多个深度不完全相同的凹槽111和高度不完全相同的凸台112，从而厚度较大的芯片4固定于对应的凹槽111内，厚度较小的芯片4固定于对应的凸台112上，补偿各个芯片4之间的高度差，保证固晶平台1上的所有芯片4的凸点41均在同一平面，以便于将芯片4倒装在基板2上。
优选地，如图4所示，多个所述芯片固定部11规则地分布于固晶平台1的工作面上，分布最小单元为1unit×2unit的阵列。从而提高固晶平台1的空间利用率，提高一次倒装的芯片数量，尤其适用于单种芯片4的批量倒装。
优选地，如图5所示，多个所述芯片固定部11不规则地分布于固晶平台1的工作面上。对于多种芯片4的一次倒装，由于芯片4的尺寸和形状不完全相同，可根据待一次倒装的芯片4种类和数量，以提高固晶平台1的空间利用率为目标，使多个所述芯片固定部11不规则地分布于固晶平台1的工作面上，以减少芯片固定部11之间的空隙，继而提高多种芯片4的集成度。
优选地，多层所述临时键合胶3涂覆于固晶平台1的工作面上，所述临时键合胶3的厚度为0.01mm～1mm。涂覆多层所述临时键合胶3以提高芯片4和固晶平台1之间的粘接可靠性，防止倒置时芯片4和固晶平台1分离。所述临时键合胶3的厚度为0.01mm～1mm，临时键合胶3的厚度太小则无法牢固粘接芯片4，临时键合胶3的厚度太大则难于分离。
优选地，所述设定条件为激光照射、紫外线照射、红外线照射、化学试剂浸泡和热激发中的至少一种。通过激光照射、紫外线照射、红外线照射、化学试剂浸泡或热激发所述临时键合胶3一定时间，所述临时键合胶3固化成型解键合使黏性失效，从而实现芯片4和固晶平台1的分离。
优选地，如图10所示，一种多芯片封装工艺，使用所述多芯片同步倒装机构对多个厚度相同的芯片4进行封装，包括以下步骤：
步骤一，选用具有多个深度相同的凹槽111的固晶平台1，并在所述固晶平台1的工作面涂覆临时键合胶3；
步骤二，往固晶平台1的凹槽111一一放置芯片4，并且所述芯片4为凸点41朝上地放置于所述凹槽111上；
步骤三，对步骤二排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板2的固晶摆放区21的各个焊接点212放置焊料5，然后将所述固晶平台1倒置并移动至所述固晶摆放区21上，使芯片4的凸点41朝下，并且调整固晶平台1的位置直至所有芯片4的凸点41和所有芯片定位区211的焊接点212一一对准；
步骤五，所述芯片4和基板2通过回流焊方式进行焊接，实现芯片4和基板2的机械连接和电气连接；
步骤六，将所述固晶平台1置于所述设定条件下直至临时键合胶3失去黏性，然后所述固晶平台1和芯片4分离，实现芯片4的倒装；
步骤七，重复步骤一至六，直至所述基板2的所有固晶摆放区21均完成所述芯片4的倒装；
步骤八，对完成步骤七后的所述基板2上的所有芯片4进行塑封和切片，实现芯片4的封装。
对于多个厚度相同的芯片4的一次倒装，选用具有多个深度相同的凹槽111的固晶平台1，以确保固晶平台1上的所有芯片4的凸点41均在同一平面，以便于将芯片4倒装在基板2上。所述步骤三对排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，从而确保倒装时芯片4没有发生偏移或错位和确保所有芯片4的凸点41均在同一平面，提高倒装精度。所述步骤四先将焊料5放置于各个芯片定位区211的焊接点212上，便于焊接，然后放置倒置的固晶平台1于固晶摆放区21上，芯片固定部11和芯片定位区211相互配合，既提高倒装效率，又实现精准定位。焊接完，通过激光照射、紫外线照射或红外线照射所述临时键合胶3一定时间，所述临时键合胶3固化成型解键合使黏性失效，从而实现芯片4和固晶平台1的快速分离，实现一个固晶平台1的芯片倒装。所述多芯片封装工艺可在所有固晶平台1均完成芯片倒装后，再对各个固晶摆放区21的芯片4进行塑封和切片，实现芯片4的封装；也可在所有固晶平台1放置好在基板2上后，对所述固晶平台1进行统一回流焊、分离、塑封和切片，从而实现单种厚度的芯片4(可为尺寸不同的芯片4)的一次倒装和批量封装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高封装效率。
优选地，一种多芯片封装工艺，如图11所示，使用所述多芯片同步倒装机构对多个厚度相同的芯片4进行封装，包括以下步骤：
步骤一，选用具有多个高度相同的凸台112的固晶平台1，并在所述固晶平台1的工作面涂覆临时键合胶3；
步骤二，往固晶平台1的凸台112一一放置芯片4，并且所述芯片4为凸点41朝上地放置于所述凸台112上；
步骤三，对步骤二排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板2的固晶摆放区21的各个焊接点212放置焊料5，然后将所述固晶平台1倒置并移动至所述固晶摆放区21上，使芯片4的凸点41朝下，并且调整固晶平台1的位置直至所有芯片4的凸点41和所有芯片定位区211的焊接点212一一对准；
步骤五，所述芯片4和基板2通过回流焊方式进行焊接，实现芯片4和基板2的机械连接和电气连接；
步骤六，将所述固晶平台1置于所述设定条件下直至临时键合胶3失去黏性，然后所述固晶平台1和芯片4分离，实现芯片4的倒装；
步骤七，重复步骤一至六，直至所述基板2的所有固晶摆放区21均完成所述芯片4的倒装；
步骤八，对完成步骤七后的所述基板2上的所有芯片4进行塑封和切片，实现芯片4的封装。
对于多个厚度相同的芯片4的一次倒装，选用具有多个高度相同的凸台112的固晶平台1，以确保固晶平台1上的所有芯片4的凸点41均在同一平面，以便于将芯片4倒装在基板2上。所述步骤三对排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，从而确保倒装时芯片4没有发生偏移或错位和确保所有芯片4的凸点41均在同一平面，提高倒装精度。所述步骤四先将焊料5放置于各个芯片定位区211的焊接点212上，便于焊接，然后放置倒置的固晶平台1于固晶摆放区21上，芯片固定部11和芯片定位区211相互配合，既提高倒装效率，又实现精准定位。焊接完，通过激光照射、紫外线照射或红外线照射所述临时键合胶3一定时间，所述临时键合胶3固化成型解键合使黏性失效，从而实现芯片4和固晶平台1的快速分离，实现一个固晶平台1的芯片倒装。所述多芯片封装工艺可在所有固晶平台1均完成芯片倒装后，再对各个固晶摆放区21的芯片4进行塑封和切片，实现芯片4的封装；也可在所有固晶平台1放置好在基板2上后，对所述固晶平台1进行统一回流焊、分离、塑封和切片，从而实现单种厚度的芯片4(可为尺寸不同的芯片4)的一次倒装和批量封装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高封装效率。
优选地，一种多芯片封装工艺，如图1所示，使用所述多芯片同步倒装机构对多个厚度不完全相同的芯片4进行封装，包括以下步骤：
步骤一，选用具有多个深度不完全相同的凹槽111的固晶平台1，并在所述固晶平台1的工作面涂覆临时键合胶3；
步骤二，所述芯片4为凸点41朝上地放置于所述固晶平台1的凹槽111上，并且深度越深的凹槽111放置越厚的芯片4，当固晶平台1的所有凹槽111均放置有芯片4时，固晶平台1上的所有芯片4的凸点41在同一平面上；
步骤三，对步骤二排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板2的固晶摆放区21的各个焊接点212放置焊料5，然后将所述固晶平台1倒置并移动至所述固晶摆放区21上，使芯片4的凸点41朝下，并且调整固晶平台1的位置直至所有芯片4的凸点41和所有芯片定位区211的焊接点212一一对准；
步骤五，所述芯片4和基板2通过回流焊方式进行焊接，实现芯片4和基板2的机械连接和电气连接；
步骤六，将所述固晶平台1置于所述设定条件下直至临时键合胶3失去黏性，然后所述固晶平台1和芯片4分离，实现芯片4的倒装；
步骤七，重复步骤一至六，直至所述基板2的所有固晶摆放区21均完成所述芯片4的倒装；
步骤八，对完成步骤七后的所述基板2上的所有芯片4进行塑封和切片，实现芯片4的封装。
对于多个厚度不完全相同的芯片4的一次倒装，尤其是系统级芯片组的一次倒装，选用具有多个深度不完全相同的凹槽111的固晶平台1，补偿各个芯片4之间的厚度差，以确保固晶平台1上的所有芯片4的凸点41均在同一平面，以便于将芯片4倒装在基板2上。所述步骤三对排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，从而确保倒装时芯片4没有发生偏移或错位和确保所有芯片4的凸点41均在同一平面，提高倒装精度。所述步骤四先将焊料5放置于各个芯片定位区211的焊接点212上，便于焊接，然后放置倒置的固晶平台1于固晶摆放区21上，芯片固定部11和芯片定位区211相互配合，既提高倒装效率，又实现精准定位。焊接完，通过激光照射、紫外线照射或红外线照射所述临时键合胶3一定时间，所述临时键合胶3固化成型解键合使黏性失效，从而实现芯片4和固晶平台1的快速分离，实现一个固晶平台1的芯片倒装。所述多芯片封装工艺可在所有固晶平台1均完成芯片倒装后，再对各个固晶摆放区21的芯片4进行塑封和切片，实现芯片4的封装；也可在所有固晶平台1放置好在基板2上后，对所述固晶平台1进行统一回流焊、分离、塑封和切片，从而实现多个厚度不完全相同的芯片4尤其是系统级芯片组的一次倒装和批量封装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高封装效率。
优选地，一种多芯片封装工艺，如图2所示，使用所述多芯片同步倒装机构对多个厚度不完全相同的芯片4进行封装，包括以下步骤：
步骤一，选用具有多个高度不完全相同的凸台112的固晶平台1，并在所述固晶平台1的工作面涂覆临时键合胶3；
步骤二，所述芯片4为凸点41朝上地放置于所述固晶平台1的凸台112上，并且越高的凸台112放置越厚的芯片4，当固晶平台1的所有凸台112均放置有芯片4时，固晶平台1上的所有芯片4的凸点41在同一平面上；
步骤三，对步骤二排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板2的固晶摆放区21的各个焊接点212放置焊料5，然后将所述固晶平台1倒置并移动至所述固晶摆放区21上，使芯片4的凸点41朝下，并且调整固晶平台1的位置直至所有芯片4的凸点41和所有芯片定位区211的焊接点212一一对准；
步骤五，所述芯片4和基板2通过回流焊方式进行焊接，实现芯片4和基板2的机械连接和电气连接；
步骤六，将所述固晶平台1置于所述设定条件下直至临时键合胶3失去黏性，然后所述固晶平台1和芯片4分离，实现芯片4的倒装；
步骤七，重复步骤一至六，直至所述基板2的所有固晶摆放区21均完成所述芯片4的倒装；
步骤八，对完成步骤七后的所述基板2上的所有芯片4进行塑封和切片，实现芯片4的封装。
对于多个厚度不完全相同的芯片4的一次倒装，尤其是系统级芯片组的一次倒装，选用具有多个高度不完全相同的凸台112的固晶平台1，补偿各个芯片4之间的厚度差，以确保固晶平台1上的所有芯片4的凸点41均在同一平面，以便于将芯片4倒装在基板2上。所述步骤三对排列好的芯片4进行芯片4间的相对位置均匀度和凸点高度均匀度检测，从而确保倒装时芯片4没有发生偏移或错位和确保所有芯片4的凸点41均在同一平面，提高倒装精度。所述步骤四先将焊料5放置于各个芯片定位区211的焊接点212上，便于焊接，然后放置倒置的固晶平台1于固晶摆放区21上，芯片固定部11和芯片定位区211相互配合，既提高倒装效率，又实现精准定位。焊接完，通过激光照射、紫外线照射或红外线照射所述临时键合胶3一定时间，所述临时键合胶3固化成型解键合使黏性失效，从而实现芯片4和固晶平台1的快速分离，实现一个固晶平台1的芯片倒装。所述多芯片封装工艺可在所有固晶平台1均完成芯片倒装后，再对各个固晶摆放区21的芯片4进行塑封和切片，实现芯片4的封装；也可在所有固晶平台1放置好在基板2上后，对所述固晶平台1进行统一回流焊、分离、塑封和切片，从而实现多个厚度不完全相同的芯片4尤其是系统级芯片组的一次倒装和批量封装，在保证倒装质量的前提下，大大地降低倒装产成本和倒装难度，以及大大地提高封装效率。
优选地，设置不同种类的固晶平台1，和对应地在所述基板2设置不同种类的固晶摆放区21，从而可同步完成单种厚度芯片4的一次倒装和多种厚度芯片4的一次倒装，适应不同的生产需要。
实施例二
本实施例的多芯片同步封装工艺，如图10所示，包括以下步骤：
(1)在固晶平台1表面涂覆一层临时键合胶3，临时键合胶3的厚度为0.025mm；
(2)逐个取厚度相同的芯片4放在固晶平台1上：
把凸点41朝上的芯片4摆放在涂有一层临时键合胶3的固晶平台1的凹槽111内，固晶平台1为正方形铝板，长×宽为4mm×4mm，厚度为0.2mm，凹槽111阵列为3unit×3unit，凹槽111深度相同，凹槽111间距为基板2上芯片4摆放间距；
(3)检测芯片4间相对位置和高度均匀性：
利用激光检测仪器对步骤(2)排列摆放好的芯片4进行芯片4间的相对位置和凸点41高度均匀性检测，使所有芯片4的凸点41的高度差在误差允许范围内，对不符合要求的芯片4进行重新的排列；
(4)放置阵列芯片4：
将步骤(3)中所有芯片4相对位置精度和凸点41高度均匀性达到要求的固晶平台1倒置，芯片4的凸点41朝下，对准放置在预定的基板2内；
(5)倒装芯片回流焊：
对步骤(4)中的芯片4进行回流焊，使芯片4与基板2实现机械连接和电气连接；
(6)分离固晶平台1与芯片4：
对固晶平台1进行激光照射，使固晶平台1上的临时键合胶3失去粘性与芯片4脱离；
重复上述步骤(1)至(6)将整块基板2按预定排列方式完成倒装；
对基板2上芯片4进行塑封、切片，实现芯片4的封装。
实施例三
本实施例的多芯片同步封装工艺，如图2所示，包括以下步骤：
(1)在固晶平台1表面涂覆一层临时键合胶3，临时键合胶3的厚度为0.025mm；
(2)逐个取厚度不同的芯片4放在固晶平台1上：
把凸点41朝上的芯片4摆放在涂有一层临时键合胶3的固晶平台1的凸台112内，固晶平台1为矩形玻璃板，长×宽为6mm×5mm，厚度为0.25mm，凸台112阵列为5unit×4unit，凸台112的高度根据芯片41的厚度决定，使所有芯片4的凸点41底端位于同一平面内，凸台112间距为基板2上芯片41摆放间距；
(3)检测芯片4间相对位置和高度均匀性：
利用激光检测仪器对步骤(2)排列摆放好的芯片4进行芯片4间的相对位置和凸点41高度均匀性检测，使所有芯片4的凸点41的高度差在误差允许范围内，对不符合要求的芯片4进行重新的排列；
(4)放置阵列芯片4：
将步骤(3)中所有芯片4相对位置精度和凸点41高度均匀性达到要求的固晶平台1倒置，芯片4的凸点41朝下，对准放置在预定的基板2内；
(5)倒装芯片回流焊：
对步骤(4)中的芯片4进行回流焊，使芯片4与基板2实现机械连接和电气连接；
(6)分离固晶平台1与芯片4：
对固晶平台1进行激光照射，使固晶平台1上的临时键合胶3失去粘性与芯片4脱离；
重复上述步骤(1)至(6)将整块基板2按预定排列方式完成倒装；
对基板2上芯片4进行塑封、切片，实现芯片4的封装。
实施例四
本实施例的多芯片同步封装工艺，如图1所示，包括以下步骤：
(1)在固晶平台1表面涂覆一层临时键合胶3，临时键合胶3的厚度为0.025mm；
(2)逐个取厚度不同的芯片4放在固晶平台1上：
把凸点41朝上的芯片4摆放在涂有一层临时键合胶3的固晶平台1的凹槽111内，固晶平台1为矩形塑料板，长×宽为10mm×8mm，厚度为0.3mm，凹槽111不规则分布，凹槽111的深度根据芯片41的厚度决定，使所有芯片4的凸点41底端位于同一平面内，凹槽111间距为基板2上芯片41摆放间距；
(3)检测芯片4间相对位置和高度均匀性：
利用激光检测仪器对步骤(2)排列摆放好的芯片4进行芯片4间的相对位置和凸点41高度均匀性检测，使所有芯片4的凸点41的高度差在误差允许范围内，对不符合要求的芯片4进行重新的排列；
(4)放置阵列芯片4：
将步骤(3)中所有芯片4相对位置精度和凸点41高度均匀性达到要求的固晶平台1倒置，芯片4的凸点41朝下，对准放置在预定的基板2内；
(5)倒装芯片回流焊：
对步骤(4)中的芯片4进行回流焊，使芯片4与基板2实现机械连接和电气连接；
(6)分离固晶平台1与芯片4：
对固晶平台1进行激光照射，使固晶平台1上的临时键合胶3失去粘性与芯片4脱离；
重复上述步骤(1)至(6)将整块基板2按预定排列方式完成倒装；
对基板2上芯片4进行塑封、切片，实现芯片4的封装。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。
Claims (4)
1.一种多芯片封装工艺，其特征在于，包括以下步骤：
步骤一，选用具有多个深度不完全相同的凹槽的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，所述芯片为凸点朝上地放置于所述固晶平台的凹槽上，并且深度越深的凹槽放置越厚的芯片，当固晶平台的所有凹槽均放置有芯片时，固晶平台上的所有芯片的凸点在同一平面上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装；
所述步骤一到步骤八为使用多芯片同步倒装机构对多个厚度不完全相同的芯片进行封装，所述多芯片同步倒装机构包括固晶平台和基板，所述固晶平台和基板相对设置，所述固晶平台的工作面设有多个芯片固定部，所述芯片固定部为凹槽或凸台；当倒装多个厚度相同的芯片时，所述固晶平台设置多个深度相同的凹槽或高度相同的凸台；
在所述步骤一中，当倒装多个厚度不完全相同的芯片时，所述固晶平台设置多个深度不完全相同的凹槽或高度不完全相同的凸台，补偿各个芯片之间的厚度差；
在所述步骤一中，还包括用于固定所述芯片的临时键合胶，所述临时键合胶涂覆于固晶平台的工作面上，所述临时键合胶为在设定条件作用下易固化成型解键合使黏性失效的黏性聚合物；
在所述步骤四中，所述基板设有与所述固晶平台对应的固晶摆放区，所述固晶摆放区设有多个芯片定位区，所述芯片定位区的分布和尺寸与固晶平台的芯片固定部镜像对应；所述芯片定位区设有多个与芯片的凸点镜像对应的焊接点，所述焊接点设有用于焊接芯片的凸点的焊料；
当倒装多个不完全相同的芯片时，所述固晶平台设置多个深度不完全相同的凹槽和高度不完全相同的凸台，补偿各个芯片之间的高度差；
在所述步骤二中，多个所述芯片固定部规则地分布于固晶平台的工作面上，分布最小单元为1unit×2unit的阵列；多个所述芯片固定部不规则地分布于固晶平台的工作面上；在所述步骤一中，多层所述临时键合胶涂覆于固晶平台的工作面上，所述临时键合胶的厚度为0.01mm～1mm；
在所述步骤六中，所述设定条件为激光照射、紫外线照射、红外线照射、化学试剂浸泡和热激发中的至少一种。
2.一种多芯片封装工艺，其特征在于，包括以下步骤：
步骤一，选用具有多个深度相同的凹槽的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，往固晶平台的凹槽一一放置芯片，并且所述芯片为凸点朝上地放置于所述凹槽上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装。
3.一种多芯片封装工艺，其特征在于，包括以下步骤：
步骤一，选用具有多个高度相同的凸台的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，往固晶平台的凸台一一放置芯片，并且所述芯片为凸点朝上地放置于所述凸台上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装。
4.一种多芯片封装工艺，其特征在于，包括以下步骤：
步骤一，选用具有多个高度不完全相同的凸台的固晶平台，并在所述固晶平台的工作面涂覆临时键合胶；
步骤二，所述芯片为凸点朝上地放置于所述固晶平台的凸台上，并且越高的凸台放置越厚的芯片，当固晶平台的所有凸台均放置有芯片时，固晶平台上的所有芯片的凸点在同一平面上；
步骤三，对步骤二排列好的芯片进行芯片间的相对位置均匀度和凸点高度均匀度检测，若检测结果为相对位置均匀度和凸点高度均匀度检测在设定范围内，则执行下一步骤；反之，则对芯片进行重新排列；
步骤四，在基板的固晶摆放区的各个焊接点放置焊料，然后将所述固晶平台倒置并移动至所述固晶摆放区上，使芯片的凸点朝下，并且调整固晶平台的位置直至所有芯片的凸点和所有芯片定位区的焊接点一一对准；
步骤五，所述芯片和基板通过回流焊方式进行焊接，实现芯片和基板的机械连接和电气连接；
步骤六，将所述固晶平台置于所述设定条件下直至临时键合胶失去黏性，然后所述固晶平台和芯片分离，实现芯片的倒装；
步骤七，重复步骤一至六，直至所述基板的所有固晶摆放区均完成所述芯片的倒装；
步骤八，对完成步骤七后的所述基板上的所有芯片进行塑封和切片，实现芯片的封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710641236.7A CN107481957B (zh) | 2017-07-31 | 2017-07-31 | 一种多芯片同步倒装机构及其封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710641236.7A CN107481957B (zh) | 2017-07-31 | 2017-07-31 | 一种多芯片同步倒装机构及其封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481957A CN107481957A (zh) | 2017-12-15 |
| CN107481957B true CN107481957B (zh) | 2018-06-05 |
Family
ID=60597386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710641236.7A Active CN107481957B (zh) | 2017-07-31 | 2017-07-31 | 一种多芯片同步倒装机构及其封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481957B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280428A (zh) * | 2011-07-15 | 2011-12-14 | 三星半导体(中国)研究开发有限公司 | 封装件及其制造方法 |
| CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202871757U (zh) * | 2012-08-27 | 2013-04-10 | 无锡世成晶电柔性线路板有限公司 | 半导体封装改善装置 |
| CN102915985B (zh) * | 2012-10-09 | 2015-06-03 | 天津大学 | 一种功率电子器件双面粘接结构及制备方法 |
| CN103208471B (zh) * | 2013-04-23 | 2015-12-23 | 山东华芯半导体有限公司 | 多芯片封装体 |
| CN104441487A (zh) * | 2014-12-17 | 2015-03-25 | 大连泰一精密模具有限公司 | 一种球栅格阵列形式高精密半导体封装模具 |
| CN105762084B (zh) * | 2016-04-29 | 2020-11-13 | 通富微电子股份有限公司 | 倒装芯片的封装方法及封装装置 |
-
2017
- 2017-07-31 CN CN201710641236.7A patent/CN107481957B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280428A (zh) * | 2011-07-15 | 2011-12-14 | 三星半导体(中国)研究开发有限公司 | 封装件及其制造方法 |
| CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107481957A (zh) | 2017-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8152048B2 (en) | Method and structure for adapting solder column to warped substrate | |
| US8779599B2 (en) | Packages including active dies and dummy dies and methods for forming the same | |
| CN111584478B (zh) | 一种叠层芯片封装结构和叠层芯片封装方法 | |
| US20020137255A1 (en) | One-step semiconductor stack packaging method | |
| CN105006512B (zh) | 一种led封装结构及制造方法 | |
| CN104752380B (zh) | 半导体装置 | |
| JP2017045993A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| JPH09172038A (ja) | 半導体素子の基板上接着連結構造 | |
| CN101752268B (zh) | 集成电路的制造方法 | |
| CN106469712A (zh) | 电子封装结构及其制法 | |
| CN106409771B (zh) | 半导体芯片的封装方法以及封装结构 | |
| US20090051047A1 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP2021034606A (ja) | 半導体装置およびその製造方法 | |
| CN101950745A (zh) | 半导体封装结构及其制造方法 | |
| CN106449560A (zh) | 芯片封装结构 | |
| CN107481957B (zh) | 一种多芯片同步倒装机构及其封装工艺 | |
| CN112382618B (zh) | 一种封装结构及封装方法 | |
| CN103915423A (zh) | 一种芯片三维堆叠封装结构及封装方法 | |
| CN101211792A (zh) | 半导体封装件及其制法与堆叠结构 | |
| KR101649429B1 (ko) | 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들 | |
| CN108242431A (zh) | 一种封装基板和芯片封装体 | |
| KR20150124264A (ko) | 적층형 반도체 패키지의 제조방법 | |
| CN108538790A (zh) | 基板结构及其制法与电子封装件 | |
| CN100437955C (zh) | 凸块及胶料层制造方法 | |
| KR101440340B1 (ko) | 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240222 Address after: Room A107, Research Building A, Neifo High tech Think Tank Center, Nanhai Software Technology Park, Shishan Town, Nanhai District, Foshan City, Guangdong Province, 528000 Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd. Country or region after: China Address before: 510009 No. 729, Dongfeng East Road, Yuexiu District, Guangzhou, Guangdong Patentee before: GUANGDONG University OF TECHNOLOGY Country or region before: China |