CN107464753A - 一种用于二极管芯片制程中n+扩散的方法 - Google Patents
一种用于二极管芯片制程中n+扩散的方法 Download PDFInfo
- Publication number
- CN107464753A CN107464753A CN201710519884.5A CN201710519884A CN107464753A CN 107464753 A CN107464753 A CN 107464753A CN 201710519884 A CN201710519884 A CN 201710519884A CN 107464753 A CN107464753 A CN 107464753A
- Authority
- CN
- China
- Prior art keywords
- single crystal
- type silicon
- silicon single
- chip
- crystal flake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 106
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 105
- 239000010703 silicon Substances 0.000 claims abstract description 105
- 239000013078 crystal Substances 0.000 claims abstract description 66
- 238000009792 diffusion process Methods 0.000 claims abstract description 38
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 239000002994 raw material Substances 0.000 claims abstract description 15
- 239000011265 semifinished product Substances 0.000 claims abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 239000011574 phosphorus Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 239000004570 mortar (masonry) Substances 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 238000007711 solidification Methods 0.000 claims description 5
- 230000008023 solidification Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000000047 product Substances 0.000 description 4
- 238000004062 sedimentation Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明涉及一种用于二极管芯片制程中N+扩散的方法，包扩原料N型硅单晶片（1），预沉积后高浓度N+层（2），推结后高浓度N+扩散层（3），粘片工装（4），由N型硅单晶片粘片后形成的硅片棒（5），一次成型N型单晶片（6），二次成型N型硅单晶片（7），二次成型N型硅单晶片（7）可作为半成品直接用于二极管芯片的接下来的其它制程，本发明的优点是免去了二极管芯片制程中去除单面无效N+层的全部过程，同时获得设有高浓度N+扩散层（3）的二次成型N型硅单晶片（7），大幅提升N型硅单晶片（1）在二极管芯片制程中的利用率，并且获得高浓度N+层，保证N型硅单晶片（7）的串联电阻，既保持了二极管衬底层质量，又大幅降低生产成本。
Description
技术领域
本发明涉及一种用于二极管芯片制程中N+扩散的方法，应用于半导体芯片制造及晶圆加工领域，特别应用于二极管芯片制程。
背景技术
目前所用的二极管芯片制程中N+扩散的方法多数采用N型硅单晶片，磷预扩散扩入高浓度N+杂质，磷再扩散将高浓度N+杂质推深，然后通过磨片或腐蚀去除单面无效N+层，获得带高浓度N+扩散层的N形硅片1片，这种方法只利用到硅单晶片一面的N+层，硅片利用率低下。还有一种方法是选用N型硅单晶片，装片，按硅片→硅片→磷纸源→硅片→硅片→磷纸源的顺序叠放在硅舟中，将舟推入扩散炉进行背面N+扩散，将正面喷砂去除一层正面多余的薄层N+层，最终获得带较低浓度N+扩散层的N形硅片，获得的N+层浓度较低，N型硅单晶片串联电阻较大。
发明内容
为解决以上技术的不足，本发明提供一种用于二极管芯片制程中N+扩散的方法，其制作方法包括以下步骤：
a)选取N型单晶片（1）做原材料，片厚为460-700μm ，电阻率为50-95Ω·cm。
b)磷预沉积：通过SPM清洗后，将N型单晶片1装片并推进预沉积扩散炉，进行预沉积，温度为1180±10℃，时间为2±0.5小时，通过磷预扩在N型单晶片1的正、背面扩散入一层高浓度N+层2。
c)推结：将N型硅单晶片1装片并推进推结扩散炉，进行推结，温度为1275±10℃，时间为19±2小时，通过推结将已扩散入N型硅单晶片1的正、背面的N+杂质通过高温进一步扩散， N+扩散层3单面扩散结深为120-250μm，同时，保留原始单晶层其厚度为150-240μm。
d)粘片成棒：将N型硅单晶片1表面涂上适量的液态源并逐片叠放装入如图4所示的工装中，粘片工装4中可装入200-400片N型硅单晶片1，将硅片压实，待蜡固化后粘接成硅片棒5，待多线切割。
e)多线切割：将硅片棒粘接在玻璃板上，依据硅片片厚计算并设定好多线线距，调整好砂浆黏度等，开启硅片多线切割设备将硅片工艺将原料N型硅单晶片1沿截面长轴中心线位置一切为二，同时获得2片直径相同并一侧设有推结后高浓度N+扩散层3的一次成型N型硅单晶片6。
f)磨抛：将一次成型N型硅单晶片6的原始N型面进行磨片、抛光或者酸腐蚀处理，去除量为10-30微米，形成二次成型N型硅单晶片7，二次成型N型硅单晶片7可作为半成品直接用于二极管芯片的接下来的其它制程。
有益效果：通过本方法免去了二极管芯片制程中去除单面无效N+层的全部过程，同时，获得设有高浓度N+扩散层3的二次成型N型硅单晶片7，大幅提升N型硅单晶片1在二极管芯片制程中的利用率，并且，获得高浓度N+层，保证了N型硅单晶片7的串联电阻，既保持二极管衬底层质量，又大幅降低生产成本。
附图说明
图1为本发明所述的原料N型单晶片截面示意图。
图2为本发明所述的预沉积后的截面示意图。
图3为本发明所述的推结后的截面示意图。
图4为本发明所述的粘片工装的结构示意图。
图5为本发明所述的硅片棒截面示意图。
图6为本发明所述的一次成型N型硅单晶片截面示意图
图7为本发明所述的二次成型N型硅单晶片截面示意图
图中，1. 原料N型单晶片，2. N+层，3. N+扩散层，4. 粘片工装，5. 硅片棒，6.一次成型N型单晶片，7.二次成型N型硅单晶片。
具体实施例
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
实施例1，一种用于二极管芯片制程中N+扩散的方法，其制作方法包括以下步骤：
a)选取N型单晶片1做原材料，片厚为：460μm ，电阻率为：50Ω·cm。
b)磷预沉积：通过SPM清洗后，将原料N型单晶片1装片并推进预沉积扩散炉，进行预沉积，温度为1170℃，时间为1.5小时，通过磷预扩在原料N型单晶片1的正、背面扩散入一层高浓度N+层2。
c)推结：将N型硅单晶片1装片并推进推结扩散炉，进行推结，温度为1265℃，时间为17小时，通过推结将已扩散入N型硅单晶片1的正、背面的N+杂质通过高温进一步扩散， N+扩散层3单面扩散结深为120μm，同时，保留原始单晶层其厚度为150μm。
d)粘片成棒：将N型硅单晶片1表面涂上适量的液态源并逐片叠放装入如图4所示的工装中，粘片工装4中可装入200片N型硅单晶片1，将硅片压实，待蜡固化后粘接成硅片棒5，待多线切割。
e)多线切割：将硅片棒粘接在玻璃板上，依据硅片片厚计算并设定好多线线距，调整好砂浆黏度等，开启硅片多线切割设备将硅片工艺将原料N型硅单晶片1沿截面长轴中心线位置一切为二，同时获得2片直径相同并一侧设有推结后高浓度N+扩散层3的一次成型N型硅单晶片6。
f)磨片：将一次成型N型硅单晶片6的原始N型面进行磨片处理，磨片去除量为10微米，形成二次成型N型硅单晶片7，二次成型N型硅单晶片7可作为半成品直接用于二极管芯片的接下来的其它制程。
实施例2，一种用于二极管芯片制程中N+扩散的方法，包扩N型硅单晶片1，预沉积后高浓度N+层2，推结后高浓度N+扩散层3，粘片工装4，由N型硅单晶片粘片后形成的硅片棒5，一次成型N型单晶片6，二次成型N型硅单晶片7；其制作方法包括以下步骤：
a)选取N型单晶片1做原材料，片厚为：600μm ，电阻率为70Ω·cm。
b)磷预沉积：通过SPM清洗后，将N型单晶片1装片并推进预沉积扩散炉，进行预沉积，温度为1180℃，时间为2小时，通过磷预扩在N型单晶片1的正、背面扩散入一层高浓度N+层2。
c)推结：将N型硅单晶片1装片并推进推结扩散炉，进行推结，温度为1275℃，时间为19小时，通过推结将已扩散入N型硅单晶片1的正、背面的N+杂质通过高温进一步扩散， N+扩散层3单面扩散结深为200μm，同时，保留原始单晶层其厚度为180μm。
d)粘片成棒：将N型硅单晶片1表面涂上适量的液态源并逐片叠放装入如图4所示的工装中，粘片工装4中可装入300片N型硅单晶片1，将硅片压实，待蜡固化后粘接成硅片棒5，待多线切割。
e)多线切割：将硅片棒粘接在玻璃板上，依据硅片片厚计算并设定好多线线距，调整好砂浆黏度等，开启硅片多线切割设备将硅片工艺将N型硅单晶片1沿截面长轴中心线位置一切为二，同时获得2片直径相同并一侧设有推结后高浓度N+扩散层3的一次成型N型硅单晶片6。
f)抛光：将一次成型N型硅单晶片6的原始N型面进行抛光处理，抛光去除量为20微米，形成二次成型N型硅单晶片7，二次成型N型硅单晶片7可作为半成品直接用于二极管芯片的接下来的其它制程。
实施例3，一种用于二极管芯片制程中N+扩散的方法，包扩N型硅单晶片1，预沉积后高浓度N+层2，推结后高浓度N+扩散层3，粘片工装4，由N型硅单晶片粘片后形成的硅片棒5，一次成型N型单晶片6，二次成型N型硅单晶片7；其制作方法包括以下步骤：
a)选取N型单晶片1做原材料，片厚为700μm ，电阻率为95Ω·cm。
b)磷预沉积：通过SPM清洗后，将N型单晶片1装片并推进预沉积扩散炉，进行预沉积，温度为1190℃，时间为2.5小时，通过磷预扩在原料N型单晶片1的正、背面扩散入一层高浓度N+层2。
c)推结：将N型硅单晶片1装片并推进推结扩散炉，进行推结，温度为1285，时间为21小时，通过推结将已扩散入N型硅单晶片1的正、背面的N+杂质通过高温进一步扩散， N+扩散层3单面扩散结深为250μm，同时，保留原始单晶层其厚度为240μm。
d)粘片成棒：将N型硅单晶片1表面涂上适量的液态源并逐片叠放装入如图4所示的工装中，粘片工装4中可装入400片N型硅单晶片1，将硅片压实，待蜡固化后粘接成硅片棒5，待多线切割。
e)多线切割：将硅片棒粘接在玻璃板上，依据硅片片厚计算并设定好多线线距，调整好砂浆黏度等，开启硅片多线切割设备将硅片工艺将原料N型硅单晶片1沿截面长轴中心线位置一切为二，同时获得2片直径相同并一侧设有推结后高浓度N+扩散层3的一次成型N型硅单晶片6。
f)酸腐蚀：将一次成型N型硅单晶片6的原始N型面进行单面酸腐蚀处理，背面保护，酸腐蚀去除量为30微米，形成二次成型N型硅单晶片7，二次成型N型硅单晶片7可作为半成品直接用于二极管芯片的接下来的其它制程。
Claims (1)
1.一种用于二极管芯片制程中N+扩散的方法，其制作方法包括以下步骤：
a)选取N型单晶片（1）做原材料，片厚为460-700μm ，电阻率为50-95Ω·cm；
b)磷预沉积：通过SPM清洗后，将N型单晶片（1）装片并推进预沉积扩散炉，进行预沉积，温度为1180±10℃，时间为2±0.5小时，通过磷预扩在N型单晶片（1）的正、背面扩散入一层高浓度N+层（2）；
c)推结：将N型硅单晶片（1）装片并推进推结扩散炉，进行推结，温度为1275±10℃，时间为19±2小时，通过推结将已扩散入N型硅单晶片（1）的正、背面的N+杂质通过高温进一步扩散， N+扩散层（3）单面扩散结深为120-250μm，同时，保留原始单晶层其厚度为150-240μm；
d)粘片成棒：将N型硅单晶片（1）表面涂上适量的液态源并逐片叠放装入如图4所示的工装中，粘片工装（4）中可装入200-400片N型硅单晶片（1），将硅片压实，待蜡固化后粘接成硅片棒（5），待多线切割；
e)多线切割：将硅片棒粘接在玻璃板上，依据硅片片厚计算并设定好多线线距，调整好砂浆黏度等，开启硅片多线切割设备将硅片工艺将原料N型硅单晶片（1）沿截面长轴中心线位置一切为二，同时获得2片直径相同并一侧设有推结后高浓度N+扩散层（3）的一次成型N型硅单晶片（6）；
f) 磨抛：将一次成型N型硅单晶片（6）的原始N型面进行磨片、抛光或者酸腐蚀处理，去除量为10-30微米，形成二次成型N型硅单晶片（7），二次成型N型硅单晶片（7）可作为半成品直接用于二极管芯片的接下来的其它制程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710519884.5A CN107464753A (zh) | 2017-06-30 | 2017-06-30 | 一种用于二极管芯片制程中n+扩散的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710519884.5A CN107464753A (zh) | 2017-06-30 | 2017-06-30 | 一种用于二极管芯片制程中n+扩散的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107464753A true CN107464753A (zh) | 2017-12-12 |
Family
ID=60544105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710519884.5A Pending CN107464753A (zh) | 2017-06-30 | 2017-06-30 | 一种用于二极管芯片制程中n+扩散的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107464753A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181172A (ja) * | 1985-02-06 | 1986-08-13 | Mitsubishi Electric Corp | ダイオ−ドの製造方法 |
| CN101174561A (zh) * | 2007-10-12 | 2008-05-07 | 衡阳晶体管有限公司 | 硅双面扩散衬底片加工方法 |
| CN101399200A (zh) * | 2008-11-06 | 2009-04-01 | 杭州杭鑫电子工业有限公司 | 一种p、n纸源同一扩散过程制造硅二极管pn结的方法 |
-
2017
- 2017-06-30 CN CN201710519884.5A patent/CN107464753A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181172A (ja) * | 1985-02-06 | 1986-08-13 | Mitsubishi Electric Corp | ダイオ−ドの製造方法 |
| CN101174561A (zh) * | 2007-10-12 | 2008-05-07 | 衡阳晶体管有限公司 | 硅双面扩散衬底片加工方法 |
| CN101399200A (zh) * | 2008-11-06 | 2009-04-01 | 杭州杭鑫电子工业有限公司 | 一种p、n纸源同一扩散过程制造硅二极管pn结的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04162609A (ja) | ディスクリート素子用基板の製造方法 | |
| EP2168149B1 (en) | A method for removing impurities from low-grade crystalline silicon wafers | |
| DE202012013577U1 (de) | Substrat und Halbleitervorrichtung | |
| US20090218661A1 (en) | Silicon substrate and manufacturing method thereof | |
| CN105190835B (zh) | 混合基板的制造方法和混合基板 | |
| US8008107B2 (en) | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation | |
| DE112014007334B3 (de) | Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots | |
| CN1465104A (zh) | 贴合晶片的制造方法 | |
| JP2001525122A (ja) | 選択的シリコン成長を用いる金属接点方式 | |
| CN107112204A (zh) | 贴合式soi晶圆的制造方法 | |
| EP2930751B1 (en) | Handle substrate for compound substrate for use with semiconductor | |
| CN1744298A (zh) | 一种绝缘体上硅的制作方法 | |
| JP2009302408A (ja) | 半導体ウェーハの製造方法 | |
| Zhang et al. | Nanoscale machinability and subsurface damage machined by CMP of soft-brittle CdZnTe crystals | |
| TWI510682B (zh) | 晶棒表面奈米化製程、晶圓製造方法及其晶圓 | |
| JP6584571B1 (ja) | 多結晶ブラックシリコンのテクスチャリングプロセス | |
| CN103509468A (zh) | 一种用于硅通孔平坦化的化学机械抛光液 | |
| CN102299093A (zh) | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 | |
| CN107464753A (zh) | 一种用于二极管芯片制程中n+扩散的方法 | |
| CN1638133B (zh) | 半导体基片及其制造方法 | |
| CN106653561A (zh) | 一种具有背吸杂能力的300mm重掺硅片的加工方法 | |
| CN103084971A (zh) | 使用可调抛光制剂的抛光方法 | |
| CN104766799B (zh) | 一种场效应晶体管的制备方法及相应场效应晶体管 | |
| CN108165177A (zh) | 一种半导体硅片研磨液稳定性控制方法 | |
| CN100477082C (zh) | 扩散抛光片单侧主扩散制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 226200 Jinggangshan Road, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, No. 6 Applicant after: Agile Semiconductor Ltd Address before: 226200 Jiangsu city of Nantong province science and Technology Industrial Park of Su Tong Jiang Cheng Road No. 1088 Jiang Park Building 3, room 2159, R & D Applicant before: Agile Semiconductor Ltd |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171212 |
|
| RJ01 | Rejection of invention patent application after publication |