CN107453755B - 一种基于混合架构的高速高精度多通道并行采集系统 - Google Patents

一种基于混合架构的高速高精度多通道并行采集系统 Download PDF

Info

Publication number
CN107453755B
CN107453755B CN201710561865.9A CN201710561865A CN107453755B CN 107453755 B CN107453755 B CN 107453755B CN 201710561865 A CN201710561865 A CN 201710561865A CN 107453755 B CN107453755 B CN 107453755B
Authority
CN
China
Prior art keywords
data
module
adc
sampling
adcs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710561865.9A
Other languages
English (en)
Other versions
CN107453755A (zh
Inventor
黄武煌
高舰
潘志翔
杨扩军
曾浩
蒋俊
张沁川
邱渡裕
叶芃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710561865.9A priority Critical patent/CN107453755B/zh
Publication of CN107453755A publication Critical patent/CN107453755A/zh
Application granted granted Critical
Publication of CN107453755B publication Critical patent/CN107453755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于混合架构的高速高精度多通道并行采集系统，通过对采样时钟模块的重新设计，产生适用于时间交替和时间同步混合架构ADC阵列模块的多相时钟信号，使得每个通道的ADC阵列模块可以工作在两种模式即高分辨率模式和高采样率模式，这样，使采集系统在兼顾高采样率的同时有效地提高了系统分辨率，在多ADC+多FPGA(MCMP)的结构下实现高速实时采样。此外，该结构可兼容多种工作模式，实现不同指标的结构复用以适用于多场合需求。

Description

一种基于混合架构的高速高精度多通道并行采集系统
技术领域
本发明属于数据采集技术领域，更为具体地讲，涉及一种基于混合架构的高速高精度多通道并行采集系统。
背景技术
随着科技的快速发展，现代信号的频率范围不断拓宽，信号的瞬时性、复杂度不断增加，尤其是在模拟核爆、深空探测和目标识别等领域，信号非平稳特性的增长极为迅速。为了能够准确获取这些高速复杂的信号，对数据采集系统提出了更高的采样率和分辨率的要求。然而，由于现有的商用模数转换器件(ADC)受到材料工艺、集成电路工艺等因素的限制，使得采样率和分辨率指标的提升遇到了瓶颈。因此，在现有条件下，ADC阵列采集技术成为研究热点，是提高采样系统指标的有效手段。
多通道并行的时间交替采样结构和时间同步采样结构是ADC阵列采集技术中提高实时采样性能的重要途径。时间交替采集结构采用M片ADC以相同频率不同相位的采样时钟作为驱动进行逐次交替采样，后按一定规律重构出采样值，使整体采样率达到单片ADC采样率的M倍，可以在不损失分辨率的情况下提高实时采样率；时间同步采集结构采用N片ADC，采样时钟为同一时钟源，同一时刻进行同步采样，后对多个采样值叠加，降低系统噪声，实现量化位数和有效位数的双重提高，可以在不损失采样率的情况下提升系统的分辨率。
传统的时间交替采集结构和时间同步采集结构虽然分别提升了采集系统的采样率和分辨率指标，但现在仍没有一种结构兼具这两个高性能指标，更无法在超高速采样系统中得到有效的应用。
发明内容
本发明的目的在于克服现有技术的不足，提出一种基于混合架构的高速高精度多通道并行采集系统，在兼顾高采样率的同时有效地提高了采集系统的分辨率，在多ADC+多FPGA(MCMP)的结构下实现高速实时采样。
为实现上述发明目的，本发明基于混合架构的高速高精度多通道并行采集系统，其特征在于，包括：
ADC阵列模块，所述ADC阵列模块包含M组ADC子阵列模块，每个子阵列模块对应一个通道并包括N个ADC，M,N的取值范围为M,N≥1；
经过信号调理和驱动后输出的信号x(t)分成M路信号xi(t),i＝1,2,…,M，并将信号xi(t)送入对应的第i个ADC子阵列模块；
对于第i个ADC子阵列模块的N个ADC，分别在对应的N个采样时钟SCLKi,j,j＝1,2,…,N的驱动下，对信号xi(t)进行采样，并将采集数据xi,j(n),j＝1,2,…,N发送给相应的第i个数据采集模块；
采样时钟模块，用于为ADC阵列模块提供多相时钟信号SCLKi,j，共M×N路，多相时钟信号SCLKi,j的分配为：
(1)、高分辨率模式
多相时钟信号SCLKi,j对不同的通道i分配不同时钟相位每个子阵列模块中所有ADC即不同的j分配相同的时钟相位，即：
其中，SCLKref为参考时钟；
(2)、高采样率模式
多相时钟信号SCLKi,j对不同的通道i和不同ADC即不同的j均分配不同时钟相位即：
M个数据采集模块，每个数据采集模块均包含数据接收模块、数据存储模块和数据预处理模块；其中，第i个数据采集模块的数据接收模块接收第i个ADC子阵列模块的N个ADC的采集数据xi,j(n)(j＝1,2,…,N)并完成数据降速，在有效触发信号的控制下对并行的采集数据进行缓存，将采集数据缓存在数据存储模块当中，数据预处理模块从数据存储模块中读取数据进行预处理，采集数据xi,j(n)(j＝1,2,…,N)经预处理后变为数据yi(n)，后经总线发送给数据处理模块；
所述的预处理为：
(1)、高分辨率模式
令每片ADC的输出值为l位的二进制数，则处理后的数值变为l+k位，其中提高的位数为k＝log2N；
(2)、高采样率模式
将采集数据xi,j(n)(j＝1,2,…,N)不同的j按照时间先后顺序拼合在一起，得到数据yi(n)；
数据处理模块，所述数据处理模块包含数据拼合模块和数据校正模块；其中数据拼合模块将M个数据采集模块的输出数据yi(n)进行重构，重构后的数据为y(n)，重构过程与高采样率模式的预处理过程相同；数据校正模块利用算法对重构后的数据y(n)进行误差校正，减小因通道失配引入的误差，校正后的数据传送给处理器，完成高速数据采集过程。
本发明的目的是这样实现的。
本发明基于混合架构的高速高精度多通道并行采集系统，通过对采样时钟模块的重新设计，产生适用于时间交替和时间同步混合架构ADC阵列模块的多相时钟信号，使得每个通道的ADC阵列模块可以工作在两种模式即高分辨率模式和高采样率模式，这样，使采集系统在兼顾高采样率的同时有效地提高了系统分辨率，在多ADC+多FPGA(MCMP)的结构下实现高速实时采样。此外，该结构可兼容两种工作模式，实现不同指标的结构复用以适用于多场合需求。
附图说明
图1是本发明基于混合架构的高速高精度多通道并行采集系统一种具体实施方式的结构框图；
图2是多相时钟信号分配时序图，其中，(a)为高分辨率模式，(b)为高采样率模式；
图3是数据重构过程示意图，其中，(a)为高分辨率模式，(b)为高采样率模式；
图4是本发明基于混合架构的高速高精度多通道并行采集系统一具体实施例结构框图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
图1是本发明基于混合架构的高速高精度多通道并行采集系统一种具体实施方式的结构框图。
在本实施例中，如图1所示，本发明基于混合架构的高速高精度多通道并行采集系统包括ADC阵列模块1、采样时钟模块2、M个数据采集模块3以及数据处理模块4。
所述ADC阵列模块1包含M组ADC子阵列模块11,12,…,1M，每个子阵列模块对应一个通道并包括N个ADC，M,N的取值范围为M,N≥1。
经过信号调理和驱动后输出的信号x(t)分成M路信号xi(t),i＝1,2,…,M，并将第i路信号xi(t)送入对应的第i个ADC子阵列模块，即送入第i个通道。
对于第i个ADC子阵列模块的N个ADC，分别在对应的N个采样时钟SCLKi,j,j＝1,2,…,N的驱动下，对信号xi(t)进行采样，并将采集数据xi,j(n),j＝1,2,…,N发送给相应的第i个数据采集模块3。
采样时钟模块2为ADC阵列模块1提供多相时钟信号SCLKi,j，共M×N路，多相时钟信号SCLKi,j的分配为：
(1)、高分辨率模式
多相时钟信号SCLKi,j对不同的通道i即ADC子阵列模块分配不同时钟相位每个子阵列模块中所有ADC即不同的j分配相同的时钟相位，即：
其中，SCLKref为参考时钟；
(2)、高采样率模式
多相时钟信号SCLKi,j对不同的通道i即ADC子阵列模块和不同ADC即不同的j均分配不同时钟相位即：
每个数据采集模块3均包含数据接收模块31、数据存储模块32和数据预处理模块33；其中，第i个数据采集模块的数据接收模块31接收第i个ADC子阵列模块的N个ADC的采集数据xi,j(n)(j＝1,2,…,N)并完成数据降速，在有效触发信号的控制下对并行的采集数据进行缓存，将采集数据缓存在数据存储模块32当中，数据预处理模块33从数据存储模块32中读取数据进行预处理，采集数据xi,j(n)(j＝1,2,…,N)经预处理后变为数据yi(n)，后经总线发送给数据处理模块4。
所述的预处理为：
(1)、高分辨率模式
每片ADC的输出值为l位的二进制数，则处理后的数值变为l+k位，其中提高的位数为k＝log2N；
(2)、高采样率模式
将采集数据xi,j(n)(j＝1,2,…,N)不同的j按照时间先后顺序拼合在一起，得到数据yi(n)；
所述数据处理模块4包含数据拼合模块41和数据校正模块42；其中数据拼合模块41将M个数据采集模块3的输出数据yi(n)进行重构，重构后的数据为y(n)，重构过程与高采样率模式的预处理过程相同；数据校正模块42利用算法对重构后的数据y(n)进行误差校正，减小因通道失配引入的误差，校正后的数据传送给处理器，完成高速数据采集过程。
在本实施例中，如图2所示，
SCLKs为采集系统等效采样时钟，两种模式下的采样时钟SCLKs周期均为Ts。参考时钟SCLKref为第一个通道的同相时钟。SCLKi,j为第i个ADC子阵列中第j个ADC的时序图，其中i＝1,2,...,M,j＝1,2,...,N，M为ADC子阵列模块组数，N为每个ADC子阵列模块包含ADC个数。
(1)、在高分辨率模式下，对于相同i和任意j，SCLKi,j同相位；当i不同时，与之间的相位差i＝1,2...M-1，j1,j2＝1,2...N；当SCLKref发生周期交替，即i＝M时，与之间的相位差j1,j2＝1,2...N。此时SCLKref的周期为MTs。用公式表示任意两个时钟的相位差为：
其中，amodb表示取模运算。
(2)、在高采样率模式下，当i相同时，相邻两个时钟SCLKi,j与SCLKi,j+1之间的相位差i＝1,2...M，j＝1,2...N-1；当i不同时，相邻两个时钟SCLKi,N与SCLKi+1,1之间的相位差i＝1,2...M-1；当SCLKref发生周期交替，即i＝M,j＝N时，SCLKM,N与SCLK1,1之间的相位差此时SCLKref的周期为MNTs。用公式表示任意两个时钟的相位差为：
数据重构过程如图3所示，其中xi,j(n)→yi(n)为预处理模块33，yi(n)→y(n)为数据拼合模块41。图3(a)为高分辨率模式，图3(b)为高采样率模式。
图3中的从左到右排列的圆圈代表时间序列，在xi,j(n),(i＝1,2...M,j＝1,2...N)行中，每个圆圈代表对应ADC的采样值，圆圈中的数字代表j的取值；在yi(n)行中，每个圆圈代表对应预处理模块33，亦为数据采集模块3的输出值，圆圈中的数字代表i的取值；在y(n)行中，每个圆圈代表数据拼合模块41的输出值，且数字相同的圆圈代表数据来源为同一组ADC子阵列模块。对于两种模式，其数据重构过程中的数据流向分别为：
(1)高分辨率模式：yi(n)为xi,j(n)之和，即y(n)为yi(n)按时间交替方式拼合的序列。
(2)高采样率模式：yi(n)为xi,j(n)按时间交替方式拼合的序列；y(n)为将yi(n)时间交替方式拼合的序列。
实例
利用8片5GSPS(10bit)的ADC，设计阵列化采集方案可兼容①双通道20GSPS(10bit)、②单通道10GSPS(12bit)和③单通道40GSPS(10bit)三种基于混合架构的高速高精度多通道并行采集系统，以适用于不同场合的需求。系统框图如图4所示。
通道切换由处理器终端发送控制命令进行三种模式的切换。
模式①下，通道可支持两路模拟信号同时输入，8片ADC分为独立两组各4片ADC1～ADC4和ADC5～ADC8，每组ADC阵列以时间交替方式工作。
模式②下，通道可支持一路模拟信号输入，8片ADC分为两组各4片ADC1～ADC4和ADC5～ADC8但不独立，每组ADC阵列工作在同相时钟下，两组ADC阵列以时间交替方式工作。
模式③下，通道可支持一路模拟信号输入，8片ADC协同工作，ADC1～ADC8以时间交替方式工作。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种基于混合架构的高速高精度多通道并行采集系统，其特征在于，包括：
ADC阵列模块，所述ADC阵列模块包含M组ADC子阵列模块，每个子阵列模块对应一个通道并包括N个ADC，M,N的取值范围为M≥1,N≥1，且均为整数；
经过信号调理和驱动后输出的信号x(t)分成M路信号xi(t),i＝1,2,…,M，并将信号xi(t)送入对应的第i个ADC子阵列模块；
对于第i个ADC子阵列模块的N个ADC，分别在对应的N个采样时钟SCLKi,j,j＝1,2,…,N的驱动下，对信号xi(t)进行采样，并将采集数据xi,j(n),j＝1,2,…,N发送给相应的第i个数据采集模块；
采样时钟模块，用于为ADC阵列模块提供多相时钟信号SCLKi,j，共M×N路，多相时钟信号SCLKi,j的分配为：
(1)、高分辨率模式
多相时钟信号SCLKi,j对不同的通道i分配不同时钟相位每个子阵列模块中所有ADC即不同的j分配相同的时钟相位，即：
(2)、高采样率模式
多相时钟信号SCLKi,j对不同的通道i和不同ADC即不同的j均分配不同时钟相位即：
M个数据采集模块，每个数据采集模块均包含数据接收模块、数据存储模块和数据预处理模块；其中，第i个数据采集模块的数据接收模块接收第i个ADC子阵列模块的N个ADC的采集数据xi,j(n)(j＝1,2,…,N)并完成数据降速，在有效触发信号的控制下对并行的采集数据进行缓存，将采集数据缓存在数据存储模块当中，数据预处理模块从数据存储模块中读取数据进行预处理，采集数据xi,j(n)(j＝1,2,…,N)经预处理后变为数据yi(n)，后经总线发送给数据处理模块；
所述的预处理为：
(1)、高分辨率模式
令每片ADC的输出值为l位的二进制数，则处理后的数值变为l+k位，其中提高的位数为k＝log2N；
(2)、高采样率模式
将采集数据xi,j(n)(j＝1,2,…,N)不同的j按照时间先后顺序拼合在一起，得到数据yi(n)；
数据处理模块，所述数据处理模块包含数据拼合模块和数据校正模块；其中数据拼合模块将M个数据采集模块的输出数据yi(n)进行重构，重构后的数据为y(n)，重构过程与高采样率模式的预处理过程相同；数据校正模块利用算法对重构后的数据y(n)进行误差校正，减小因通道失配引入的误差，校正后的数据传送给处理器，完成高速数据采集过程。
CN201710561865.9A 2017-07-11 2017-07-11 一种基于混合架构的高速高精度多通道并行采集系统 Active CN107453755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710561865.9A CN107453755B (zh) 2017-07-11 2017-07-11 一种基于混合架构的高速高精度多通道并行采集系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710561865.9A CN107453755B (zh) 2017-07-11 2017-07-11 一种基于混合架构的高速高精度多通道并行采集系统

Publications (2)

Publication Number Publication Date
CN107453755A CN107453755A (zh) 2017-12-08
CN107453755B true CN107453755B (zh) 2019-12-27

Family

ID=60488951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710561865.9A Active CN107453755B (zh) 2017-07-11 2017-07-11 一种基于混合架构的高速高精度多通道并行采集系统

Country Status (1)

Country Link
CN (1) CN107453755B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108134607B (zh) * 2017-12-20 2021-07-02 北京华航无线电测量研究所 基于jesd204b的板间高速ad同步采集电路及同步方法
CN109284247B (zh) * 2018-06-29 2021-07-13 电子科技大学 一种多fpga的多通道采集系统存储同步方法
CN109067397A (zh) * 2018-06-29 2018-12-21 电子科技大学 一种基于垂直交替的宽带信号高精度采集装置
CN108761487B (zh) * 2018-07-13 2024-02-23 中国电子科技集团公司第二十六研究所 一种大带宽激光测风雷达系统
CN109245766B (zh) * 2018-07-20 2021-03-30 中国电子科技集团公司第二十四研究所 一种时间交织结构模数转换器的误差补偿校正系统及方法
CN111399033B (zh) * 2020-03-31 2021-06-18 中国科学院地质与地球物理研究所 一种流式并发采样地震采集器
CN112180777A (zh) * 2020-08-24 2021-01-05 扬州船用电子仪器研究所(中国船舶重工集团公司第七二三研究所) 基于Virtex UltraScale+FPGA的多通道宽带信号采集架构
CN112379630A (zh) * 2020-12-01 2021-02-19 中国兵器装备集团自动化研究所 一种针对信号采集板卡提高采集精度的方法
CN113109613A (zh) * 2021-03-17 2021-07-13 电子科技大学 兼容多种数据采集模式的示波功率分析仪
CN113078904B (zh) * 2021-03-26 2023-05-02 青岛鼎信通讯股份有限公司 一种信号采样及处理装置及系统
CN113328751B (zh) * 2021-05-12 2022-06-14 电子科技大学 一种混合交替采样系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719768A (zh) * 2009-11-20 2010-06-02 电子科技大学 一种多adc并行高速数据采集系统中触发点精确定位的方法
CN102437852A (zh) * 2011-12-12 2012-05-02 江苏绿扬电子仪器集团有限公司 一种利用低速ADC实现2.5GSa/s数据采集电路及方法
CN102497210A (zh) * 2011-11-30 2012-06-13 电子科技大学 一种多adc高速数据采集系统的数据同步识别装置
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样系统的失配误差校准方法
CN103048506A (zh) * 2012-09-26 2013-04-17 电子科技大学 一种用于校准并行采集系统数据拼合顺序的方法
CN103812594A (zh) * 2014-02-26 2014-05-21 清华大学 一种无数据辅助的并行时钟同步方法及系统
CN105680858A (zh) * 2016-01-14 2016-06-15 电子科技大学 一种估计tiadc并行采集系统时间偏移误差的方法
CN106253902A (zh) * 2016-09-27 2016-12-21 电子科技大学 具有多器件同步复位识别校正功能的多通道并行采集系统
CN106385256A (zh) * 2016-09-22 2017-02-08 电子科技大学 具有存储同步识别功能的多通道并行采集系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719768A (zh) * 2009-11-20 2010-06-02 电子科技大学 一种多adc并行高速数据采集系统中触发点精确定位的方法
CN102497210A (zh) * 2011-11-30 2012-06-13 电子科技大学 一种多adc高速数据采集系统的数据同步识别装置
CN102437852A (zh) * 2011-12-12 2012-05-02 江苏绿扬电子仪器集团有限公司 一种利用低速ADC实现2.5GSa/s数据采集电路及方法
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样系统的失配误差校准方法
CN103048506A (zh) * 2012-09-26 2013-04-17 电子科技大学 一种用于校准并行采集系统数据拼合顺序的方法
CN103812594A (zh) * 2014-02-26 2014-05-21 清华大学 一种无数据辅助的并行时钟同步方法及系统
CN105680858A (zh) * 2016-01-14 2016-06-15 电子科技大学 一种估计tiadc并行采集系统时间偏移误差的方法
CN106385256A (zh) * 2016-09-22 2017-02-08 电子科技大学 具有存储同步识别功能的多通道并行采集系统
CN106253902A (zh) * 2016-09-27 2016-12-21 电子科技大学 具有多器件同步复位识别校正功能的多通道并行采集系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Huang Wuhuang等."Analysis and implementation of data synchronization in time-interleaved ADCs system".《2013 IEEE 11th International Conference on Electronic Measurement & Instruments》.2014,第2013年卷(第1期),第13页到第17页. *
Huiqing Pan等."Adaptive frequency-related mismatch calibration algorithm for TIADC".《2015 12th IEEE International Conference on Electronic Measurement & Instruments (ICEMI)》.2016,第2015年卷(第2期),第1058页到1061页. *
杨扩军等."基于TIADC的20 GS/s高速数据采集系统".《仪器仪表学报》.2014,第35卷(第4期),第841页到第849页. *
黄武煌."基于并行处理的超高速采样系统研究与实现".《中国博士学位论文全文数据库•信息科技辑》.2016,第2016年卷(第7期),I135-58. *

Also Published As

Publication number Publication date
CN107453755A (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
CN107453755B (zh) 一种基于混合架构的高速高精度多通道并行采集系统
EP2965430B1 (en) Configurable time-interleaved analog-to-digital converter
CN111683111B (zh) 一种基于gpu的干涉测量多相信道化基带转换系统
US9735996B2 (en) Fully parallel fast fourier transformer
GB2543786A (en) Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
US8643522B2 (en) Multichannel analog to digital converter apparatus and method for using
CN1866048A (zh) 一种样本延迟移相数字相关器及相位补偿方法
Lesnikov et al. Sub-Nyquist bandpass sampling
CN111552559A (zh) 基于gpu的宽带信号ddc系统设计方法
CN112543025A (zh) 基于矩阵化的高速串行ad采样及数据处理系统及方法
CN112087273A (zh) 奇偶交叠信道化实现方法、系统、存储介质及计算机设备
CN102510272B (zh) 一种利用多相滤波器组实现频谱感知的方法
EP1580894B1 (en) Enhanced direct digitising array arrangement
Bunton An improved FX correlator
CN113189408B (zh) 一种可快速扩展实现超大规模运算的相关方阵处理系统
Cheng et al. Field-programable-gate-array-based distributed coincidence processor for high count-rate online positron emission tomography coincidence data acquisition
CN212992323U (zh) 相位阵馈源接收机数字后端设备及相位阵馈源接收机
CN108495067A (zh) 一种用于cmos图像传感器的sar型adc结构
CN103095963A (zh) 基于fpga的红外线列探测器非均匀校正方法和装置
CN113568347A (zh) 一种基于adc的高速数字逻辑采集电路及采集方法
CN113328751B (zh) 一种混合交替采样系统
CN110907933A (zh) 一种基于分布式的综合孔径相关处理系统及方法
CN111884695A (zh) 相位阵馈源接收机数字后端设备及相位阵馈源接收机
CN111464184A (zh) 一种基于压缩感知的时间交织adc
CN102904572A (zh) 一种交织型四通道adc的校正方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant