CN1866048A - 一种样本延迟移相数字相关器及相位补偿方法 - Google Patents

Abstract

本发明公开一种样本延迟移相数字相关器，包括：高速ADC、数字相关电路、数据格式转换和外部接口电路；数据格式转换和外部接口电路包括数据格式转换模块、外部接口模块和补偿模块；数字相关电路利用FPGA编程实现其功能，通过对FPGA重新配置，实现从1到3位的数字相关；高速ADC接收放大和变频处理的天线单元的模拟信号，转变为数字信号，进入数字相关电路；在数字相关电路中，对数字信号进行正交解调和相关处理，将相关处理所得到的结果送入数据格式转换和外部接口电路，由补偿模块进行相位补偿，消除在正交解调时产生的线性相位偏差，然后由数据格式转换模块进行数据格式转换，最后由外部接口模块按顺序输出数字信号的高位和低位。

Description

一种样本延迟移相数字相关器及相位补偿方法

技术领域

本发明涉及数字相关器，特别涉及到样本延迟移相式数字相关器及相位补偿方法。

背景技术

数字相关器是指利用数字方法对输入的信号进行相关处理的仪器。数字相关技术广泛应用于通信和雷达系统中，所述的数字相关是雷达技术，尤其是微波遥感技术中，为了计算通道之间信号的内积，而进行的复相关及累加过程的总称。目前数字相关器主要应用在合成孔径辐射计和极化辐射计中。在合成孔径辐射计中，利用数字相关器实现多个(有些应用会打到上百个)通道之间的交叉互相关，可以节约系统在体积重量及功耗上的开销。在极化辐射计中，利用数字相关器实现两个极化通道的宽带复相关，此时数字相关器的作用是在极高带宽时(模拟技术无法达到几个GHz带宽信号的相关处理)，实时实现信号的相关。

在专利申请号为200410073955.6的中国专利《一种可重新配置的数字相关器》中，介绍了一种可实现1位，2位，3位数字相关的可重新配置的数字相关器，该数字相关器包括高速的ADC、数字相关电路、数据格式转换和外部接口电路以及DA数据格式转换电路。数字相关电路由正交解调模块和相关处理模块组成，正交解调模块采用数字移相技术实现正交解调，正交解调模块进一步划分为数据格式转换单元、相关精度选择单元、延时移相单元和总线输出单元；数据格式转换和外部接口电路由数据格式转换模块和外部接口模块组成，数据格式转换模块的功能是要将相关结果转换为能够通过接口传输的格式，外部接口模块的功能是按要求顺序输出I/Q信号的高位和低位。DA数据格式转换电路是将数字相关电路中所得到的相关结果转换为模拟量，并将转换以后的不同基线的相关结果顺序输出，从而能够在示波器上实时观测到所有基线的相关结果。

该数字相关器的工作流程为：首先将输入的8路中频信号经过直接欠采样，得到3位量化的数字化的中频信号；然后对数字信号通过数字延时，实现模拟电路的移相功能；将同相和正交两路中频信号输入FPGA，在FPGA中进行数字相关处理，得到复相关的结果。在该数字相关器中，不同通道之间都可以实现相关运算，既能够实现全冗余相关也能实现最小冗余相关。该数字相关器通过D/A变换将不同基线长度的复相关结果显示为模拟量，可以方便地调节8个通道的幅度和相位平衡。这种数字相关器实现的相关精度接近于模拟相关的精度，但是在体积、重量、功耗和灵活性方面极大地优于模拟相关。

上述的数字相关器尽管具有体积小、重量轻、功耗低、灵活性大、相关精度可调等优点，但数字相关器将数字相关电路中所得到的相关结果转换为模拟量并显示的过程中，由于线性相位偏差，相关结果会遇到镜像问题，给成像结果带来了很大的影响，不可避免地对数字相关器所在的合成孔径辐射计、极化辐射计等装置的精度产生消极影响。

在一个采用上述数字相关器的合成孔径辐射计中，合成孔径辐射计通过测量目标辐射电磁波到达各个不同位置的天线的不同相位，可以计算出目标与天线之间的角度，也就得到目标的位置。如图6所示，存在一个位于+20度位置的点目标，当不存在线性相位误差时，点目标的反演结果为+20度位置的一个尖峰。当存在线性相位误差时，在其对称的位置(-20度)也出现了一个尖峰，这个对称的尖峰就称为镜像。

通过对输入信号的数字相关过程进行公式推导，可从理论上找到镜像现象产生的原因。假设两路输入信号经过欠采样和数字移相处理后，它们的表达式分别为：

s₁＝cos[(ω-ω₀)t+φ₁]+jsin[(ω-ω₀)t+φ₁+φ(ω)]

s₂＝cos[(ω-ω₀)t+φ₂]+jsin[(ω-ω₀)t+φ₂+φ(ω)]

其中的ω₀代表中心频率，ω代表信号频率偏离中心频率的大小，t表示时间，φ₁、φ₂分别代表两个通道的初始相位，即无线性相位误差时，两个通道信号的相位， $\mathrm{\φ}\left(\mathrm{\ω}\right)=\frac{\mathrm{\ω\π}}{{2\mathrm{\ω}}_0}$ 表示由于数字样本延时而产生的线性相位偏差，这一线性相位偏差是由于信号频率偏离中心频率造成，当信号频率变化是，相位偏差也不同。线性相位偏差的计算公式是根据样本延迟的基本原理推出的。

如前所述，数字相关是为了计算通道之间信号的内积而进行的复相关及累加过程的总称。因此要对两路输入信号做数字相关操作，就是对要对两路输入信号做复相关运算。具体的运算过程如下：

$v={\∫}_0^T{\∫}_{-\mathrm{\Δ\ω}}^{\mathrm{\Δ\ω}}\cos [({\mathrm{\ω}}_0+\mathrm{\ω})t+{\mathrm{\φ}}_1]\cos [({\mathrm{\ω}}_0+\mathrm{\ω})t+{\mathrm{\φ}}_2]+j\cos [({\mathrm{\ω}}_0+\mathrm{\ω})t+{\mathrm{\φ}}_1]\sin [({\mathrm{\ω}}_0+\mathrm{\ω})t+{\mathrm{\φ}}_2+\mathrm{\φ}\left(\mathrm{\ω}\right)]\mathrm{d\ωdt}$

$={\∫}_0^T{\∫}_{-\mathrm{\Δ\ω}}^{\mathrm{\Δ\ω}}\begin{array}{c}\frac{1}{2}\left(\cos \right[2({\mathrm{\ω}}_0+\mathrm{\ω})t+{\mathrm{\φ}}_1+{\mathrm{\φ}}_2]+\cos [{\mathrm{\φ}}_1-{\mathrm{\φ}}_2\left]\right)\\ +j\frac{1}{2}\left(\sin \right[2({\mathrm{\ω}}_0+\mathrm{\ω})t+{\mathrm{\φ}}_1+{\mathrm{\φ}}_2+\mathrm{\φ}\left(\mathrm{\ω}\right)]-\sin [{\mathrm{\φ}}_1-{\mathrm{\φ}}_2-\mathrm{\φ}\left(\mathrm{\ω}\right)\left]\right)\end{array}\mathrm{d\ωdt}$

$={\∫}_0^T{\∫}_{-\mathrm{\Δ\ω}}^{\mathrm{\Δ\ω}}\frac{1}{2}\cos [{\mathrm{\φ}}_1-{\mathrm{\φ}}_2]-j\frac{1}{2}\sin [{\mathrm{\φ}}_1-{\mathrm{\φ}}_2-\mathrm{\φ}\left(\mathrm{\ω}\right)]\mathrm{d\ωdt},$ 其中 $\mathrm{\φ}\left(\mathrm{\ω}\right)=2\mathrm{\πf\τ}=\frac{\mathrm{\ω\π}}{2{\mathrm{\ω}}_0}$

$=T\·\mathrm{\Δ\ω}\·\cos [{\mathrm{\φ}}_1-{\mathrm{\φ}}_2]-j{\∫}_0^T{\∫}_{-\mathrm{\Δ\ω}}^{\mathrm{\Δ\ω}}\frac{1}{2}\{\sin ({\mathrm{\φ}}_1-{\mathrm{\φ}}_2)\cos \left(\mathrm{\φ}\right)-\cos ({\mathrm{\φ}}_1-{\mathrm{\φ}}_2)\sin \left(\mathrm{\φ}\right)\}\mathrm{d\ωdt}$

由于SIN为奇对称，所以

$v=T\·\mathrm{\Δ\ω}\·\cos [{\mathrm{\φ}}_1-{\mathrm{\φ}}_2]-j{\∫}_0^T{\∫}_{-\mathrm{\Δ\ω}}^{\mathrm{\Δ\ω}}\frac{1}{2}\sin ({\mathrm{\φ}}_1-{\mathrm{\φ}}_2)\cos \left(\mathrm{\φ}\right)]\mathrm{d\ωdt}$

$=T\·\mathrm{\Δ\ω}\·\cos [{\mathrm{\φ}}_1-{\mathrm{\φ}}_2]-j\frac{1}{\mathrm{\π}}T\sin ({\mathrm{\φ}}_1-{\mathrm{\φ}}_2)2{\mathrm{\ω}}_0\sin \left(\frac{\mathrm{\Δ\ω\π}}{2{\mathrm{\ω}}_0}\right)$

$=T\·\mathrm{\Δ\ω}[\cos ({\mathrm{\φ}}_1-{\mathrm{\φ}}_2)-j\sin ({\mathrm{\φ}}_1-{\mathrm{\φ}}_2)\·\mathrm{SINC}\left(\frac{\mathrm{\Δ\ω\π}}{{2\mathrm{\ω}}_0}\right)]---\left(1\right)$

其中的公式(1)就是当存在线性相位偏差时的复相关结果。

理想的正交信号复相关的结果如公式(2)所示

v＝T·Δωcos(φ₁-φ₂)+j sin(φ₁-φ₂)]    (2)

复相关结果通过图像反演可成像，因此也称为可见度函数。将公式(1)与公式(2)进行比较，发现样本延迟移相式数字相关器的可见度函数的虚部被一个SINC函数加权，因此可见度函数的幅度和相位都发生了变化，但是只有虚部变化，且变化只与带宽Δω有关。如果能将可见度函数的虚部除以一个SINC函数，就可解决线性相位偏差带来的镜像问题。

发明内容

本发明的目的是提供一种样本延迟移相数字相关器，消除了数字相关器在图像反演过程中的镜像问题。

本发明的另一个目的是提供一种使用样本延迟移相数字相关器，进行数字延时移相所造成的线性相位偏差进行相位补偿的方法。

为了实现上述目的，本发明提供了一种样本延迟移相数字相关器，包括：高速的ADC、数字相关电路、数据格式转换和外部接口电路；所述的数字相关电路利用FPGA编程实现其功能，通过对FPGA重新配置，实现从1位到3位的数字相关；其特征在于，所述的数据格式转换和外部接口电路由数据格式转换模块、外部接口模块和补偿模块组成，所述的高速ADC从外部的接收机接收已经过放大和变频处理的天线单元的模拟信号，并将这些模拟信号转变为数字信号，转换后的数字信号进入数字相关电路；在数字相关电路中，对数字信号按顺序进行正交解调和相关处理，将相关处理所得到的结果送入所述的数据格式转换和外部接口电路，数据格式转换和外部接口电路中的补偿模块对相关后的数字信号进行相位补偿，消除在正交解调时所产生的线性相位偏差，然后由数据格式转换模块进行数据格式转换，使之成为能够通过接口传输的格式，最后由外部接口模块按要求顺序输出数字信号的高位和低位。

上述技术方案中，还包括DA数据格式转换电路，该DA数据格式转换电路是将数字相关电路中所得到的相关结果转换为模拟量，并将转换以后的不同基线的相关结果顺序输出，在示波器上实时观测所有基线的相关结果。

上述技术方案中，所述的高速ADC是指采样速率在100MSPS以上的ADC。

上述技术方案中，所述的数字相关电路由正交解调模块和相关处理模块组成，正交解调模块的功能是对数字中频信号进行正交解调，生成I/Q数字信号，相关处理模块的功能是将正交解调后的I/Q数字信号实现相关处理。

所述的正交解调模块采用数字移相技术实现正交解调，正交解调模块按功能进一步划分为数据格式转换单元、相关精度选择单元、延时移相单元和总线输出单元；数据格式转换单元的作用是将输入数据转换为适合相关处理的数据格式，相关精度选择单元的作用是根据系统精度的要求，选择有效数据的位数，延时移相单元是采用数字移相技术中的延时移相方法实现正交解调。

所述的相关处理模块中的相关处理包括自相关处理和互相关处理，自相关处理是在各自通道内进行，互相关处理指任意两个通道之间的互相关处理。

所述的相关处理模块中的数字相关方式包括全冗余和最小冗余在内的不同的实现方式，这些不同的实现方式通过对FPGA的不同配置来实现。

一种应用于样本延迟移相数字相关器的相位补偿方法，包括：

步骤1)、对经过欠采样和正交解调处理后的数字信号做复相关运算，得到实际正交信号的可见度函数；

步骤2)、对理想的正交信号做复相关运算，得到理想正交信号的可见度函数；

步骤3)、对实际正交信号的可见度函数和理想正交信号的可见度函数做比对，得到实际正交信号的可见度函数的误差项；

步骤4)、根据误差项生成补偿因子，修正可见度函数，得到一新的、补偿后的可见度函数。

上述技术方案中，所述的误差项是一个SINC函数，其表达式为 该函数与带宽Δω和中心频率ω₀相关，所述的SINC函数加权在实际正交信号的可见度函数的虚部。

本发明的样本延迟移相数字相关器对数字相关器在正交解调时所采用的数字延时移相所造成的线性相位偏差进行了相位补偿，消除了在图像反演过程中所产生的镜像问题。

附图说明

图1为本发明的用于合成孔径辐射计上的样本延迟移相数字相关器基本组成示意图；

图2为本发明的样本延迟移相数字相关器中8通道全冗余相关方案电路图；

图3为本发明的样本延迟移相数字相关器中数字移相技术原理图；

图4为本发明的样本延迟移相数字相关器中数据格式转换模块和补偿模块的电路图；

图5为本发明的另一种样本延迟移相数字相关器的实施例组成示意图；

图6为本发明的样本延迟移相数字相关器补偿的效果图。

具体实施方式

下面参照附图和实施例，对本发明做进一步的描述。

如图1所示，本实施例以一个具体应用在合成孔径辐射计上的数字相关器为例，对本发明的样本延迟移相数字相关器进行说明。

一种样本延迟移相数字相关器，由8个高速的ADC、数字相关电路、数据格式转换和外部接口电路组成。在本实施例中，8个高速ADC分别与对应的数字相关电路的输入端相连接，例如第一路高速ADC与数字相关电路的din_i输入端相连接，数字相关电路与数据格式转换和外部接口电路相连，数字相关电路的使能信号输出端w_en与数据格式转换和外部接口电路的使能信号输入端w_en相连，数字相关电路的数据输出端Out 1与数据格式转换和外部接口电路的数据输入端dout_32相连。数据格式转换和外部接口电路的输出端与外部电路相连接。

所述的高速ADC的功能是通过欠采样方式对输入的接收机信号进行采集，并对这些信号实现模数转换，在本实施例中可以选用市场上已有的模数转换器，例如AD9054。由于AD9054的量化精度为8位，而对于合成孔径辐射计来说，3位的精度已经能够满足系统的要求，因此只需要将AD9054输出的高4位与数字相关电路相连，就能够保证足够的辐射测量精度。按照奈奎斯特频率的要求，采样频率应该至少为信号最高频率的两倍以上，才可以避免频谱混叠。但是对于带限信号而言，采用信号带宽两倍以上的频率采样，同样也可以避免频谱混叠，这种方法就是欠采样。本实施例之所以使用上述的欠采样方式对接收机信号进行采集，是因为采用欠采样技术可以在保证信号不产生频谱混叠的前提下，用最小的采样频率进行信号采集，从而可以减小后续数字相关电路的吞吐率，降低了技术复杂度。

所述的数字相关电路的功能是同时计算8个通道的自相关和任意两个通道的互相关，数字相关电路可以利用FPGA来实现。在本实施例中，所述的FPGA可以选用XILINX的Virtex2v1000。如图1所示，所述的数字相关电路有8个输入端，分别为din_i、din_il、din_i2、din_i3、din_i4、din_i5、din_i6、din_i7，它们分别与上述的8路高速ADC相连。

在数字相关电路中主要实现两个功能：一是对数字中频信号进行正交解调，二是对信号进行自相关和互相关处理。相应的，数字相关电路可以分为两个模块，即正交解调模块和相关处理模块。

在本实施例中采用数字移相技术实现正交解调，采用数字移相技术的优点是避免了原来使用的模拟正交解调所带来的系统体积大、重量重及功耗开销高的缺点。如图3所示，为本发明的数字移相方案的原理图，从图中可知，数字移相技术可以分为数据格式转换、相关精度选择、延时移相和总线输出等步骤，因此在采用数字移相技术的正交解调模块中，该模块可以进一步划分为数据格式转换单元、相关精度选择单元、延时移相单元和总线输出单元。

数据格式转换单元的作用是将输入数据转换为适合相关处理的数据格式，这里的数据格式转换主要是指在符号数和无符号数之间的格式转换，在本实施例中，输入数据是符号数，符号数需要转换成无符号数用来进行精度选择，延时及总线合成。

相关精度选择单元的作用是根据系统精度的要求，选择有效数据的位数。相关精度选择的原理是：FPGA选择不同的管脚作为有效输入信号，所有的AD输出都连接到FPGA，但FPGA按照精度要求选择不同数目的管脚进行相关处理。根据本发明的要求，本发明能够实现1-3位的数字相关，而对于具体的系统而言，系统精度要求是不一样的，可以是1位、2位或3位有效数据，位数越多，系统的精度越高。相关精度选择单元可以根据不同的系统要求选择精度，使得本发明具有广泛的适用性。相关精度选择单元功能的实现是通过对FPGA编程来实现的，一旦选定了一定的精度，在一个任务周期内相关精度就不能改变。若要改变相关精度，则应在一个任务周期结束以后，对FPGA重新进行配置，以调整精度。3位数字相关是本发明对现有技术的一个改进，现有的HUT方案和NASA方案只能够实现1位、1.6位或2位量化的数字相关，本发明的3位数字相关能够提供比1位和2位数字相关更高的辐射测量精度。

延时移相单元是采用数字移相技术的正交解调模块的核心部分，延时移相是数字移相技术中的一种方法，它的原理是合理选择延时电路的时钟频率，使得一个时钟周期正好可以将输入信号的中心频率产生1/4周期的延时，因此当需要移相的数字信号延时一个时钟周期后，信号相位也就正好改变1/4周期。采用延时移相方法实现数字移相的优点是移相电路的结构非常简单，只需要一级寄存器就可以实现，从而简化了系统的复杂度。通过上述的延时移相方法实现了正交解调，解调产生了同相(I)和正交(Q)信号分量，将I/Q信号合成一路总线，通过总线输出单元输出，再进行后续的相关处理。合成总线的目的是避免后面相关部分的连线过于复杂。

相关处理模块的功能是将前述经过正交解调后的I/Q数字信号实现相关处理。相关处理包括自相关和互相关，这里的自相关是指8个通道的自相关，互相关是指任意两个通道之间的互相关。在本发明中，数字相关可以有不同的实现方案，如最小冗余方案和全冗余方案。将8个通道中的任意两个进行组合，共有 $C_8^2=28$ 种组合方式，这种方法就叫做全冗余。8个天线一维排列，形成不间断的基线只能到23，也就是在28种组合中选择特定的23种组合，这种方法就是最小冗余。采用最小冗余方案可以实现功能，但精度不高，采用全冗余方案，精度高，但相应的开销也比较大。根据实际需要，通过对FPGA编程可以实现最小冗余或全冗余。

下面结合图2对相关处理模块做进一步的详细说明，如图2所示为8通道全冗余相关电路图。在该实施例中，要对8路输入信号进行1路自相关处理，同时对8路输入信号中的任意两路进行互相关处理，因此在整个电路中有1个自相关器和28个互相关器，在图中自相关器是标号为base line_dc的相关器，互相关器是标号从base line_dc1至base line_dc28的相关器。在本实施例中只进行了1路自相关，而不是8路自相关，进行8路自相关的目的是检测8个通道的幅度平衡，同时也可以通过8路平均，提高自相关的精度。由于在本实施例的具体要求中只需要1路自相关，未要求8路自相关，因此在图2中只对8路信号进行了1路自相关处理，但实际上8个通道的自相关应该与1路自相关处理基本相同，用同样的方法可以实现8路自相关。在图中还有标号为integrate time的积分时间控制电路，它是用计数器实现的，其作用是控制积分时间，它是决定辐射测量精度的决定因素之一，它的一路输出进入标号为pulse_shaping_1period的做脉冲整形电路。脉冲整形电路的作用是将输入的任意宽度的正脉冲整形为一个时钟周期的正脉冲，无论相关积分时间如何改变，该电路可以在积分时间控制电路产生上升沿时，生成一个时钟周期的正脉冲，该脉冲将前一个积分时间内相关所得的结果锁存；积分时间控制电路触发基线选择器，以便在后续步骤中可以将积分结果顺序输出；同时，脉冲整形电路与各个相关器的rs1输入端相连，脉冲整形电路产生的脉冲将所有的相关器重新复位，以进行下一个周期的相关和积分。图中还有一29路的多路选择器，多路选择器的接入端标号是从d0至d28。信号经过译码器后连入相关器，其中第一路信号要做自相关处理，故第一路信号通过译码器后分成两路连入自相关器base line_dc，一路连入相关器的In1接口，另一路连入相关器的In2接口，这两路相同的信号在自相关器中做自相关处理，自相关处理结束以后，自相关器base line_dc的输出端与多路选择器的d0输入端相连。第一路信号除了做自相关处理外还要做互相关处理，该路信号要与其他7路信号做互相关，第一路信号分别接入互相关器base line_dc1至互相关器baseline_dc7的In1接口，这些互相关器的In2接口分别与第二，第三，第四，第五，第六，第七，第八路信号相连接，从而在这些互相关器中实现第一路信号与其他七路信号间的互相关操作，这些互相关器的输出端分别与多路选择器的d1至d7输入端连接。对第二路信号，无需做自相关处理，只有互相关处理。因为第二路信号与第一路信号间的互相关处理已经实现，故第二路信号只需与第三，第四，第五，第六，第七，第八路信号做互相关处理，这些互相关处理分别在互相关器base line_dc8至base line_dc13中实现，第二路信号分别接入上述相关器的In1接口，这些互相关器的In2接口分别与第三，第四，第五，第六，第七，第八路信号相连接，这些不同的信号在互相关器中做互相关操作，所得结果分别输出到多路选择器的d8至d13输入端。对于第三，第四，第五，第六，第七，第八路信号的处理与第二路信号相类似，都只有互相关处理。第三路信号连入互相关器base line_dc14至base line_dc18的In1接口，这些互相关器的In2接口分别与第四，第五，第六，第七，第八路信号相连接，不同的信号在互相关器中做互相关操作，所得结果分别输出到多路选择器的d14至d18输入端。第四路信号连入互相关器base line_dc19至base line_dc22的In1接口，这些互相关器的In2接口分别与第五，第六，第七，第八路信号相连接，不同的信号在互相关器中做互相关操作，所得结果分别输出到多路选择器的d19至d22输入端。第五路信号连入互相关器base line_dc23至base line_dc25的In1接口，这些互相关器的In2接口分别与第六，第七，第八路信号相连接，不同的信号在互相关器中做互相关操作，所得结果分别输出到多路选择器的d23至d25输入端。第六路信号连入互相关器base line_dc26至base line_dc27的In1接口，这些互相关器的In2接口分别与第七，第八路信号相连接，不同的信号在互相关器中做互相关操作，所得结果分别输出到多路选择器的d26至d27输入端。第七路信号连入互相关器base line_dc28的In1接口，该互相关器的In2接口与第八路信号相连接，不同的信号在互相关器中做互相关操作，所得结果输出到多路选择器的d28输入端。多路选择器的29个输入端分别是1路自相关产生的信号和28路互相关产生的信号。此外多路选择器还有一个选择信号输入端se1，它与基线选择器相连接，其作用是对多路选择器的输出进行选择。相关处理所得的结果最后通过总线输出。基线选择器还有一w_en输出端，w_en是格式转化输出的使能信号，在相关结束后，该信号触发后面的格式转换电路，使相关结果顺序输出。

经过正交解调和相关处理以后，数字相关电路中的工作大致已经完成，下面进入数据格式转换和外部接口电路。

数据格式转换和外部接口电路是用同一片FPGA来实现的，本实施例选用的FPGA为XILINX的Virtex2v1000。数据格式转换和外部接口电路按照功能划分为三个模块，分别为数据格式转换模块、外部接口模块和补偿模块。

在上一步相关所得的结果的精度通常比较高，甚至可以达到30～40位，而实际需要的精度通常不会超过16位，因此在数据输出之前先要进行格式转换。在前述的数字相关电路中有一数据格式转换单元，该单元与此处的数据格式转换模块相比，虽然名称类似且都实现数据格式转换的功能，但它们的应用环境或者说作用是不一样的。前述的数据格式转换单元的作用是将输入数据的格式转换为适合相关处理的数据格式，而数据格式转换模块是要将相关结果转换为能够通过接口传输的格式。

数据格式转换的原理是将相关结果的I/Q信号保留高16位，对低位数据直接截断，然后按照8位数据接口的要求顺序输出I/Q信号的高位和低位。

在背景技术中提到，由于数字相关器在正交解调模块的延时移相单元中采用数字延时的方法进行移相，因此当相关处理后的信号通过数据格式转换和外部接口电路输出后会产生镜像。为了不影响数字相关器的最终效果，本发明的样本延迟移相数字相关器通过补偿模块消除镜像。

补偿模块的具体工作流程如下：

步骤10、计算样本延迟移相数字相关器的可见度函数的误差项。如公式(1)所示，样本延迟移相数字相关器的可见度函数的虚部被一个SINC函数加权，该SINC函数就是所述的误差项。在SINC函数中，函数与带宽Δω和中心频率ω₀相关，在不同系统设计中，带宽Δω和中心频率ω₀是可变的，因此要根据实际情况，输入带宽Δω和中心频率ω₀的值，计算误差项的结果。对特定的系统，带宽Δω和中心频率ω₀的值是一定的，无需计算，可直接设定。

步骤20、根据误差项的结果，补偿可见度函数。对可见度函数做补偿的实现方法是将可见度函数的虚部做加权，也就是将虚部除以误差项(SINC函数)，得到一个新的、补偿后的可见度函数。

补偿模块的功能可通过对FPGA编程实现。

如图4所示，为数据格式转换模块和补偿模块的电路图。在该电路中有寄存器、多路选择器、2位计数器和FPGA。在该电路中，FPGA通过编程实现补偿模块的功能。FPGA从相关处理模块的输出端输入经过相关处理后的信号，在FPGA中实现相位的补偿，去除线性相位偏差所产生的镜像问题。在该电路中还有5个寄存器，第一至第四寄存器的输入端与FPGA的输出端相连，第一寄存器的作用是存放I信号的高位，第二寄存器的作用是存放I信号的低位，第三寄存器的作用是存放Q信号的高位，第四寄存器的作用是存放Q信号的低位。第五寄存器一端与2位计数器相连，另一端与多路选择器相连，其作用是对2位计数器产生的选通信号产生一个延时，从而保证在多路选择器输入数据有效时，才输出数据。本发明的实施例中需要输出的I/Q信号各16位，共32位，通过8位接口传输时，需要4个时钟周期才可以传输完毕，2位计数器的功能是分别选择32位数据中的8位数据，使数据按特定顺序传输出去。寄存器的输出端与多路选择器相连接，I信号的高位所在的存储器与多路选择器的d0输入端相连，I信号的低位所在的存储器与多路选择器的d1输入端相连，Q信号的高位所在的存储器与多路选择器的d2输入端相连，Q信号的低位所在的存储器与多路选择器的d3输入端相连，在2位计数器的作用下，多路选择器将I/Q信号的高16位保留，低位截断。

I/Q信号在数据格式转换以后进入外部接口模块，该外部接口模块为8位数据接口，它的功能是按要求顺序输出I/Q信号的高位和低位。

参考图5，另一实施例制作的3位量化合成孔径辐射计数字相关器，在上述的数字相关器的基础上增加DA数据格式转换电路；在保证数据通过数据接口传输的同时，还可以增加DA数据格式转换功能。

所述的DA数据格式转换电路可以用型号为AD9760的数模转换器来实现，该数模转换器有两个输入端，其标号分别为data_dc和slice_select，其中的data_dc输入端与前述的数字相关电路的out1输出端相连，slice_select输入端则与数字相关电路的slice_select1相连；该数模转换器有两个输出端，分别为da1和da2，分别输出可见度函数的实部与虚部。

所述的DA数据格式转换电路的具体功能是将数字相关电路中所得到的相关结果转换为模拟量，并将转换以后的不同基线的相关结果顺序输出，从而能够在示波器上实时观测到所有基线的相关结果，便于系统调试阶段的幅度及相位平衡的调整，以及系统试验和应用时验证系统是否工作于正常状态。利用已有的AD9760就能完成上述的功能。

本发明的样本延迟移相数字相关器能够有效地克服现有的数字相关器中由于数字延时移相所造成的镜像问题。在图6中，经过补偿后的数字信号的成像结果与理想正交相位得到的图像结果几乎完全一致。

Claims (9)

1.一种样本延迟移相数字相关器，包括：高速的ADC、数字相关电路、数据格式转换和外部接口电路；所述的数字相关电路利用FPGA编程实现其功能，通过对FPGA重新配置，实现从1位到3位的数字相关；其特征在于，所述的数据格式转换和外部接口电路由数据格式转换模块、外部接口模块和补偿模块组成，所述的高速ADC从外部的接收机接收已经过放大和变频处理的天线单元的模拟信号，并将这些模拟信号转变为数字信号，转换后的数字信号进入数字相关电路；在数字相关电路中，对数字信号按顺序进行正交解调和相关处理，将相关处理所得到的结果送入所述的数据格式转换和外部接口电路，数据格式转换和外部接口电路中的补偿模块对相关后的数字信号进行相位补偿，消除在正交解调时所产生的线性相位偏差，然后由数据格式转换模块进行数据格式转换，使之成为能够通过接口传输的格式，最后由外部接口模块按要求顺序输出数字信号的高位和低位。

2.根据权利要求1所述的样本延迟移相数字相关器，其特征在于，还包括DA数据格式转换电路，该DA数据格式转换电路是将数字相关电路中所得到的相关结果转换为模拟量，并将转换以后的不同基线的相关结果顺序输出，在示波器上实时观测所有基线的相关结果。

3.根据权利要求1或2所述的样本延迟移相数字相关器，其特征在于，所述的高速ADC是指采样速率在100MSPS以上的ADC。

4.根据权利要求1或2所述的样本延迟移相数字相关器，其特征在于，所述的数字相关电路由正交解调模块和相关处理模块组成，正交解调模块的功能是对数字中频信号进行正交解调，生成I/Q数字信号，相关处理模块的功能是将正交解调后的I/Q数字信号实现相关处理。

5.根据权利要求4所述的样本延迟移相数字相关器，其特征在于，所述的正交解调模块采用数字移相技术实现正交解调，正交解调模块按功能进一步划分为数据格式转换单元、相关精度选择单元、延时移相单元和总线输出单元；数据格式转换单元的作用是将输入数据转换为适合相关处理的数据格式，相关精度选择单元的作用是根据系统精度的要求，选择有效数据的位数，延时移相单元是采用数字移相技术中的延时移相方法实现正交解调。

6.根据权利要求4所述的样本延迟移相数字相关器，其特征在于，所述的相关处理模块中的相关处理包括自相关处理和互相关处理，自相关处理是在各自通道内进行，互相关处理指任意两个通道之间的互相关处理。

7.根据权利要求4所述的样本延迟移相数字相关器，其特征在于，所述的相关处理模块中的数字相关方式包括全冗余和最小冗余在内的不同的实现方式，这些不同的实现方式通过对FPGA的不同配置来实现。

8、一种应用权利要求1所述的样本延迟移相数字相关器的相位补偿方法，包括以下步骤：

步骤1)、对经过欠采样和正交解调处理后的数字信号做复相关运算，得到实际正交信号的可见度函数；

步骤2)、对理想的正交信号做复相关运算，得到理想正交信号的可见度函数；

步骤3)、对实际正交信号的可见度函数和理想正交信号的可见度函数做比对，得到实际正交信号的可见度函数的误差项；

步骤4)、根据误差项生成补偿因子，修正可见度函数，得到一新的、补偿后的可见度函数。

9、根据权利要求8所述的相位补偿方法，其特征在于，所述的误差项是一个SINC函数，其表达式为

该函数与带宽Δω和中心频率ω₀相关，所述的SINC函数加权在实际正交信号的可见度函数的虚部。

Images