CN107425014A - 一种阵列基板及其制作方法、显示面板 - Google Patents
一种阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN107425014A CN107425014A CN201710344384.2A CN201710344384A CN107425014A CN 107425014 A CN107425014 A CN 107425014A CN 201710344384 A CN201710344384 A CN 201710344384A CN 107425014 A CN107425014 A CN 107425014A
- Authority
- CN
- China
- Prior art keywords
- grid line
- semiconductor layer
- gate electrode
- gate insulator
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005224 laser annealing Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 239000010408 film Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示面板，在激光对非晶硅层照射获取多晶硅半导体时，根据传统的制作工艺得到的阵列基板中的栅电极和栅线为联通状态，将导致激光能量沿着栅线进行扩散的问题，本发明通过间隔设置栅电极和栅线，使得在制备多晶硅半导体层时，栅电极与栅线为未连通状态，从而避免了激光能量的扩散问题，激光能量能够集中对非晶硅层照射，短时间内提升栅电极的温度，提升多晶硅的转换效率以及激光能量的利用效率，实现使用较少的激光资源制备晶粒更大，迁移率更高的多晶硅半导体的效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
目前应用于TFT LCD(Thin Film Transistor，薄膜晶体管)(LiquidCrystalDisplay，液晶显示装置)的材料主要包括，非晶硅(a-Si TFT)以及多晶硅(Poly-SiTFT)。其中，多晶硅主要包含HTPS(High Temperature Poly-Silicon，高温多晶硅)与LTPS(Low Temperature Poly-Silicon，低温多晶硅)。
由于非晶硅存在低迁移率、低稳定性等很多无法避免的缺点，而LTPS具有较高的迁移率及稳定性，其迁移率甚至可达非晶硅的几十倍甚至几百倍。因此，采用低温多晶硅材料形成薄膜晶体管的技术得到了迅速发展，由LTPS衍生的新一代LCD或OLED(OrganicLight-Emitting Diode，有机电致发光显示装置)成为重要的显示技术，尤其是OLED显示装置。
现有的采用LTPS技术的显示装置为顶栅型结构，但顶栅型结构需要利用9至11次掩膜版工艺。然而，底栅型低温多晶硅薄膜晶体管只需利用4至6次掩膜版工艺即可制备完成，相比顶栅型低温多晶硅薄膜晶体管的成本更容易控制。
通常形成多晶硅半导体层的工艺为，先形成非晶硅半导体层，然后对非晶硅层通过局部激光退火工艺，使得非晶硅半导体层中栅电极对应的区域转化为多晶硅半导体层，一次照射即可完成熔融结晶，从而提升了半导体器件的迁移率，适合高世代线生产，而且工艺窗口较宽。
然而，由于金属的传热效率很高，而且与栅电极相连的栅线遍布整个显示面板，导致照射在非晶硅半导体层上的热量传递给栅电极，再通过与栅电极连接的栅线将照射能量分散到显示面板的各个区域，使得激光能量用于转化非晶硅半导体层的效率低，晶化效果较差。
综上所述，如何提高多晶硅转换的照射激光的利用效率，提升多晶硅的转换效果，成为业界关注的问题。
发明内容
本发明实施例提供的一种阵列基板，包括：衬底基板；位于所述衬底基板之上的多行栅线，以及与每行所述栅线对应且间隔设置的栅电极；位于所述栅电极和栅线之上的栅极绝缘层以及位于所述栅极绝缘层上的第一过孔以及第二过孔，其中，所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线；位于所述栅极绝缘层之上的导电连接层和多晶硅半导体层，且所述导电连接层通过所述第一过孔和所述第二过孔，连通所述栅线和所述栅电极；位于所述多晶硅半导体层之上的源漏极。
在激光对非晶硅层照射获取多晶硅半导体时，根据传统的制作工艺得到的阵列基板中的栅电极和栅线为联通状态，将导致激光能量沿着栅线进行扩散的问题，本发明通过间隔设置栅电极和栅线，使得在制备多晶硅半导体层时，栅电极与栅线为未连通状态，从而避免了激光能量的扩散问题，激光能量能够集中对非晶硅层照射，短时间内提升栅电极的温度，提升多晶硅的转换效率以及激光能量的利用效率，实现使用较少的激光资源制备晶粒更大，迁移率更高的多晶硅半导体的效果。
较佳地，所述导电连接层和所述源漏极为同层设置。
较佳地，形成所述导电连接层与所述源漏极的材料相同。
由于导电连接层和源漏极的形成材料相同，可一次同时形成导电连接层和源漏极，从而缩短了制备时间，提升了制备效率。
较佳地，所述栅电极和所述栅线为同层设置。
较佳地，所述阵列基板还包括：位于所述多晶硅半导体层之上的第二非晶硅半导体层和n型多晶硅半导体层。
其中，增设所述第二非晶硅半导体层的主要为了降低漏电流；增设所述n型多晶硅半导体层的主要作用是为了增加开态电流。
本发明实施例提供的一种显示面板，包括：上述的阵列基板。
在激光对非晶硅层照射获取多晶硅半导体时，根据传统的制作工艺得到的阵列基板中的栅电极和栅线为联通状态，将导致激光能量沿着栅线进行扩散的问题，本发明通过间隔设置栅电极和栅线，使得在制备多晶硅半导体层时，栅电极与栅线为未连通状态，从而避免了激光能量的扩散问题，激光能量能够集中对非晶硅层照射，短时间内提升栅电极的温度，提升多晶硅的转换效率以及激光能量的利用效率，实现使用较少的激光资源制备晶粒更大，迁移率更高的多晶硅半导体的效果。
较佳地，所述阵列基板为底栅型的低温多晶硅基板。
本发明实施例提供的一种阵列基板的制作方法，包括：在衬底基板上通过构图工艺形成多行栅线和与每行所述栅线对应且间隔设置的栅电极；在所述栅电极和所述栅线上形成栅极绝缘层；在所述栅极绝缘层上通过构图工艺形成多晶硅半导体层；在所述多晶硅半导体层上形成源漏极，在所述栅极绝缘层上形成导电连接层，其中，所述导电连接层通过位于所述栅极绝缘层上的第一过孔和第二过孔，连通所述栅线和所述栅电极；所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线。
在激光对非晶硅层照射获取多晶硅半导体时，根据传统的制作工艺得到的阵列基板中的栅电极和栅线为联通状态，将导致激光能量沿着栅线进行扩散的问题，本发明通过间隔设置栅电极和栅线，使得在制备多晶硅半导体层时，栅电极与栅线为未连通状态，从而避免了激光能量的扩散问题，激光能量能够集中对非晶硅层照射，短时间内提升栅电极的温度，提升多晶硅的转换效率以及激光能量的利用效率，实现使用较少的激光资源制备晶粒更大，迁移率更高的多晶硅半导体的效果；本发明通过掩膜版工艺，一次性形成包括两个过孔的栅极绝缘层，从而提高了工艺的可控性，以及阵列基板的制备效率。
较佳地，形成栅极绝缘层，包括：
通过构图工艺形成包括第一过孔和第二过孔的栅极绝缘层，其中，所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线。
较佳地，在形成所述栅极绝缘层之后，在形成导电连接层之前，该方法还包括：
对所述栅极绝缘层进行刻蚀，得到暴露出所述栅电极的第一过孔，以及暴露出所述栅线的第二过孔。
较佳地，在所述栅极绝缘层上通过构图工艺形成多晶硅半导体层，包括：
在所述栅极绝缘层上通过构图工艺形成第一非晶硅半导体层；
对所述第一非晶硅半导体层中所述栅电极对应的区域进行局部激光退火工艺，形成多晶硅半导体层。
较佳地，所述局部激光退火工艺为MLA局部激光退火工艺。
由于MLA局部激光退火技术只对第一非晶硅半导体层中栅电极对应的区域集中照射，相比现有技术采用的准分子激光退火技术(ELA)对整块基板进行照射，多晶硅的转换效率更高，多晶硅转换的照射激光的利用效率也更高。
较佳地，在形成源漏极的同时，通过同一构图工艺，在所述栅极绝缘层上形成导电连接层，其中，所述形成所述导电连接层的材料与形成所述源漏极的材料相同。
由于导电连接层和源漏极的材料相同，因此在沉积用于形成源漏极的金属层时，可同时形成导电连接层，从而缩短了制备时间，提升了制备效率。
附图说明
图1为本发明实施例一提供的一种阵列基板的结构示意图；
图2为本发明实施例一提供的有源层的结构示意图；
图3为本发明实施例三提供的一种阵列基板的制作方法的流程示意图；
图4a为本发明实施例三提供的栅电极与栅线的位置关系的结构示意图；
图4b为本发明实施例三提供的第一过孔与第二过孔的位置关系的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
参见图1，本发明实施例一提供了一种阵列基板，包括：衬底基板110；位于衬底基板110之上的多行栅线130，以及与每行栅线130对应且间隔设置的栅电极120；位于栅电极120和栅线130之上的栅极绝缘层140以及位于栅极绝缘层140上的第一过孔141以及第二过孔142，其中，所述第一过孔141暴露出栅电极120，所述第二过孔142暴露出栅线130；位于栅极绝缘层140之上的导电连接层150和多晶硅半导体层161，且所述导电连接层150通过第一过孔141和第二过孔142，连通栅线130和栅电极120；位于多晶硅半导体层161之上的源漏极170。
其中，每一行栅线130可驱动该栅线对应的栅电极120，每一栅电极120对应一薄膜晶体管TFT。
其中，参见图2，所述阵列基板还包括：位于多晶硅半导体层161之上的第二非晶硅半导体层163和n型多晶硅半导体层164，以及与多晶硅半导体层161同层的第一非晶硅半导体层162。具体地，多晶硅半导体层161在衬底基板上的正投影和栅电极在衬底基板上的正投影至少部分重叠。此时，多晶硅半导体层161、第一非晶硅半导体层162、第二非晶硅半导体层163和n型多晶硅半导体层164形成有源层160(参见图1)。所述第二非晶硅半导体层163主要用于降低漏电流，n型多晶硅半导体层164主要用于增加开态电流。
通过间隔设置栅电极和栅线，使得在制备多晶硅半导体层时，栅电极与栅线为不连通状态，从而避免了转换非晶硅半导体层的激光能量的扩散问题，使激光能够更集中的对非晶硅层照射，在短时间内提升栅电极的温度，也提升了多晶硅的转换效率以及激光能量的利用效率，实现使用较少的激光资源制备晶粒更大、迁移率更高的多晶硅半导体的效果。
其中，与栅电极对应设置的多晶硅半导体层161为p型多晶硅半导体层。
为缩短制备时间，提升效率，导电连接层150和源漏极170可通过同一构图工艺同时制备形成，即导电连接层150和源漏极170同层设置，且用于形成导电连接层150与源漏极170的材料可为同一种导电材料。
为缩短制备时间，提升效率，栅电极120和栅线130可同时制备，即栅电极120和栅线130同层设置，且用于形成栅电极120与栅线130的材料可为同一种导电材料。
实施例二：
本发明实施例二提供了一种显示面板，该显示面板包括：实施例一所述的阵列基板。具体地，所述阵列基板为底栅型的低温多晶硅LTPS基板。
实施例三：
参见图3，本发明实施例三提供了一种阵列基板的制作方法，包括：
S301、在衬底基板上通过构图工艺形成多行栅线和与每行所述栅线对应且间隔设置的栅电极；所述栅电极与所述栅线的位置关系如图4a所示；
S302、在所述栅电极和所述栅线上形成栅极绝缘层；
S303、在所述栅极绝缘层上通过构图工艺形成多晶硅半导体层；
S304、在所述多晶硅半导体层上形成源漏极，在所述栅极绝缘层上形成导电连接层。
具体地，所述导电连接层通过位于所述栅极绝缘层上的第一过孔141和第二过孔142，连通所述栅线和所述栅电极；其中，所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线，第一过孔141与第二过孔142的位置关系如图4b所示。
其中，栅极绝缘层上的第一过孔和第二过孔可以在形成栅极绝缘层的时候就形成，也可以在形成栅极绝缘层之后形成，然而导电连接层必须在多晶硅半导体层形成之后才能制备。
也就是说，形成第一过孔和第二过孔的制备方法有两种：
第一种制备方法：形成栅极绝缘层的同时制备第一过孔和第二过孔，即通过构图工艺形成包括第一过孔和第二过孔的栅极绝缘层，其中，所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线。
其中，通过构图工艺形成包括第一过孔和第二过孔的栅极绝缘层，具体包括：
沉积绝缘材料得到第一绝缘膜层；
在所述第一绝缘膜层之上形成预设形状的掩膜版；
利用所述掩膜版通过曝光显影等步骤，形成包括第一过孔和第二过孔的栅极绝缘层；
剥离所述掩膜版，得到栅极绝缘层。
第二种制备方法：在形成所述栅极绝缘层之后，在形成导电连接层之前，制备第一过孔和第二过孔，即对所述栅极绝缘层进行刻蚀，得到暴露出所述栅电极的第一过孔，以及暴露出所述栅线的第二过孔。
通过第一种制备方法制备过孔，避免了第二种方法带来的刻蚀栅极绝缘层形成过孔的时间较长的问题，提高了工艺的可控性，以及阵列基板的制备效率，但是意味着后续步骤中不要让导电物质使栅电极和栅线相连；通过第二种方式制备过孔，避免了第一种方法带来的过孔制备时间早于多晶硅半导体层，因此，在沉积材料时要避免让栅线与栅电极连通的问题，但是工艺步骤简单，可操作性强。
具体地，步骤S303包括：
在所述栅极绝缘层上通过构图工艺形成第一非晶硅半导体层；
对所述第一非晶硅半导体层中所述栅电极对应的区域进行局部激光退火工艺，形成P型多晶硅半导体层。
在步骤S303之后，该方法还包括：
在P型多晶硅半导体层上通过构图工艺依次形成第二非晶硅半导体层和N型多晶硅半导体层；
在N型多晶硅半导体层上通过沉积形成用于形成源漏极的金属层；
此时，对N型多晶硅半导体层上形成的金属层进行刻蚀得到源漏极，即执行步骤S304中的形成源漏极；
继续对N型多晶硅半导体层和第二非晶硅半导体层进行刻蚀，直到将n型多晶硅半导体层刻断，且对第二非晶硅半导体层过刻；，此时刻断的n型多晶硅半导体层、过刻的第二非晶硅半导体层以及p型多晶硅半导体层、处于p型多晶硅半导体层周围的第一非晶硅半导体层共同形成有源层。
具体地，步骤S304中在所述栅极绝缘层上形成导电连接层这一步骤，只需在步骤S303形成多晶硅半导体层之后均可执行。
优选地，在形成源漏极的同时，通过同一构图工艺，在所述栅极绝缘层上形成导电连接层。即在形成用于形成源漏极的金属层的同时形成导电连接层。
其中，所述局部激光退火工艺为MLA(Microlens Array)局部激光退火工艺。
由于MLA局部激光退火技术只对非晶硅半导体层的栅电极对应的区域集中照射，相比现有技术采用的准分子激光退火技术(ELA)对整块基板进行照射，转换效率更高，多晶硅转换的照射激光的利用效率也更高。
综上所述，本发明实施例提供了一种阵列基板及其制作方法、显示面板，在激光对非晶硅层照射获取多晶硅半导体时，根据传统的制作工艺得到的阵列基板中的栅电极和栅线为联通状态，将导致激光能量沿着栅线进行扩散的问题，本发明通过间隔设置栅电极和栅线，使得在制备多晶硅半导体层时，栅电极与栅线为未连通状态，从而避免了激光能量的扩散问题，激光能量能够集中对非晶硅层照射，短时间内提升栅电极的温度，提升多晶硅的转换效率以及激光能量的利用效率，实现使用较少的激光资源制备晶粒更大，迁移率更高的多晶硅半导体的效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板之上的多行栅线，以及与每行所述栅线对应且间隔设置的栅电极；
位于所述栅电极和栅线之上的栅极绝缘层以及位于所述栅极绝缘层上的第一过孔以及第二过孔，其中，所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线；
位于所述栅极绝缘层之上的导电连接层和多晶硅半导体层，且所述导电连接层通过所述第一过孔和所述第二过孔，连通所述栅线和所述栅电极；
位于所述多晶硅半导体层之上的源漏极。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电连接层和所述源漏极为同层设置。
3.根据权利要求1所述的阵列基板，其特征在于，所述栅电极和所述栅线为同层设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述多晶硅半导体层之上的第二非晶硅半导体层和n型多晶硅半导体层。
5.一种显示面板，其特征在于，包括：权利要求1-4任一项所述的阵列基板。
6.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上通过构图工艺形成多行栅线和与每行所述栅线对应且间隔设置的栅电极；
在所述栅电极和所述栅线上形成栅极绝缘层；
在所述栅极绝缘层上通过构图工艺形成多晶硅半导体层；
在所述多晶硅半导体层上形成源漏极，在所述栅极绝缘层上形成导电连接层，其中，所述导电连接层通过位于所述栅极绝缘层上的第一过孔和第二过孔，连通所述栅线和所述栅电极；所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线。
7.根据权利要求6所述的方法，其特征在于，形成栅极绝缘层，包括：
通过构图工艺形成包括第一过孔和第二过孔的栅极绝缘层，其中，所述第一过孔暴露出所述栅电极，所述第二过孔暴露出所述栅线。
8.根据权利要求6所述的制作方法，其特征在于，在形成所述栅极绝缘层之后，在形成导电连接层之前，该方法还包括：
对所述栅极绝缘层进行刻蚀，得到暴露出所述栅电极的第一过孔，以及暴露出所述栅线的第二过孔。
9.根据权利要求6-8任一项所述的制作方法，其特征在于，在所述栅极绝缘层上通过构图工艺形成多晶硅半导体层，包括：
在所述栅极绝缘层上通过构图工艺形成第一非晶硅半导体层；
对所述第一非晶硅半导体层中所述栅电极对应的区域进行局部激光退火工艺，形成多晶硅半导体层。
10.根据权利要求9所述的制作方法，其特征在于，所述局部激光退火工艺为MLA局部激光退火工艺。
11.根据权利要求6所述的制作方法，其特征在于，在形成源漏极的同时，通过同一构图工艺，在所述栅极绝缘层上形成导电连接层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710344384.2A CN107425014B (zh) | 2017-05-16 | 2017-05-16 | 一种阵列基板及其制作方法、显示面板 |
| PCT/CN2018/078681 WO2018210041A1 (zh) | 2017-05-16 | 2018-03-12 | 一种阵列基板及其制作方法、显示面板 |
| US16/096,587 US11532643B2 (en) | 2017-05-16 | 2018-03-12 | Array substrate, manufacturing method thereof, display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710344384.2A CN107425014B (zh) | 2017-05-16 | 2017-05-16 | 一种阵列基板及其制作方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107425014A true CN107425014A (zh) | 2017-12-01 |
| CN107425014B CN107425014B (zh) | 2021-02-05 |
Family
ID=60425615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710344384.2A Active CN107425014B (zh) | 2017-05-16 | 2017-05-16 | 一种阵列基板及其制作方法、显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11532643B2 (zh) |
| CN (1) | CN107425014B (zh) |
| WO (1) | WO2018210041A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018210041A1 (zh) * | 2017-05-16 | 2018-11-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN109037240A (zh) * | 2018-07-27 | 2018-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290413A (zh) * | 2010-06-17 | 2011-12-21 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN104867972A (zh) * | 2014-02-20 | 2015-08-26 | 北大方正集团有限公司 | 集成驱动电阻的dmos器件及其制作方法 |
| US20150270408A1 (en) * | 2014-03-18 | 2015-09-24 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN105609422A (zh) * | 2016-03-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569185A (zh) * | 2010-12-22 | 2012-07-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN102543860B (zh) * | 2010-12-29 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板的制造方法 |
| CN104134674B (zh) * | 2014-07-18 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN104810375B (zh) * | 2015-04-28 | 2018-09-04 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法和一种显示装置 |
| CN107425014B (zh) | 2017-05-16 | 2021-02-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
-
2017
- 2017-05-16 CN CN201710344384.2A patent/CN107425014B/zh active Active
-
2018
- 2018-03-12 US US16/096,587 patent/US11532643B2/en active Active
- 2018-03-12 WO PCT/CN2018/078681 patent/WO2018210041A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290413A (zh) * | 2010-06-17 | 2011-12-21 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN104867972A (zh) * | 2014-02-20 | 2015-08-26 | 北大方正集团有限公司 | 集成驱动电阻的dmos器件及其制作方法 |
| US20150270408A1 (en) * | 2014-03-18 | 2015-09-24 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN105609422A (zh) * | 2016-03-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018210041A1 (zh) * | 2017-05-16 | 2018-11-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| US11532643B2 (en) | 2017-05-16 | 2022-12-20 | Beijing Boe Technology Development Co., Ltd. | Array substrate, manufacturing method thereof, display panel |
| CN109037240A (zh) * | 2018-07-27 | 2018-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
| CN109037240B (zh) * | 2018-07-27 | 2020-11-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018210041A1 (zh) | 2018-11-22 |
| US20200335523A1 (en) | 2020-10-22 |
| CN107425014B (zh) | 2021-02-05 |
| US11532643B2 (en) | 2022-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107026178A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN105762196B (zh) | 一种薄膜晶体管、其制作方法及相应装置 | |
| CN106910748A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| KR101659466B1 (ko) | Tft 어레이기판 및 그 제조방법 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| US10042211B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN105870135A (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
| CN106920836A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20190027612A1 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
| KR20110017248A (ko) | 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법 | |
| CN107170759A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2020062426A1 (zh) | 阵列基板及其制备方法和显示器件 | |
| CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| TW200537691A (en) | Active matrix pixel device with photo sensor | |
| CN107425014A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8405088B2 (en) | Thin film transistor and organic light emitting diode display device | |
| CN106952963B (zh) | 一种薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN105261636B (zh) | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| CN206584934U (zh) | 一种薄膜晶体管、阵列基板、显示装置 | |
| CN105957814B (zh) | 薄膜晶体管及其制备方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| US10516058B2 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
| KR20160008696A (ko) | 박막트랜지스터 제조방법 | |
| US20200105796A1 (en) | Array substrate, method for fabricating array substrate and display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |