CN107403837A - 一种横向双扩散金属氧化物半导体结构 - Google Patents
一种横向双扩散金属氧化物半导体结构 Download PDFInfo
- Publication number
- CN107403837A CN107403837A CN201610341652.0A CN201610341652A CN107403837A CN 107403837 A CN107403837 A CN 107403837A CN 201610341652 A CN201610341652 A CN 201610341652A CN 107403837 A CN107403837 A CN 107403837A
- Authority
- CN
- China
- Prior art keywords
- layer
- field
- field plate
- length
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 26
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 26
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 79
- 239000001301 oxygen Substances 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- HTCXJNNIWILFQQ-UHFFFAOYSA-M emmi Chemical compound ClC1=C(Cl)C2(Cl)C3C(=O)N([Hg]CC)C(=O)C3C1(Cl)C2(Cl)Cl HTCXJNNIWILFQQ-UHFFFAOYSA-M 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的实施例提供了一种横向双扩散金属氧化物半导体结构，该横向双扩散金属氧化物半导体结构的源极区域和/或漏极区域内设置有至少两个场板；其中，在源极区域中，第二场板与场氧层之间的距离小于第四场板与场氧层之间的距离时，在源极到漏极方向上，第二场板的长度小于第四场板的长度，且第一场板的长度小于第二场板的长度；在漏极区域中，第三场板与场氧层之间的距离小于第五场板与场氧层之间的距离时，在源极到漏极方向上，第三场板的长度小于第五场板的长度。本发明的实施例能够在整个低掺杂区域的横向场强上分布多个场强的峰值，从而弱化PN结处的场强，提升器件的耐压能力。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种横向双扩散金属氧化物半导体结构。
背景技术
横向双扩散金属氧化物半导体结构(LDMOS)是集成电源管理芯片(PowerIC)中的关键器件，工艺以单片集成(BCD)工艺为主，如何在不改变器件面积的基础上提升器件耐压是业内一直在研究的内容。
其中，场板技术可以集成在标准BCD工艺中，不用额外添加特别的工艺流程，将场板技术应用于高压LDMOS中是比较常见的方法。然而，如何对高压LDMOS的场板结构进行优化来大幅度提升器件耐压，成为了亟待解决的技术问题。
发明内容
本发明实施例的目的在于提供一种横向双扩散金属氧化物半导体结构，能够在整个低掺杂区域的横向场强上分布多个场强的峰值，从而弱化PN结处的场强，提升器件的耐压能力。
为了达到上述目的，本发明的实施例提供了一种横向双扩散金属氧化物半导体结构，包括栅极区域、源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的场氧层、覆盖在所述场氧层上的第一介质层、覆盖在所述第一介质层上的第二介质层，所述栅极区域设置有第一多晶硅层，所述第一多晶硅层向所述场氧层上延伸，且所述第一多晶硅层延伸到所述场氧层上的部分形成第一场板，所述源极区域和/或所述漏极区域内设置有至少两个场板；
其中，在所述源极区域中，第二场板与所述场氧层之间的距离小于第四场板与所述场氧层之间的距离时，在源极到漏极方向上，所述第二场板的长度小于所述第四场板的长度，且所述第一场板的长度小于所述第二场板的长度；
在所述漏极区域中，第三场板与所述场氧层之间的距离小于第五场板与所述场氧层之间的距离时，在源极到漏极方向上，所述第三场板的长度小于所述第五场板的长度。
其中，上述方案中，所述源极区域内，设置在所述第一介质层上的第一金属层在所述场氧层上的投影与所述场氧层具有第一重叠部分，且与所述第一重叠部分对应的所述第一金属层形成为所述第二场板；
所述漏极区域内，设置在所述第一介质层上的第一金属层在所述场氧层的投影与所述场氧层具有第二重叠部分，且与所述第二重叠部分对应的所述第一金属层形成为所述第三场板；
所述源极区域内，设置在所述第二介质层上的第二金属层在所述场氧层的投影与所述场氧层具有第三重叠部分，且与所述第三重叠部分对应的所述第二金属层形成为所述第四场板；
所述漏极区域内，设置在所述第二介质层上的第二金属层在所述场氧层的
投影与所述场氧层具有第四重叠部分，且与所述第四重叠部分对应的所述第二金属层形成为第五场板。
其中，上述方案中，所述漏极区域内设置有与所述第一金属层连接的第二多晶硅层，所述第二多晶硅层向所述场氧层上延伸，且所述第二多晶硅层延伸到所述场氧层上的部分形成第六场板，且所述第六场板在源极到漏极方向上的长度小于所述第三场板在源极到漏极方向上的长度。
其中，上述方案中，所述第三场板在源极到漏极方向上的长度等于所述第二场板和所述第一场板在源极到漏极方向上的长度之差。
其中，上述方案中，所述第三场板在源极到漏极方向上的长度为所述场氧层在源极到漏极方向上的长度的4％～10％。
其中，上述方案中，所述第四场板和所述第二场板在源极到漏极方向上的长度之差等于所述第五场板和所述第三场板在源极到漏极方向上的长度之差。
其中，上述方案中，所述第四场板和所述第二场板在源极到漏极方向上的长度之差为所述场氧层在源极到漏极方向上的长度的2％～8％。
其中，上述方案中，所述第一金属层通过设置在所述第一介质层上的第一过孔与重掺杂区域连接，所述第二金属层通过设置在所述第二介质层上的第二过孔与所述第一金属层连接。
其中，上述方案中，所述第二过孔位于所述第一过孔的正上方。
其中，上述方案中，所述第二多晶硅层与所述第一金属层延伸至所述漏极区域内的所述第一过孔中的部分连接。
本发明的上述方案至少具有以下有益效果：
在本发明的实施例中，在源极区域和/或漏极区域内设置有至少两个场板，并且在源极区域和/或漏极区域内设置的场板距离场氧层越大，则该场板在源极到漏极方向上的长度越长，从而使得设置的场板均能够在整个低掺杂区域的横向场强上分布多个场强的峰值，从而弱化PN结处的场强，提升器件耐压能力。
附图说明
图1表示本发明第一实施例的横向双扩散金属氧化物半导体结构的剖面结构示意图之一；
图2表示本发明第一实施例的横向双扩散金属氧化物半导体结构的剖面结构示意图之二；
图3表示本发明第二实施例中经过第一步处理后得到的器件的剖面结构的示意图；
图4表示本发明第二实施例中经过第二步处理后得到的器件的剖面结构的示意图；
图5表示本发明第二实施例中经过第三步处理后得到的器件的剖面结构的示意图；
图6表示本发明第二实施例中经过第四步处理后得到的器件的剖面结构的示意图。
附图标记说明：
1、第一场板；2、第二场板；3、第三场板；4、第四场板；5、第五场板；6、第六场板；7、场氧层；8、第一介质层；9、第二介质层；10、低掺杂区域；11、第一金属层；12、第二金属层；13、第一多晶硅层；14、第二多晶硅层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
第一实施例
如图1所示，为本发明的第一实施例提供的横向双扩散金属氧化物半导体结构，该横向双扩散金属氧化物半导体结构包括：
栅极区域、源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的场氧层7、覆盖在所述场氧层7上的第一介质层8、覆盖在所述第一介质层8上的第二介质层9，所述栅极区域设置有第一多晶硅层13，所述第一多晶硅层13向所述场氧层7上延伸，且所述第一多晶硅层13延伸到所述场氧层7上的部分形成第一场板1，所述源极区域和/或所述漏极区域内设置有至少两个场板；
其中，在所述源极区域中，第二场板2与所述场氧层7之间的距离小于第四场板4与所述场氧层7之间的距离时，在源极到漏极方向上，所述第二场板2的长度小于所述第四场板4的长度，且所述第一场板1的长度小于所述第二场板2的长度；
在所述漏极区域中，第三场板3与所述场氧层7之间的距离小于第五场板5与所述场氧层7之间的距离时，在源极到漏极方向上，所述第三场板3的长度小于所述第五场板5的长度。
其中，场板存在的主要的作用的是降低PN结处的电场强度，避免过早的在PN结处击穿。而本发明的实施例中，在源极区域和/或漏极区域设置了多个场板，并且在源极区域和/或漏极区域内设置的场板在竖直方向上距离场氧层7越大，则该场板在源极到漏极方向上的长度越长，从而当漏极连接高压电时，设置的每一个场板位于场氧层7上方的一端处可以形成一个场强峰值，即使得在整个低掺杂区域10的横向场强上分布多个场强的峰值，从而弱化PN结处的场强，提升器件耐压能力。
优选地，如图1所示，所述源极区域内，设置在所述第一介质层8上的第一金属层11在所述场氧层7上的投影与所述场氧层7具有第一重叠部分，且与所述第一重叠部分对应的所述第一金属层11形成为所述第二场板2；
所述漏极区域内，设置在所述第一介质层8上的第一金属层11在所述场氧层7的投影与所述场氧层7具有第二重叠部分，且与所述第二重叠部分对应的所述第一金属层11形成为所述第三场板3；
所述源极区域内，设置在所述第二介质层9上的第二金属层12在所述场氧层7的投影与所述场氧层7具有第三重叠部分，且与所述第三重叠部分对应的所述第二金属层12形成为所述第四场板4；
所述漏极区域内，设置在所述第二介质层9上的第二金属层12在所述场氧层7的投影与所述场氧层7具有第四重叠部分，且与所述第四重叠部分对应的所述第二金属层12形成为所述第五场板5。
其中，图1所示的实施例，通过分别改变源极区域和漏极区域的第一金属层11和第二金属层12在源极到漏极方向上的长度，来实现场板的增加。即在源极区域，将第一金属层11向漏极方向延伸，使得其在场氧层7上的投影与场氧层7具有重叠部分，从而形成第二场板2；在漏极区域，将第一金属层11向源极方向延伸，使得其在场氧层7上的投影与场氧层7具有重叠部分，从而形成第三场板3；在源极区域，将第二金属层12向漏极方向延伸，使得其在场氧层7上的投影与场氧层7具有重叠部分，从而形成第四场板4；在漏极区域，将第二金属层12向源极方向延伸，使得其在场氧层7上的投影与场氧层7具有重叠部分，从而形成第五场板5。
其中，上述第一场板1、第二场板2、第三场板3、第四场板4以及第五场板5之间可以任意组合。即，可单独在源极区域和/或漏极区域设置上述任意两个场板或者两个以上场板。
优选地，如图2所示，所述漏极区域内设置有与所述第一金属层11连接的第二多晶硅层14，所述第二多晶硅层14向所述场氧层7上延伸，且所述第二多晶硅层14延伸到所述场氧层7上的部分形成第六场板6，且所述第六场板6在源极到漏极方向上的长度小于所述第三场板3在源极到漏极方向上的长度。
其中，图2所示的实施例，通过在源极区域添加与第一金属层11连接的第二多晶硅层14，并使得该第二多晶硅层14向场氧层7上延伸，从而可以形成第六场板6。其中，第六场板6可与上述第一场板1至第五场板5中的任意一个或多个组合，构成其他实施例。
其中，优选地，所述第三场板3在源极到漏极方向上的长度等于所述第二场板2和所述第一场板1在源极到漏极方向上的长度之差，即如图1所示的L1＝L3。进一步地，所述第三场板3在源极到漏极方向上的长度为所述场氧层7在源极到漏极方向上的长度的4％～10％。
其中，优选地，所述第四场板4和所述第二场板2在源极到漏极方向上的长度之差等于所述第五场板5和所述第三场板3在源极到漏极方向上的长度之差，即如图1所示的L2＝L4。进一步地，所述第四场板4和所述第二场板2在源极到漏极方向上的长度之差为所述场氧层7在源极到漏极方向上的长度的2％～8％。
由上述可知，第二场板2、第三场板3、第四场板4和第五场板5在源极到漏极方向上的长度可根据低掺杂区域10的浓度来优化。
优选地，所述第一金属层11通过设置在所述第一介质层8上的第一过孔与重掺杂区域(N+)连接，所述第二金属层12通过设置在所述第二介质层9上的第二过孔与所述第一金属层11连接。其中，第一过孔和第二过孔均可以为多个，使得第一金属层11与N+之间的连接，以及第一金属层11与第二金属层12之间的连接更加容易通过工艺实现。
优选地，所述第二过孔位于所述第一过孔的正上方，使得本发明实施例的横向双扩散金属氧化物半导体结构，在工艺制程上更加容易实现。
优选地，第二多晶硅层14与所述第一金属层11延伸至所述漏极区域内的所述第一过孔中的部分连接，使得第二多晶硅层14与第一金属层11之间的连接更加容易通过工艺实现。
综上所述，本发明实施例的横向双扩散金属氧化物半导体结构，在不添加额外阶梯刻蚀的基础上，具有复合场板的阶梯场板，进而增加低掺杂区域表面的场强峰值数量，从而大幅度提升器件的耐压能力。
第二实施例
本发明第一实施例的横向双扩散金属氧化物半导体结构可通过如下工艺步骤实现：
第一步：通过光刻、注入、高温推阱过程在P型衬底片上形成P型区域(PW)以及低掺杂区域10(HVNW)，即形成如图3所示的结构。
第二步：通过选择性氧化(LOCOS)的方式形成用于隔离的场氧层7(FOX)，即形成如图4所示的结构。其中，场氧层7的厚度通常为6000埃米。
第三步：进行栅氧化，然后多晶硅(POLY)淀积、光刻、刻蚀，形成第一多晶硅层13和第二多晶硅层14，即形成如图5所示的结构。其中，栅氧化的厚度通常在800埃米～1000A埃米，POLY层的厚度通常为2000埃米～3000埃米。
第四步：进行重掺杂区(N+)光刻、注入及P+光刻、注入(其中，图6中未体现出P+)。
第五步：最后进入后段工艺，第一介质层8(ILD)垫积、刻蚀、第一金属层11垫积、刻蚀、第二介质层9(IMD)垫积、刻蚀、第二金属层12垫积、刻蚀形成如图2所示的LDMOS剖面结构。
通过上述步骤，形成的横向双扩散金属氧化物半导体结构，能够在整个低掺杂区域横向场强分布上多出场强的峰值，从而弱化PN结处的场强，提升器件耐压能力。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种横向双扩散金属氧化物半导体结构，包括栅极区域、源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的场氧层、覆盖在所述场氧层上的第一介质层、覆盖在所述第一介质层上的第二介质层，所述栅极区域设置有第一多晶硅层，所述第一多晶硅层向所述场氧层上延伸，且所述第一多晶硅层延伸到所述场氧层上的部分形成第一场板，其特征在于，所述源极区域和/或所述漏极区域内设置有至少两个场板；
其中，在所述源极区域中，第二场板与所述场氧层之间的距离小于第四场板与所述场氧层之间的距离时，在源极到漏极方向上，所述第二场板的长度小于所述第四场板的长度，且所述第一场板的长度小于所述第二场板的长度；
在所述漏极区域中，第三场板与所述场氧层之间的距离小于第五场板与所述场氧层之间的距离时，在源极到漏极方向上，所述第三场板的长度小于所述第五场板的长度。
2.如权利要求1所述的横向双扩散金属氧化物半导体结构，其特征在于，
所述源极区域内，设置在所述第一介质层上的第一金属层在所述场氧层上的投影与所述场氧层具有第一重叠部分，且与所述第一重叠部分对应的所述第一金属层形成为所述第二场板；
所述漏极区域内，设置在所述第一介质层上的第一金属层在所述场氧层的投影与所述场氧层具有第二重叠部分，且与所述第二重叠部分对应的所述第一金属层形成为所述第三场板；
所述源极区域内，设置在所述第二介质层上的第二金属层在所述场氧层的投影与所述场氧层具有第三重叠部分，且与所述第三重叠部分对应的所述第二金属层形成为所述第四场板；
所述漏极区域内，设置在所述第二介质层上的第二金属层在所述场氧层的投影与所述场氧层具有第四重叠部分，且与所述第四重叠部分对应的所述第二金属层形成为第五场板。
3.如权利要求2所述的横向双扩散金属氧化物半导体结构，其特征在于，所述漏极区域内设置有与所述第一金属层连接的第二多晶硅层，所述第二多晶硅层向所述场氧层上延伸，且所述第二多晶硅层延伸到所述场氧层上的部分形成第六场板，且所述第六场板在源极到漏极方向上的长度小于所述第三场板在源极到漏极方向上的长度。
4.如权利要求2所述的横向双扩散金属氧化物半导体结构，其特征在于，所述第三场板在源极到漏极方向上的长度等于所述第二场板和所述第一场板在源极到漏极方向上的长度之差。
5.如权利要求4所述的横向双扩散金属氧化物半导体结构，其特征在于，所述第三场板在源极到漏极方向上的长度为所述场氧层在源极到漏极方向上的长度的4％～10％。
6.如权利要求2所述的横向双扩散金属氧化物半导体结构，其特征在于，所述第四场板和所述第二场板在源极到漏极方向上的长度之差等于所述第五场板和所述第三场板在源极到漏极方向上的长度之差。
7.如权利要求6所述的横向双扩散金属氧化物半导体结构，其特征在于，所述第四场板和所述第二场板在源极到漏极方向上的长度之差为所述场氧层在源极到漏极方向上的长度的2％～8％。
8.如权利要求3所述的横向双扩散金属氧化物半导体结构，其特征在于，所述第一金属层通过设置在所述第一介质层上的第一过孔与重掺杂区域连接，所述第二金属层通过设置在所述第二介质层上的第二过孔与所述第一金属层连接。
9.如权利要求8所述的横向双扩散金属氧化物半导体结构，其特征在于，所述第二过孔位于所述第一过孔的正上方。
10.如权利要求8所述的横向双扩散金属氧化物半导体结构，其特征在于，所述第二多晶硅层与所述第一金属层延伸至所述漏极区域内的所述第一过孔中的部分连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610341652.0A CN107403837A (zh) | 2016-05-20 | 2016-05-20 | 一种横向双扩散金属氧化物半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610341652.0A CN107403837A (zh) | 2016-05-20 | 2016-05-20 | 一种横向双扩散金属氧化物半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107403837A true CN107403837A (zh) | 2017-11-28 |
Family
ID=60389327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610341652.0A Pending CN107403837A (zh) | 2016-05-20 | 2016-05-20 | 一种横向双扩散金属氧化物半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107403837A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109616511A (zh) * | 2018-12-18 | 2019-04-12 | 深圳市威兆半导体有限公司 | 一种纵向多重pn结的vdmos分压环的设计方法 |
| CN110323271A (zh) * | 2018-03-30 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 高压晶体管及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0805499B1 (en) * | 1992-08-17 | 2002-05-08 | Fuji Electric Co., Ltd. | High withstand voltage M I S field effect transistor and semiconductor integrated circuit |
| CN102099920A (zh) * | 2008-07-22 | 2011-06-15 | Nxp股份有限公司 | 具有场板的ldmos |
| CN103489865A (zh) * | 2013-09-16 | 2014-01-01 | 电子科技大学 | 一种横向集成soi半导体功率器件 |
| CN103531586A (zh) * | 2013-10-30 | 2014-01-22 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN104282733A (zh) * | 2013-07-08 | 2015-01-14 | 瑞萨电子株式会社 | 半导体器件 |
-
2016
- 2016-05-20 CN CN201610341652.0A patent/CN107403837A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0805499B1 (en) * | 1992-08-17 | 2002-05-08 | Fuji Electric Co., Ltd. | High withstand voltage M I S field effect transistor and semiconductor integrated circuit |
| CN102099920A (zh) * | 2008-07-22 | 2011-06-15 | Nxp股份有限公司 | 具有场板的ldmos |
| CN104282733A (zh) * | 2013-07-08 | 2015-01-14 | 瑞萨电子株式会社 | 半导体器件 |
| CN103489865A (zh) * | 2013-09-16 | 2014-01-01 | 电子科技大学 | 一种横向集成soi半导体功率器件 |
| CN103531586A (zh) * | 2013-10-30 | 2014-01-22 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110323271A (zh) * | 2018-03-30 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 高压晶体管及其形成方法 |
| CN109616511A (zh) * | 2018-12-18 | 2019-04-12 | 深圳市威兆半导体有限公司 | 一种纵向多重pn结的vdmos分压环的设计方法 |
| CN109616511B (zh) * | 2018-12-18 | 2021-11-26 | 深圳市威兆半导体有限公司 | 一种纵向多重pn结的vdmos分压环的设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101777556B (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
| US8575691B2 (en) | Lateral-diffusion metal-oxide semiconductor device | |
| CN103035681B (zh) | Rf ldmos器件的制造方法 | |
| CN104992977A (zh) | Nldmos器件及其制造方法 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN107154425A (zh) | 半导体装置 | |
| TWI412132B (zh) | 功率金氧半場效電晶體及其製造方法 | |
| CN104617149B (zh) | 隔离型nldmos器件及其制造方法 | |
| CN107403837A (zh) | 一种横向双扩散金属氧化物半导体结构 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN103745988B (zh) | 一种高压驱动电路的隔离结构 | |
| CN104505401B (zh) | 一种功率器件结终端结构 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| DE102014109924B3 (de) | Halbleitervorrichtung mit Feldelektrode und Felddielektrikum und Verfahren zur Herstellung und elektronische Anordnung | |
| CN106684128A (zh) | 平面栅沟槽型超级结器件及其制造方法 | |
| CN108198853B (zh) | 一种双通道变掺杂ldmos器件及其制造方法 | |
| CN106469755A (zh) | 横向双扩散金属氧化物半导体元件及其制造方法 | |
| CN103633082A (zh) | Ldmos功率晶体管阵列结构及其版图实现方法 | |
| CN107919398A (zh) | 半超结器件及其制造方法 | |
| CN101692425B (zh) | 一种esd保护的设计方法 | |
| CN106449759A (zh) | 隔离型ldmos结构及其制造方法 | |
| CN104167432B (zh) | 射频ldmos器件的边缘隔离结构及制造方法 | |
| CN106486546A (zh) | 横向双扩散金属氧化物半导体元件及其制造方法 | |
| CN103050531B (zh) | Rf ldmos器件及制造方法 | |
| CN205542794U (zh) | 沟槽式金属氧化物半导体场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171128 |