CN107395168A - 输出电路 - Google Patents

输出电路 Download PDF

Info

Publication number
CN107395168A
CN107395168A CN201611225572.5A CN201611225572A CN107395168A CN 107395168 A CN107395168 A CN 107395168A CN 201611225572 A CN201611225572 A CN 201611225572A CN 107395168 A CN107395168 A CN 107395168A
Authority
CN
China
Prior art keywords
transistor
voltage
output
switch
resistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611225572.5A
Other languages
English (en)
Other versions
CN107395168B (zh
Inventor
岛宗祐介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107395168A publication Critical patent/CN107395168A/zh
Application granted granted Critical
Publication of CN107395168B publication Critical patent/CN107395168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/312—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了对因电压或电流的输出切换而产生的特性劣化进行抑制的输出电路。输出电路包括：第1晶体管，第2晶体管，将基准电压和输入电压的差所对应的控制电压进行输出的运算放大器，以及根据控制信号，控制第1输出电压和第2输出电压的输出的开关电路，在控制信号为第1状态的情况下，开关电路将控制电压提供至第1晶体管的栅极，使第1晶体管导通，通过将第1晶体管的漏极与运算放大器电连接，从第1晶体管的漏极输出第1输出电压；在控制信号为第2状态的情况下，开关电路将控制电压提供至第2晶体管的栅极，使第2晶体管导通，通过将第2晶体管的漏极与运算放大器电连接，从第2晶体管的漏极输出第2输出电压。

Description

输出电路
技术领域
本发明涉及输出电路。
背景技术
在手机等移动通信设备中，为了将发送到基站的无线频率(RF：Radio Frequency)信号的功率放大而利用功率放大电路。在功率放大电路中使用用于向放大器提供偏置电压或偏置电流的偏置电路。功率放大电路具备对应多个工作模式的多个放大器。在这样的功率放大电路中，为了使与工作模式对应的放大器进行动作，而对偏置电压或偏置电流的输出路径进行控制。例如，专利文献1中公开的结构，通过利用开关对提供至放大器的偏置电压进行切换，使与工作模式对应的放大器进行动作。
现有技术文献
专利文献
专利文献1：日本专利特开2005-217562号公报
发明内容
发明所要解决的技术问题
根据专利文献1所示的结构，偏置电流流过该开关时，以该开关的导通电阻为起因产生电压降，产生偏置电路的特性劣化的问题。
本发明是鉴于上述情况完成的,其目的在于提供一种对因电压或电流的输出切换而产生的特性劣化进行抑制的输出电路。
解决技术问题所采用的技术方案
为了达成上述目的，本发明的一个方面的输出电路，其特征在于，包括：第1晶体管，该第1晶体管能从漏极输出第1输出电压或输出电流；第2晶体管，该第2晶体管能从漏极输出第2输出电压或输出电流；运算放大器，该运算放大器将提供至第1输入端子的基准电压和提供至第2输入端子的输入电压的差所对应的控制电压输出；以及开关电路，该开关电路根据控制信号，对第1输出电压或输出电流、以及第2输出电压或输出电流的输出进行控制，在控制信号为第1状态的情况下，开关电路将控制电压提供至第1晶体管的栅极，使第1晶体管导通，通过将第1晶体管的漏极和运算放大器的第2输入端子电连接，从第1晶体管的漏极输出与基准电压对应的第1输出电压或输出电流，在控制信号为第2状态的情况下，开关电路将控制电压提供至第2晶体管的栅极，使第2晶体管导通，通过将第2晶体管的漏极和运算放大器的第2输入端子电连接，从第2晶体管的漏极输出与基准电压对应的第2输出电压或输出电流。
发明效果
根据本发明，能提供对因电压或电流的输出切换而产生的特性劣化进行抑制的输出电路。
附图说明
图1是本发明的第1实施方式的输出电路的电路图。
图2是表示本发明的第1实施方式的输出电路的比较例的电路图。
图3是本发明的第2实施方式的输出电路的电路图。
图4是本发明的第3实施方式的输出电路的电路图。
图5是本发明的第4实施方式的输出电路的电路图。
图6是本发明的第5实施方式的输出电路的电路图。
图7是本发明的第6实施方式的输出电路的电路图。
图8是表示本发明的第1实施方式的输出电路的应用例的图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。此外，对相同要素标注相同标号，省略重复说明。
＝＝第1实施方式＝＝
图1是表示本发明的输出电路的一例的输出电路100A的图。输出电路100A基于规定的基准电压Vref，输出目标电平的输出电压Vout1、Vout2。输出电压Vout1、Vout2例如被用作分别提供至2个功率放大器(未图示)的偏置电压。
如图1所示，输出电路100A包括：运算放大器OP、开关电路10、以及P沟道MOSFET(Metal-oxide-semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)(MP1、MP2)。
运算放大器OP中，向反相输入端子(第1输入端子)提供基准电压Vref，向非反相输入端子(第2输入端子)提供P沟道MOSFET(MP1、MP2)的漏极电压Vd1、Vd2的任一个电压(输入电压)，从输出端子输出控制电压Vcont。利用运算放大器OP的虚短路的效果，运算放大器OP对控制电压Vcont进行控制，使P沟道MOSFET(MP1、MP2)的漏极电压Vd1、Vd2与基准电压Vref为同电位。此外，基准电压Vref例如能利用带隙基准电压电路(未图示)来生成。
P沟道MOSFET(MP1)(第1晶体管)中，向源极提供电源电压Vdd，向栅极提供控制电压Vcont，从漏极输出输出电压Vout1(第1输出电压)。P沟道MOSFET(MP1)根据栅极电压(＝控制电压Vcont)和源极电压(＝电源电压Vdd)的差即栅极源极间电压，从源极向漏极流动电流，输出漏极电压Vd1。
同样地，P沟道MOSFET(MP2)(第2晶体管)中，向源极提供电源电压Vdd，向栅极提供控制电压Vcont，从漏极输出输出电压Vout2(第2输出电压)。P沟道MOSFET(MP2)根据栅极电压(＝控制电压Vcont)和源极电压(＝电源电压Vdd)的差即栅极源极间电压，从源极向漏极流动电流，输出漏极电压Vd2。
开关电路10通过根据从电路外部提供的控制信号Scont，使各开关进行动作，切换输出电压Vout1、Vout2。开关电路10具备开关SW1、SW2、SW3、SW4。以下的说明中，针对P沟道MOSFET(MP1、MP2)的导通和截止，控制信号Scont以1表示导通的状态，0表示截止的状态。
开关SW1(第1开关)进行动作，使一端与运算放大器OP的输出端子连接，另一端与P沟道MOSFET(MP1、MP2)的任一方的栅极连接。具体来说，在控制信号Scont为第1状态(例如(MP1、MP2)＝(1、0))的情况下，开关SW1的另一端和P沟道MOSFET(MP1)的栅极连接，在控制信号Scont为第2状态(例如(MP1、MP2)＝(0、1))的情况下，开关SW1的另一端和P沟道MOSFET(MP2)的栅极连接。由此，能够将运算放大器OP输出的控制电压Vcont提供至P沟道MOSFET(MP1、MP2)的任一方的栅极。
开关SW2(第2开关)进行动作，使一端与运算放大器OP的非反相输入端子连接，另一端与P沟道MOSFET(MP1、MP2)的任一方的漏极连接。具体来说，在控制信号Scont为第1状态(例如(MP1、MP2)＝(1、0))的情况下，开关SW2的另一端和P沟道MOSFET(MP1)的漏极连接，在控制信号Scont为第2状态(例如(MP1、MP2)＝(0、1))的情况下，开关SW2的另一端和P沟道MOSFET(MP2)的漏极连接。由此，能够将P沟道MOSFET(MP1、MP2)的任一方的漏极电压Vd1、Vd2提供至运算放大器OP的非反相输入端子，由运算放大器OP及P沟道MOSFET(MP1、MP2)构成负反馈电路。
开关SW3(第3开关)、SW4(第4开关)分别根据控制信号Scont,将P沟道MOSFET(MP1、MP2)的栅极和电源电压之间连接或断开，切换P沟道MOSFET(MP1、MP2)的导通及截止。具体来说，在控制信号Scont为第1状态(例如(MP1、MP2)＝(1、0))的情况下，开关SW4导通，P沟道MOSFET(MP2)的栅极电压维持在电源电压Vdd(第2电压)。此外，开关SW3断开，变成P沟道MOSFET(MP1)的栅极电压能由运算放大器OP控制的状态。由此，P沟道MOSFET(MP2)维持在截止，并且P沟道MOSFET(MP1)导通，流过与栅极源极间电压对应的电流。另一方面，在控制信号Scont为第2状态(例如(MP1、MP2)＝(0、1))的情况下，开关SW3导通，P沟道MOSFET(MP1)的栅极电压维持在电源电压Vdd(第1电压)。此外，开关SW4断开，变成P沟道MOSFET(MP2)的栅极电压能由运算放大器OP控制的状态。由此，P沟道MOSFET(MP1)维持在截止，并且P沟道MOSFET(MP1)导通，流过与栅极源极间电压对应的电流。
利用上述开关电路10，例如，在控制信号Scont为第1状态的情况下，开关(SW1、SW2、SW3、SW4)＝(MP1侧、MP1侧、断开、导通)，P沟道MOSFET(MP1、MP2)＝(导通、截止)(参照图1)。另一方面，在控制信号Scont为第2状态的情况下，开关(SW1、SW2、SW3、SW4)＝(MP2侧、MP2侧、导通、断开)，P沟道MOSFET(MP1、MP2)＝(截止、导通)。由此，输出电路100A能对输出电压Vout1、Vout2的任一方的电压选择性地输出。由此，例如，在移动通信设备中，在根据输入信号的信号水平切换放大模式(低功率模式或高功率模式等)的功率放大电路中应用输出电路100A，能向多个功率放大器中的任一个功率放大器选择性地提供偏置电压。此外，开关SW1、SW2、SW3、SW4例如能利用MOSFET、异质结双极晶体管(HBT：Heterojunction BipolarTransistor)等晶体管构成。
接着，参照图2，对输出电路100A的比较例、即能够切换输出电压的另一电路图进行说明。
图2是表示本发明的第1实施方式的输出电路100A的比较例的电路图。比较例与输出电路100A相比，不具备P沟道MOSFET(MP2)及开关SW1、SW2、SW4，取而代之，具备开关SWa、SWb。
图2所示的比较例中，P沟道MOSFET(MP1)构成运算放大器OP和负反馈电路。并且，通过开关SWa、SWb的互补地导通和断开，输出输出电压Vout1或输出电压Vout2。
这里，例如，由晶体管构成开关SWa、SWb，在开关SWa、SWb的导通电阻为ra、rb的情况下，开关SWa、SWb导通时电流Ia、Ib流过，产生ra×Ia、rb×Ib的电压降。由此，输出电压Vout1、Vout2达到Vout1＝Vd1-ra×Ia、Vout2＝Vd1-rb×Ib，达到低于电压Vd1的电压。
另一方面，根据图1所示的输出电路100A，能不使用图2所示的SWa、SWb来进行输出电压Vout1、Vout2的切换。具体来说，P沟道MOSFET(MP1、MP2)的漏极不通过开关等直接与输出端子连接，能将漏极电压Vd1，Vd2直接输出作为输出电压Vout1、Vout2。因此，与图2所示的比较例相比，抑制因开关SWa、SWb的内部电阻而产生的电压降，以及因该电压降而产生的输出电压的下降，从而抑制输出电路的特性劣化。另外，由于不需要考虑电压降，因此易于设计。
此外，图2所示的比较例中，在开关SWa、SWb上流过P沟道MOSFET(MP1)的输出电流。由于该输出电流远大于经由图1所示的开关SW1、SW2在P沟道MOSFET(MP1)和运算放大器OP之间流过的电流，因此需要利用比开关SW1、SW2的元件尺寸大的晶体管(例如，图1所示的开关SW1、SW2的元件尺寸的几十到几百倍左右)作为开关SWa、SWb。由此，比较例中，对于P沟道MOSFET(MP1)、开关SWa、SWb三个元件必须采用元件尺寸较大的晶体管，导致电路面积增加。
另一方面，根据图1所示的输出电路100A，流过电流的元件为两个P沟道MOSFET(MP1、MP2)。此外，即使由晶体管构成开关SW1、SW2、SW3、SW4，由于这些开关上流过的电流微小，因此能够利用元件尺寸较小的(例如，最小尺寸的)晶体管构成。由此，与图2所示的比较例相比，输出电路100A即使开关的数量增加，也能够减小作为电路整体的电路面积。
此外，输出电路100A中，将P沟道MOSFET数量设为2个，但P沟道MOSFET数量不限于2个，也可以是3个以上。该情况下，根据P沟道MOSFET的数量，能增加输出电压的数量。
＝＝第2实施方式＝＝
图3是表示本发明的输出电路的另一例的输出电路100B的图。对与输出电路100A相同的要素标注相同的标号，省略说明。
与图1所示的输出电路100A的结构相比，输出电路100B除了还具备电阻元件R1、R2以外，其他均与输出电路100A相同。
电阻元件R1(第1电阻元件)中，一端与运算放大器OP的非反相输入端子连接，另一端与开关SW2的一端连接。
电阻元件R2(第2电阻元件)中，一端与电阻元件R1的一端连接，另一端接地。
输出电路100B中，例如，在P沟道MOSFET(MP1、MP2)＝(导通、截止)的情况下，根据电阻元件R1、R2的电阻值将P沟道MOSFET(MP1)的漏极电压Vd1分压后的电压Vref1提供至运算放大器OP的非反相输入端子(参照图3)。具体来说，将开关SW2的导通电阻设为rs2，电阻元件R1的电阻值设为r1，电阻元件R2的电阻值设为r2，则电压Vd1＝((rs2+r1+r2)/r2)×Vref1。由于利用运算放大器OP的虚短路的效果，运算放大器OP进行动作使Vref＝Vref1，因此输出电路100B中，输出电压Vout1＝((rs2+r1+r2)/r2)×Vref。此外，P沟道MOSFET(MP1、MP2)＝(截止、导通)的情况下，与P沟道MOSFET(MP1、MP2)＝(导通、截止)的情况相同，因此省略详细的说明。这样的结构中，也能得到与输出电路100A同样的效果。此外，通过调整电阻元件R1、R2的电阻值，能调整输出电压Vout1、Vout2。
＝＝第3实施方式＝＝
图4是表示本发明的输出电路的另一例的输出电路100C的图。对与输出电路100A相同的要素标注相同的标号，省略说明。
与图3所示的输出电路100B的结构相比，输出电路100C除了具备电阻元件R3～R6来代替电阻元件R1、R2以外，其他均与输出电路100B相同。
电阻元件R3(第3电阻元件)中，一端与开关SW2的另一端的P沟道MOSFET(MP1)侧连接，另一端与P沟道MOSFET(MP1)的漏极连接。
电阻元件R4(第4电阻元件)中，一端与电阻元件R3的一端连接，另一端接地。
电阻元件R5(第5电阻元件)中，一端与开关SW2的另一端的P沟道MOSFET(MP2)侧连接，另一端与P沟道MOSFET(MP2)的漏极连接。
电阻元件R6(第6电阻元件)中，一端与电阻元件R5的一端连接，另一端接地。
图4所示的输出电路100C中，电阻元件R3、R4及电阻元件R5、R6的配置与图3所示的输出电路100B的电阻元件R1、R2不同。具体来说，输出电路100B中，电阻元件R1设置在开关SW2和运算放大器OP之间，而输出电路100C中，电阻元件R3、R5分别设置在P沟道MOSFET(MP1、MP2)的漏极和开关SW2之间。由此，将电阻元件R3的电阻值设为r3，电阻元件R4的电阻值设为r4，则电压Vd1＝((r3+r4)/r4)×Vref2。由此，不依赖于开关SW2的导通电阻的电阻值来确定电压Vref2，因此更易于设计。此外，对于电压Vref3，由于与电压Vref2相同因此省略详细说明。
这样的结构中，也能得到与输出电路100A相同的效果。而且，相比于输出电路100B，更易于设计。
＝＝第4实施方式＝＝
图5是表示本发明的输出电路的另一例的输出电路100D的图。对与输出电路100A的相同要素标注相同的标号，省略说明。
在图1所示的输出电路100A的结构之外输出电路100D除了还具备负载20、22、以及P沟道MOSFET(MP3)，具备开关电路12来代替开关电路10以外，其他均与输出电路100A相同。
负载20(第1负载)连接在P沟道MOSFET(MP1)的漏极和接地之间，在P沟道MOSFET(MP1)的漏极中流过对应于基准电压Vref的电流Iref1。本实施方式中，负载20例如能由串联连接的电阻元件R7(第7电阻元件)及二极管D1构成。这里，将电阻元件R7的电阻值设为r7，二极管D1的阳极电压设为VD，则电流Iref1为Iref1＝(Vd1-VD)/r7。此外，电流Iref1根据二极管D1的阳极电压VD的温度特性而变化。
负载22(第2负载)连接在P沟道MOSFET(MP2)的漏极和接地之间，在P沟道MOSFET(MP2)的漏极上流过对应于基准电压Vref的电流Iref2。本实施形态中，负载22例如能由电阻元件R8(第8电阻元件)构成。这里，将电阻元件R8的电阻值设为r8，则电流Iref2为Iref2＝Vd2/r8。
此外，负载20、22的构成要素不限于此，也可以是在P沟道MOSFET(MP1、MP2)的漏极上流过规定电流的负载。
开关电路12除开关电路10的结构以外，还具备开关SW5。开关SW5(第5开关)中，一端与P沟道MOSFET(MP3)的栅极连接，另一端与P沟道MOSFET(MP1)的栅极或者P沟道MOSFET(MP2)的栅极连接。开关SW5根据从外部提供的控制信号Scont，在控制信号Scont为第1状态(例如，(MP1、MP2)＝(1、0))的情况下，使开关SW5的另一端与P沟道MOSFET(MP1)的栅极连接；在控制信号Scont为第2状态(例如，(MP1、MP2)＝(0、1))的情况下，使开关SW5的另一端与P沟道MOSFET(MP2)的栅极连接。
P沟道MOSFET(MP3)(第3晶体管)与P沟道MOSFET(MP1、MP2)电流镜像连接。具体来说，P沟道MOSFET(MP3)中，电源电压Vdd提供至源极，P沟道MOSFET(MP1、MP2)的栅极电压提供至栅极，从漏极输出输出电流Iout(第3输出电流)。由此，在P沟道MOSFET(MP3)的漏极中流过的输出电流Iout达到与P沟道MOSFET(MP3)和P沟道MOSFET(MP1、MP2)的尺寸比对应的电流量。例如，P沟道MOSFET(MP3)能够设为与P沟道MOSFET(MP1、MP2)具有相同的电流密度，该情况下，Iout＝Iref1或者Iout＝Iref2。
这样的结构中，也与输出电路100A同样地，能抑制插入开关造成的输出电路的特性劣化，并且进行输出电流Iout的切换。
此外，例如在多模式(例如，2G(第2代移动通信系统)及3G(第3代移动通信系统))的移动通信设备中，输出电路100D将输出电流Iout提供至该移动通信设备的功率放大器的情况下，能根据所适用的模式切换输出电流Iout。具体来说，适用一种模式时使P沟道MOSFET(MP1)导通，输出与电流Iref1对应的输出电流Iout，适用另一种模式时使P沟道MOSFET(MP2)导通，输出与电流Iref2对应的输出电流Iout。由此，例如，能根据适用的模式选择不同的特性(例如，考虑温度特性的有无等)。
此外，输出电路100D中，将电流镜像连接的P沟道MOSFET的数量设为1个，但该P沟道MOSFET的数量不限于1个，也可以将2个以上的P沟道MOSFET并联连接。
＝＝第5实施方式＝＝
图6是表示本发明的输出电路的另一例的输出电路100E的图。对与输出电路100A相同的要素标注相同的标号，省略说明。
与图1所示的输出电路100A的结构相比较，输出电路100E除了具备开关电路14来代替开关电路10以外，其他均与输出电路100A相同。开关电路14具备开关SW1a、SW1b、SW2a、SW2b来代替开关电路10中的开关SW1、SW2。
开关SW1a、SW1b(第1开关)进行动作，使其一端均与运算放大器OP的输出端子连接，另一端分别与P沟道MOSFET(MP1、MP2)的栅极连接。具体来说，在控制信号Scont为第1状态(例如(MP1、MP2)＝(1、0))的情况下，仅开关SW1a导通，在控制信号Scont为第2状态(例如(MP1、MP2)＝(0、1))的情况下，仅开关SW1b导通，在控制信号Scont为第3状态(例如(MP1、MP2)＝(1、1))的情况下，开关SW1a、SW1b均导通。
开关SW2a、SW2b(第2开关)进行动作，使其一端均与运算放大器OP的非反相输入端子连接，另一端分别与P沟道MOSFET(MP1，MP2)的漏极连接。具体来说，在控制信号Scont为第1状态(例如(MP1、MP2)＝(1、0))的情况下，仅开关SW2a导通，在控制信号Scont为第2状态(例如(MP1、MP2)＝(0、1))的情况下，仅开关SW2b导通，在控制信号Scont为第3状态(例如(MP1、MP2)＝(1、1))的情况下，开关SW2a、SW2b均导通。
这样的结构中，也能得到与输出电路100A相同的效果。
此外，输出电路100E中，开关SW1a、SW1b、SW2a、SW2b同时导通，P沟道MOSFET(MP1、MP2)同时导通这一点与图1所示的输出电路100A不同(参照图6)。由此，根据输出电路100E，例如，与载波聚合对应的移动通信设备中，能将输出电压Vout1、Vout2同时提供至多个功率放大器。
＝＝第6实施方式＝＝
图7是表示本发明的输出电路的另一例的输出电路100F的图。对与输出电路100A相同的要素标注相同的标号，省略说明。
与图1所示的输出电路100A的结构相比较，输出电路100F除了具备N沟道MOSFET(MN1、MN2)代替P沟道MOSFET(MP1、MP2)，具备开关电路16代替开关电路10以外，其他均与输出电路100A相同。
N沟道MOSFET(MN1)(第1晶体管)中，源极接地，控制电压Vcont提供至栅极，从漏极输出输出电压Vout1。N沟道MOSFET(MN1)根据栅极电压(控制电压Vcont)和源极电压(接地电位)的差即栅极源极间电压，从漏极向源极流过电流，输出漏极电压Vd1。
同样地，N沟道MOSFET(MN2)(第2晶体管)中，源极接地，控制电压Vcont提供至栅极，从漏极输出输出电压Vout2。N沟道MOSFET(MN2)中，根据栅极电压(控制电压Vcont)和源极电压(接地电位)的差即栅极源极间电压，从漏极向源极流过电流，输出漏极电压Vd2。
运算放大器OP中，将基准电压Vref提供至非反相输入端子(第1输入端子)，将N沟道MOSFET(MN1、MN2)的漏极电压Vd1、Vd2的任一方的电压提供至反相输入端子(第2输入端子)，从输出端子输出控制电压Vcont。
开关电路16具备开关SW3a、SW4a代替开关电路10中的开关SW3、SW4。
开关SW3a(第3开关)、SW4a(第4开关)分别根据控制信号Scont，将N沟道MOSFET(MN1、MN2)的栅极和接地之间连接或断开，控制N沟道MOSFET(MN1、MN2)的导通及截止。开关SW3a、SW4a的具体动作由于与图1所示的开关SW3、SW4相同，因此省略详细的说明。
这样的结构中，也能够得到与输出电路100A相同的效果，能仅利用N沟道MOSFET构成输出电路。
＝＝应用例＝＝
图8是表示本发明的第1实施方式的输出电路应用例的图。对与输出电路100A相同的要素标注相同的标号，省略说明。
如图8所示，输出电路100A被用作功率放大器PA1、PA2的偏置电压输出电路。功率放大器PA1、PA2例如可以是手机等移动通信设备中的将RF信号的功率进行放大的放大器。例如，功率放大器PA1将放大了RF信号RFin1得到的RF信号RFout1输出，功率放大器PA2将放大了RF信号RFin2得到的RF信号RFout2输出。从输出电路100A输出的输出电压Vout1、Vout2分别提供至功率放大器PA1、PA2，用作该功率放大器PA1、PA2的偏置电压。也可以通过切换输出电路100A所具备的开关SW1～SW4，来切换使其工作的功率放大器PA1、PA2。此外，可以根据输出电压Vout1、Vout2的电平控制功率放大器PA1、PA2的增益特性。
此外，对于输出电路100B～100F也与输出电路100A同样地，可以与功率放大器连接，用作偏置电压或电流输出电路。并且，提供输出电压、输出电流的电路不限于功率放大器，也可以是LNA(Low Noise Amplifier：低噪声放大器)等其他放大器。
以上，对本发明所例示的实施方式进行了说明。对于多个P沟道MOSFET(MP1、MP2)或者N沟道MOSFET(MN1、MN2)，输出电路100A～100F具备：对一个MOSFET的栅极与运算放大器的输出端子的连接进行切换的开关SW1；对一个MOSFET的漏极和运算放大器的输入端子的连接进行切换的开关SW2；以及对MOSFET的导通和截止进行切换的开关SW3(SW3a)、SW4(SW4a)。由此，能对因切换输出电压或者电流而产生的特性劣化进行抑制，并且能将规定电平的电压或者电流切换至多个路径并进行输出。
此外，如图6所示，输出电路100E还具备使P沟道MOSFET(MP1、MP2)同时导通的开关SW1a、SW1b、SW2a、SW2b。由此，能够对多个路径同时输出输出电压Vout1、Vout2。
此外，如图3所示，输出电路100B具备：连接在开关SW2和运算放大器OP的输入端子之间的电阻元件R1；以及一端与电阻元件R1和运算放大器OP的连接点连接，另一端接地的电阻元件R2。由此，通过调整电阻元件R1、R2的电阻值，能调整输出电压Vout1、Vout2。
此外，如图4所示，输出电路100C具备：连接在P沟道MOSFET(MP1、MP2)的漏极和开关SW2之间的电阻元件R3、R5；以及一端与电阻元件R3、R5和开关SW2的连接点连接，另一端接地的电阻元件R4、R6。由此，通过调整电阻元件R3、R4的电阻值，能调整输出电压Vout1。并且能通过调整电阻元件R5、R6的电阻值，调整输出电压Vout2。
此外，如图5所示，输出电路100D还具备与P沟道MOSFET(MP1、MP2)电流镜像连接的P沟道MOSFET(MP3)、开关SW5、以及负载20、22。由此，能切换输出电流Iout的特性。
此外，如图5所示，负载20、22例如能由电阻元件R7、R8和二极管D1构成。
此外，输出电路100A、100B、100C、100D、100F中，也可以与输出电路100E同样地构成，适当地应用开关电路14，使P沟道MOSFET(MP1、MP2)或者N沟道MOSFET(MN1、MN2)同时导通。
此外，输出电路100B、100C、100D、100E中，也可以与输出电路100F同样地，适宜地使用N沟道MOSFET代替P沟道MOSFET来构成。
以上说明的各种实施实施方式是用于使本发明易于理解，而不用于限定本发明。本发明可以在不偏离主旨的范围内进行变更或改良，并且本发明还包含与其等价的内容。即本领域技术人员对各实施实施方式进行适当设计变更，只要具备本发明的特征，则包含在本发明的范围中。例如，各实施方式所具备的各种要素及其配置、材料、条件、形状、尺寸等不限于例示的内容，能进行适当的变更。另外，各实施方式所具备的各种要素在技术性可能的范围内能进行组合，对其进行组合的内容只要包含本发明的特征，则包含在本发明的范围中。
标号说明
100A、100B、100C、100D、100E、100F 输出电路
10、12、14、16 开关电路
20、22 负载
MP1、MP2、MP3 P沟道MOSFET
MN1、MN2 N沟道MOSFET
OP 运算放大器
SW1、SW2、SW3、SW4、SW5、SWa、SWb、SW1a、SW1b、SW2a、SW2b、SW3a、SW4a 开关
R1、R2、R3、R4、R5、R6、R7、R8 电阻元件
D1 二极管
PA1、PA2 功率放大器

Claims (7)

1.一种输出电路，其特征在于，包括：
第1晶体管，该第1晶体管能从漏极输出第1输出电压或输出电流；
第2晶体管，该第2晶体管能从漏极输出第2输出电压或输出电流；
运算放大器，该运算放大器将提供至第1输入端子的基准电压和提供至第2输入端子的输入电压的差所对应的控制电压输出；以及
开关电路，该开关电路根据控制信号，对所述第1输出电压或输出电流、以及所述第2输出电压或输出电流的输出进行控制，
在控制信号为第1状态的情况下，所述开关电路将所述控制电压提供至所述第1晶体管的栅极，使所述第1晶体管导通，通过将所述第1晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第1晶体管的漏极输出与所述基准电压对应的所述第1输出电压或输出电流，
在控制信号为第2状态的情况下，所述开关电路将所述控制电压提供至所述第2晶体管的栅极，使所述第2晶体管导通，通过将所述第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第2晶体管的漏极输出与所述基准电压对应的所述第2输出电压或输出电流。
2.如权力要求1所述的输出电路，其特征在于，
所述开关电路包括：
第1开关，在所述控制信号为所述第1状态的情况下，该第1开关将所述控制电压提供至所述第1晶体管的栅极，在所述控制信号为第2状态的情况下，该第1开关将所述控制电压提供至所述第2晶体管的栅极，
第2开关，在所述控制信号为所述第1状态的情况下，该第2开关将所述第1晶体管的漏极和所述运算放大器的所述第2输入端子电连接，在所述控制信号为所述第2状态的情况下，该第2开关将所述第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，
第3开关，在所述控制信号为所述第2状态的情况下，该第3开关将用于使所述第1晶体管截止的第1电压提供至所述第1晶体管的栅极，在所述控制信号为所述第1状态的情况下，该第3开关使所述第1电压停止向所述第1晶体管的栅极提供，
第4开关，在所述控制信号为所述第1状态的情况下，该第4开关将用于使所述第2晶体管截止的第2电压提供至所述第2晶体管的栅极，在所述控制信号为所述第2状态的情况下，该第4开关使所述第2电压停止向所述第2晶体管的栅极提供。
3.如权力要求2所述的输出电路，其特征在于
在所述控制信号为第3状态的情况下，所述开关电路将所述控制电压提供至所述第1及第2晶体管的栅极，使所述第1晶体管及第2晶体管导通，通过将所述第1晶体管及第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第1晶体管及第2晶体管的漏极输出与所述基准电压对应的所述第1输出电压或输出电流及所述第2输出电压或输出电流，
在所述控制信号为所述第3状态的情况下，所述第1开关将所述控制电压提供至所述第1晶体管及第2晶体管的栅极，
在所述控制信号为所述第3状态的情况下，所述第2开关将所述第1晶体管及第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，
在所述控制信号为所述第3状态的情况下，所述第3开关使所述第1电压停止向所述第1晶体管的栅极提供，
在所述控制信号为所述第3状态的情况下，所述第4开关使所述第2电压停止向所述第2晶体管的栅极提供。
4.如权力要求2或3所述的输出电路，其特征在于，还包括：
第1电阻元件，该第1电阻元件在所述运算放大器的所述第2输入端子和所述第2开关之间电连接；以及
第2电阻元件，该第2电阻元件的一端连接在所述第1电阻元件与所述运算放大器的所述第2输入端子的连接点，另一端接地。
5.如权力要求2或3所述的输出电路，其特征在于，还包括：
第3电阻元件，该第3电阻元件在所述第1晶体管的漏极和所述第2开关之间电连接；
第4电阻元件，该第4电阻元件的一端连接在所述第3电阻元件与所述第2开关的连接点，另一端接地；
第5电阻元件，该第5电阻元件在所述第2晶体管的漏极和所述第2开关之间电连接；以及
第6电阻元件，该第6电阻元件的一端连接在所述第5电阻元件与所述第2开关的连接点，另一端接地。
6.如权力要求2所述的输出电路，其特征在于，还包括：
第1负载，该第1负载在所述第1晶体管的漏极和接地之间电连接；
第2负载，该第2负载在所述第2晶体管的漏极和接地之间电连接；以及
第3晶体管，该第3晶体管能从漏极输出第3输出电流，
所述开关电路还包括第5开关，在所述控制信号为所述第1状态的情况下，该第5开关将所述第1晶体管的栅极电压提供至所述第3晶体管的栅极，在所述控制信号为所述第2状态的情况下，该第5开关将所述第2晶体管的栅极电压提供至所述第3晶体管的栅极，
从所述第3晶体管的漏极输出与所述基准电压对应的所述第3输出电流。
7.如权力要求6所述的输出电路，其特征在于，
所述第1负载包括串联连接的第7电阻元件和二极管，
所述第2负载包括第8电阻元件。
CN201611225572.5A 2016-05-16 2016-12-27 输出电路 Active CN107395168B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-098030 2016-05-16
JP2016098030A JP2017208609A (ja) 2016-05-16 2016-05-16 出力回路

Publications (2)

Publication Number Publication Date
CN107395168A true CN107395168A (zh) 2017-11-24
CN107395168B CN107395168B (zh) 2020-07-31

Family

ID=60295410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611225572.5A Active CN107395168B (zh) 2016-05-16 2016-12-27 输出电路

Country Status (3)

Country Link
US (2) US10050592B2 (zh)
JP (1) JP2017208609A (zh)
CN (1) CN107395168B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113891521A (zh) * 2021-11-05 2022-01-04 深圳市角度控光智能照明技术有限公司 一种pwm斩波调光冗余电路及其斩波调光方法
WO2023109427A1 (zh) * 2021-12-13 2023-06-22 深圳飞骧科技股份有限公司 一种功率放大器功率调节电路及功率放大器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208609A (ja) * 2016-05-16 2017-11-24 株式会社村田製作所 出力回路
US11316550B2 (en) * 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344769B1 (en) * 2000-10-13 2002-02-05 Oki Semiconductor Precision differential switched current source
CN101059940A (zh) * 2006-04-18 2007-10-24 凌阳科技股份有限公司 消除运算放大器偏移电压的运算放大器驱动电路
CN101132174A (zh) * 2006-08-24 2008-02-27 索尼株式会社 驱动电路
CN101176215A (zh) * 2005-06-03 2008-05-07 罗姆股份有限公司 基于控制信号向负载提供电流的驱动电路及包括该驱动电路的便携式信息终端
CN101881982A (zh) * 2009-05-05 2010-11-10 瑞萨电子(中国)有限公司 一种防止过冲的稳压电路及基准电路
CN104092360A (zh) * 2014-06-30 2014-10-08 成都芯源系统有限公司 跨导调整电路、跨导型误差放大单元及开关型功率变换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388477B1 (en) * 2001-06-28 2002-05-14 Sunplus Technology Col, Ltd. Switchable voltage follower and bridge driver using the same
JP2005217562A (ja) 2004-01-28 2005-08-11 Renesas Technology Corp 高周波電力増幅回路
JP2006191332A (ja) 2005-01-06 2006-07-20 Renesas Technology Corp 高周波電力増幅回路
JP4683468B2 (ja) 2005-03-22 2011-05-18 ルネサスエレクトロニクス株式会社 高周波電力増幅回路
JP2009025044A (ja) 2007-07-17 2009-02-05 Toshiba Corp 半導体装置
JP2017208609A (ja) * 2016-05-16 2017-11-24 株式会社村田製作所 出力回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344769B1 (en) * 2000-10-13 2002-02-05 Oki Semiconductor Precision differential switched current source
CN101176215A (zh) * 2005-06-03 2008-05-07 罗姆股份有限公司 基于控制信号向负载提供电流的驱动电路及包括该驱动电路的便携式信息终端
CN101059940A (zh) * 2006-04-18 2007-10-24 凌阳科技股份有限公司 消除运算放大器偏移电压的运算放大器驱动电路
CN101132174A (zh) * 2006-08-24 2008-02-27 索尼株式会社 驱动电路
CN101881982A (zh) * 2009-05-05 2010-11-10 瑞萨电子(中国)有限公司 一种防止过冲的稳压电路及基准电路
CN104092360A (zh) * 2014-06-30 2014-10-08 成都芯源系统有限公司 跨导调整电路、跨导型误差放大单元及开关型功率变换器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113891521A (zh) * 2021-11-05 2022-01-04 深圳市角度控光智能照明技术有限公司 一种pwm斩波调光冗余电路及其斩波调光方法
CN113891521B (zh) * 2021-11-05 2023-09-19 深圳市角度控光智能照明技术有限公司 一种pwm斩波调光冗余电路及其斩波调光方法
WO2023109427A1 (zh) * 2021-12-13 2023-06-22 深圳飞骧科技股份有限公司 一种功率放大器功率调节电路及功率放大器

Also Published As

Publication number Publication date
US10361669B2 (en) 2019-07-23
US10050592B2 (en) 2018-08-14
US20180323761A1 (en) 2018-11-08
US20170331441A1 (en) 2017-11-16
JP2017208609A (ja) 2017-11-24
CN107395168B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
Choi et al. A new power management IC architecture for envelope tracking power amplifier
CN106817091B (zh) 功率放大电路
KR100821197B1 (ko) 고효율 혼합모드 전력 증폭기
CN107395168A (zh) 输出电路
JP4330549B2 (ja) 高周波電力増幅装置
US8314655B2 (en) RF power amplifier and RF power module using the same
Jing et al. A high slew-rate adaptive biasing hybrid envelope tracking supply modulator for LTE applications
CN107863942A (zh) 功率放大模块
CN110391788A (zh) 功率放大器的控制电路
KR101300324B1 (ko) 전력 증폭기
US20220006427A1 (en) Amplifier circuit and amplifier device
JP6187444B2 (ja) 電力増幅モジュール
CN106560758B (zh) 电流输出电路
JP2007067820A (ja) 高周波電力増幅器
JP5328975B2 (ja) Ｒｆパワーモジュール
US8421536B2 (en) Apparatus and methods for electronic amplification
CN104716910B (zh) 共射共基放大器
CN108900167B (zh) 阻抗补偿电路及功率放大补偿电路
JP2021078020A (ja) 電力増幅モジュール
JP2005217558A (ja) 高周波電力増幅回路
JP7501648B2 (ja) 電流制御回路、バイアス供給回路及び増幅装置
TW201225514A (en) Output DC-decouple cap-free amplifier
JP2006067379A (ja) 高周波電力増幅器
JP5438523B2 (ja) 高周波増幅器
Ghajar et al. Cascode MOSFET-MESFET RF power amplifier on 150nm SOI CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant