WO2023109427A1 - 一种功率放大器功率调节电路及功率放大器 - Google Patents

一种功率放大器功率调节电路及功率放大器 Download PDF

Info

Publication number
WO2023109427A1
WO2023109427A1 PCT/CN2022/132792 CN2022132792W WO2023109427A1 WO 2023109427 A1 WO2023109427 A1 WO 2023109427A1 CN 2022132792 W CN2022132792 W CN 2022132792W WO 2023109427 A1 WO2023109427 A1 WO 2023109427A1
Authority
WO
WIPO (PCT)
Prior art keywords
bias voltage
circuit
output
output control
mos transistors
Prior art date
Application number
PCT/CN2022/132792
Other languages
English (en)
French (fr)
Inventor
杨佳
郭嘉帅
Original Assignee
深圳飞骧科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳飞骧科技股份有限公司 filed Critical 深圳飞骧科技股份有限公司
Publication of WO2023109427A1 publication Critical patent/WO2023109427A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only

Definitions

  • the utility model relates to the field of electronic technology, in particular to a power adjusting circuit of a power amplifier and a power amplifier.
  • RF power amplifiers have been widely used in various wireless communication equipment and electronic systems, and their main technical indicators are output power, efficiency, linearity, etc.
  • the purpose of the utility model is to overcome at least one technical problem above, and provide a power amplifier power adjustment circuit and a power amplifier.
  • the utility model provides a power amplifier power adjustment circuit, including: a bias voltage generation circuit, a voltage magnitude control circuit, and a bias voltage output control circuit;
  • the bias voltage generation circuit is used to generate a variety of different bias voltages, and its output terminals are respectively connected to the voltage magnitude control circuit and the bias voltage output control circuit;
  • the voltage magnitude control circuit includes a plurality of first control switches, and the output terminals of each of the first control switches are respectively connected to the bias voltage output control circuit;
  • the bias voltage output control circuit includes a plurality of second control switches, and the output end of each second control switch is respectively connected to an output branch.
  • the bias voltage generation circuit includes an operational amplifier connected to the voltage magnitude control circuit, and a bias voltage generation sub-circuit connected to the bias voltage output control circuit, the reference voltage passes through the operational amplifier and The reference current and the bias voltage generation sub-circuit generate different bias voltages.
  • the bias voltage generation sub-circuit includes multiple groups connected in series, and each group of the bias voltage generation sub-circuit includes a resistor connected in parallel and a third control switch.
  • the voltage level control circuit further includes a plurality of first output control MOS transistors connected in parallel, and the output terminals of the operational amplifier are respectively connected to a plurality of the first output control MOS transistors through a plurality of the first control switches.
  • the corresponding first output control MOS transistor is mirrored to output a bias voltage of a corresponding magnitude.
  • the bias voltage output control further includes a plurality of second output control MOS transistors connected in parallel, and the bias voltage generation sub-circuit is respectively connected to a plurality of the second output control switches through a plurality of the second control switches.
  • the gate of the MOS transistor, the source of the second output control MOS transistor is respectively connected to the drain of the first output control MOS transistor, and the drain of the second output control MOS transistor is respectively connected to the output branch connect.
  • the utility model provides a power amplifier, including a power adjustment circuit and a power amplification circuit, and the power adjustment circuit includes: a bias voltage generation circuit, a voltage magnitude control circuit, and a bias voltage output control circuit;
  • the bias voltage generation circuit is used to generate a variety of different bias voltages, and its output terminals are respectively connected to the voltage magnitude control circuit and the bias voltage output control circuit;
  • the voltage magnitude control circuit includes a plurality of first control switches, and the output terminals of each of the first control switches are respectively connected to the bias voltage output control circuit;
  • the bias voltage output control circuit includes a plurality of second control switches, and the output terminals of each of the second control switches are respectively connected to an output branch;
  • the power amplifying circuit includes a plurality of power amplifier groups, wherein a bias voltage input terminal of each power amplifier group is connected to one or more of the output branches.
  • the bias voltage generation circuit includes an operational amplifier connected to the voltage magnitude control circuit, and a bias voltage generation sub-circuit connected to the bias voltage output control circuit, the reference voltage passes through the operational amplifier and The reference current and the bias voltage generation sub-circuit generate different bias voltages.
  • the voltage level control circuit further includes a plurality of first output control MOS transistors connected in parallel, and the output terminals of the operational amplifier are respectively connected to a plurality of the first output control MOS transistors through a plurality of the first control switches.
  • the corresponding first output control MOS transistor is mirrored to output a bias voltage of a corresponding magnitude.
  • the bias voltage output control further includes a plurality of second output control MOS transistors connected in parallel, and the bias voltage generation sub-circuit is respectively connected to a plurality of the second output control switches through a plurality of the second control switches.
  • the gate of the MOS transistor, the source of the second output control MOS transistor is respectively connected to the drain of the first output control MOS transistor, and the drain of the second output control MOS transistor is respectively connected to the output branch connect.
  • each of the power amplifier groups is connected to a plurality of power regulation circuits
  • each of the output branches is respectively connected to one or more of the power amplifier groups.
  • the power regulation circuit of the utility model generates different bias voltages through the bias voltage generation circuit, outputs the selected voltage through the mirror image of the voltage size control circuit, and selects the output branch through the bias voltage output control circuit to perform output, so as to achieve the purpose of accurately providing different bias voltages for the power amplifier, so that the power amplifier can work in more modes.
  • FIG. 1 is a schematic diagram of a power amplifier provided by an embodiment of the present invention.
  • the embodiment of the present utility model provides a power amplifier power adjustment circuit 100, including: a bias voltage generating circuit 110, a voltage magnitude control circuit 120, and a bias voltage output control circuit 130; wherein, the The bias voltage generating circuit 110 is used to generate a variety of different bias voltages, and its output terminals are respectively connected to the voltage magnitude control circuit 120 and the bias voltage output control circuit 130; the voltage magnitude control circuit 120 includes a plurality of First control switches (S11-S1N), the output ends of each of the first control switches are respectively connected to the bias voltage output control circuit 130; the bias voltage output control circuit 130 includes a plurality of second control switches ( S21-S2N), the output ends of each of the second control switches are respectively connected to an output branch (VO_1-VO_N).
  • the bias voltage generating circuit 110 is used to generate a variety of different bias voltages, and its output terminals are respectively connected to the voltage magnitude control circuit 120 and the bias voltage output control circuit 130;
  • the voltage magnitude control circuit 120 includes a plurality of First control switches (S
  • the bias voltage generation circuit 110 includes an operational amplifier OP1 and a bias voltage generation sub-circuit 111 connected to the bias voltage output control circuit 130, the reference voltage VREF passes through the operational amplifier OP1 and The reference current IREF and the bias voltage generation sub-circuit 111 generate different bias voltages.
  • the bias voltage generating circuit 110 is input by a reference voltage VREF, and generates different bias voltages through an operational amplifier OP1 and controlling the reference current IREF and the bias voltage generating sub-circuit 111 .
  • the reference voltage VREF may be constant or variable.
  • the positive input terminal of the operational amplifier OP1 is connected to the working voltage VDD having the reference current IREF, and grounded through the resistor R1.
  • the bias voltage generation sub-circuit 111 includes multiple groups connected in series, each group of the bias voltage generation sub-circuit includes a resistor connected in parallel and a third control switch, and multiple groups of the bias voltage generation sub-circuit
  • the resistors in the sub-circuit 111 are R21-R2N
  • the third control switches in the multiple sets of bias voltage generating sub-circuits 111 are RS1-RSN.
  • the input terminals of the bias voltage generation sub-circuit 111 are respectively connected to the positive input terminal of the operational amplifier OP1 and the working voltage VDD.
  • the voltage level control circuit 120 further includes a plurality of first output control MOS transistors (P11-P1N) connected in parallel, and the output terminals of the operational amplifier OP1 pass through a plurality of the first control switches ( S11-S1N) are connected to the gates of multiple first output control MOS transistors (P11-P1N), and the corresponding first output control MOS transistors are mirrored to output a bias voltage of a corresponding magnitude by controlling the first control switches.
  • P11-P1N first output control MOS transistors
  • one of the first control switches is connected to the gate of one of the first output control MOS transistors.
  • the bias voltage output control 130 further includes a plurality of second output control MOS transistors (P21-P2N) connected in parallel, and the bias voltage generation sub-circuit 111 is respectively controlled by a plurality of the second control
  • the switches (S21-S2N) are connected to the gates of multiple second output control MOS transistors (P21-P2N), and the sources of the second output control MOS transistors are respectively connected to the drain electrodes of the first output control MOS transistors.
  • the drains of the second output control MOS transistors are respectively connected to the output branches.
  • one of the second control switches is connected to the gate of one of the second output control MOS transistors, the source of one of the second output control MOS transistors is connected to the drain of one of the first output control MOS transistors, and one of the second output control MOS transistors is connected to the drain.
  • the drain of the second output control MOS transistor is connected to one of the output branches.
  • the power regulation circuit 100 generates different bias voltages through the bias voltage generation circuit 110, outputs the selected voltage through the mirror image of the voltage magnitude control circuit 120, and selects an output branch through the bias voltage output control circuit 130 to output , so as to achieve the purpose of accurately providing different bias voltages for the power amplifier, so that the power amplifier can work in more modes.
  • the utility model embodiment also provides a power amplifier, including a power regulation circuit 100 and a power amplification circuit 200, wherein the power regulation circuit includes: a bias voltage generation circuit 110, a voltage magnitude control circuit 120, and Bias voltage output control circuit 130; wherein, the bias voltage generating circuit 110 is used to generate a variety of different bias voltages, and its output terminal is connected to the voltage magnitude control circuit 120 and the bias voltage output control circuit 130
  • the voltage magnitude control circuit 120 includes a plurality of first control switches (S11-S1N), and the output terminals of each of the first control switches are respectively connected to the bias voltage output control circuit 130;
  • the bias voltage output The control circuit 130 includes a plurality of second control switches (S21-S2N), and the output terminals of each of the second control switches are respectively connected to an output branch (VO_1-VO_N);
  • the power amplifying circuit 200 includes a plurality of power amplifiers group (PA_1-PA_N), wherein the bias voltage input terminals (VBIAS_1-V
  • the power amplifier group further includes radio frequency signal input terminals (RFIN_1-RFIN_N) and antennas (ANT_1-ANT_N).
  • the bias voltage generation circuit 110 further includes an operational amplifier OP1 and a bias voltage generation sub-circuit 111 connected to the bias voltage output control circuit 130, and the reference voltage VREF passes through the operational amplifier OP1 And the reference current IREF and the bias voltage generation sub-circuit 111 generate different bias voltages.
  • the bias voltage generating circuit 110 is input by a reference voltage VREF, and generates different bias voltages through an operational amplifier OP1 and controlling the reference current IREF and the bias voltage generating sub-circuit 111 .
  • the reference voltage VREF may be constant or variable.
  • the positive input terminal of the operational amplifier OP1 is connected to the working voltage VDD having the reference current IREF, and grounded through the resistor R1.
  • the bias voltage generating sub-circuit 111 includes multiple groups connected in series, each group of bias voltage generating sub-circuits includes parallel resistors and a third control switch, multiple groups of the bias voltage generating sub-circuits
  • the resistors in the sub-circuit 111 are R21-R2N
  • the third control switches in the multiple sets of bias voltage generating sub-circuits 111 are RS1-RSN.
  • the input terminals of the bias voltage generation sub-circuit 111 are respectively connected to the positive input terminal of the operational amplifier OP1 and the working voltage VDD.
  • the voltage level control circuit 120 further includes a plurality of first output control MOS transistors (P11-P1N) connected in parallel, and the output terminals of the operational amplifier OP1 pass through a plurality of the first control switches ( S11-S1N) are connected to the gates of multiple first output control MOS transistors (P11-P1N), and the corresponding first output control MOS transistors are mirrored to output a bias voltage of a corresponding magnitude by controlling the first control switches.
  • P11-P1N first output control MOS transistors
  • one of the first control switches is connected to the gate of one of the first output control MOS transistors.
  • the bias voltage output control 130 further includes a plurality of second output control MOS transistors (P21-P2N) connected in parallel, and the bias voltage generation sub-circuit 111 is respectively controlled by a plurality of the second control
  • the switches (S21-S2N) are connected to the gates of multiple second output control MOS transistors (P21-P2N), and the sources of the second output control MOS transistors are respectively connected to the drain electrodes of the first output control MOS transistors.
  • the drains of the second output control MOS transistors are respectively connected to the output branches.
  • one of the second control switches is connected to the gate of one of the second output control MOS transistors, the source of one of the second output control MOS transistors is connected to the drain of one of the first output control MOS transistors, and one of the second output control MOS transistors is connected to the drain.
  • the drain of the second output control MOS transistor is connected to one of the output branches.
  • each of the power amplifier groups is connected to multiple power regulation circuits 100 (only one power regulation circuit 100 is shown in FIG. 1 ). By connecting with multiple power regulation circuits 100, more types of bias voltage inputs can be selected.
  • each of the output branches is respectively connected to one or more of the power amplifier groups, thereby realizing more selections of bias voltage inputs.
  • the power regulation circuit 100 generates different bias voltages through the bias voltage generation circuit 110, outputs the selected voltage through the mirror image of the voltage magnitude control circuit 120, and selects an output branch through the bias voltage output control circuit 130 to output , so as to achieve the purpose of accurately providing different bias voltages for the power amplifier, so that the power amplifier can work in more modes. And, by connecting different output branches to the bias voltage input ends of the power amplifier groups, or connecting to multiple power amplifier groups, and changing various connection modes, input of various bias voltages can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供了一种功率放大器功率调节电路及功率放大器，包括：偏置电压产生电路、电压大小控制电路、以及偏置电压输出控制电路；其中，所述偏置电压产生电路用于产生多种不同的偏置电压，其输出端分别连接所述电压大小控制电路以及所述偏置电压输出控制电路；所述电压大小控制电路包括多个第一控制开关，每个所述第一控制开关的输出端分别连接所述偏置电压输出控制电路；所述偏置电压输出控制电路包括多个第二控制开关，每个所述第二控制开关的输出端分别连接一输出支路。本申请可以实现为功率放大器准确的提供不同偏置电压的目的，使功率放大器能够工作在更多模式下。

Description

一种功率放大器功率调节电路及功率放大器 【技术领域】
本实用新型涉及电子技术领域，尤其涉及一种功率放大器功率调节电路及功率放大器。
【背景技术】
射频功率放大器现已广泛地应用在各种无线通讯设备及电子系统中，其主要的技术指标是输出功率、效率、线性度等。
通常的功率放大器需要在不同的工作模式下进行，不同的工作模式下的发射功率会设定在某个范围，同时，不同工作模式下的增益、电流等等也要求不一样。因此，急需一种能够精准且灵活的调节功率放大器。
【实用新型内容】
本实用新型的目的是克服上述至少一个技术问题，提供一种功率放大器功率调节电路及功率放大器。
为了实现上述目的，一方面，本实用新型提供了一种功率放大器功率调节电路，包括：偏置电压产生电路、电压大小控制电路、以及偏置电压输出控制电路；
其中，所述偏置电压产生电路用于产生多种不同的偏置电压，其输出端分别连接所述电压大小控制电路以及所述偏置电压输出控制电路；
所述电压大小控制电路包括多个第一控制开关，每个所述第一控制开关的输出端分别连接所述偏置电压输出控制电路；
所述偏置电压输出控制电路包括多个第二控制开关，每个所述第 二控制开关的输出端分别连接一输出支路。
优选的，所述偏置电压产生电路包括连接于所述电压大小控制电路的运算放大器、以及连接于所述偏置电压输出控制电路的偏置电压产生子电路，参考电压通过所述运算放大器以及参考电流和所述偏置电压产生子电路产生不同的偏置电压。
优选的，所述偏置电压产生子电路包括串连的多组，每组所述偏置电压产生子电路包括并联的电阻和第三控制开关。
优选的，所述电压大小控制电路还包括多个并联的第一输出控制MOS管，所述运算放大器的输出端分别通过多个所述第一控制开关连接多个所述第一输出控制MOS管的栅极，通过控制所述第一控制开关使对应的所述第一输出控制MOS管镜像输出对应大小的偏置电压。
优选的，所述偏置电压输出控制还包括多个并联的第二输出控制MOS管，所述偏置电压产生子电路分别通过多个所述第二控制开关连接多个所述第二输出控制MOS管的栅极，所述第二输出控制MOS管的源极分别与所述第一输出控制MOS管的漏极连接，所述第二输出控制MOS管的漏极分别与所述输出支路连接。
第二方面，本实用新型提供了一种功率放大器，包括功率调节电路以及功率放大电路，所述功率调节电路包括：偏置电压产生电路、电压大小控制电路、以及偏置电压输出控制电路；
其中，所述偏置电压产生电路用于产生多种不同的偏置电压，其输出端分别连接所述电压大小控制电路以及所述偏置电压输出控制电路；
所述电压大小控制电路包括多个第一控制开关，每个所述第一控制开关的输出端分别连接所述偏置电压输出控制电路；
所述偏置电压输出控制电路包括多个第二控制开关，每个所述第二控制开关的输出端分别连接一输出支路；
所述功率放大电路包括多个功率放大器组，其中，每个功率放大器组的偏置电压输入端连接于所述输出支路的一个或多个。
优选的，所述偏置电压产生电路包括连接于所述电压大小控制电路的运算放大器、以及连接于所述偏置电压输出控制电路的偏置电压产生子电路，参考电压通过所述运算放大器以及参考电流和所述偏置电压产生子电路产生不同的偏置电压。
优选的，所述电压大小控制电路还包括多个并联的第一输出控制MOS管，所述运算放大器的输出端分别通过多个所述第一控制开关连接多个所述第一输出控制MOS管的栅极，通过控制所述第一控制开关使对应的所述第一输出控制MOS管镜像输出对应大小的偏置电压。
优选的，所述偏置电压输出控制还包括多个并联的第二输出控制MOS管，所述偏置电压产生子电路分别通过多个所述第二控制开关连接多个所述第二输出控制MOS管的栅极，所述第二输出控制MOS管的源极分别与所述第一输出控制MOS管的漏极连接，所述第二输出控制MOS管的漏极分别与所述输出支路连接。
优选的，每个所述功率放大器组与多个功率调节电路连接；
或，每个所述输出支路分别连接一个或多个所述功率放大器组。
与相关技术相比，本实用新型的功率调节电路通过偏置电压产生电路产生不同的偏置电压，通过电压大小控制电路镜像输出选择的电压，并通过偏置电压输出控制电路选择输出支路进行输出，从而实现为功率放大器准确的提供不同偏置电压的目的，使功率放大器能够工作在更多模式下。
【附图说明】
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本实用新型实施例提供的一种功率放大器的原理图。
【具体实施方式】
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
实施例一
请参阅图1所示，本实用新型实施例提供一种功率放大器功率调节电路100，包括：偏置电压产生电路110、电压大小控制电路120、以及偏置电压输出控制电路130；其中，所述偏置电压产生电路110用于产生多种不同的偏置电压，其输出端分别连接所述电压大小控制电路120以及所述偏置电压输出控制电路130；所述电压大小控制电路120包括多个第一控制开关(S11～S1N)，每个所述第一控制开关的输出端分别连接所述偏置电压输出控制电路130；所述偏置电压输出控制电路130包括多个第二控制开关(S21～S2N)，每个所述第二控制开关的输出端分别连接一输出支路(VO_1～VO_N)。
在本实施例中，所述偏置电压产生电路110包括运算放大器OP1、以及连接于所述偏置电压输出控制电路130的偏置电压产生子电路111，参考电压VREF通过所述运算放大器OP1以及参考电流IREF和所述偏置电压产生子电路111产生不同的偏置电压。偏置电压产生电路110通过参考电压VREF输入，通过运算放大器OP1以及控制所述参考电流IREF和所述偏置电压产生子电路111产生不同的偏置电压。
本实施例中，参考电压VREF可以是恒定的，也可以是变化的。
在本实施例中，所述运算放大器OP1的正输入端与具有参考电流IREF的工作电压VDD连接，并通过电阻R1接地。
在本实施例中，所述偏置电压产生子电路111包括串连的多组，每组所述偏置电压产生子电路包括并联的电阻和第三控制开关，多组 所述偏置电压产生子电路111中的所述电阻为R21～R2N，多组所述偏置电压产生子电路111中的所述第三控制开关为RS1～RSN。
在本实施例中，所述偏置电压产生子电路111的输入端分别与所述运算放大器OP1的正输入端以及所述工作电压VDD连接。
在本实施例中，所述电压大小控制电路120还包括多个并联的第一输出控制MOS管(P11～P1N)，所述运算放大器OP1的输出端分别通过多个所述第一控制开关(S11～S1N)连接多个所述第一输出控制MOS管(P11～P1N)的栅极，通过控制所述第一控制开关使对应的第一输出控制MOS管镜像输出对应大小的偏置电压。
其中，一个所述第一控制开关连接一个所述第一输出控制MOS管的栅极。
在本实施例中，所述偏置电压输出控制130还包括多个并联的第二输出控制MOS管(P21～P2N)，所述偏置电压产生子电路111分别通过多个所述第二控制开关(S21～S2N)连接多个所述第二输出控制MOS管(P21～P2N)的栅极，所述第二输出控制MOS管的源极分别与所述第一输出控制MOS管的漏极连接，所述第二输出控制MOS管的漏极分别与所述输出支路连接。
即一个所述第二控制开关连接一个所述第二输出控制MOS管的栅极，一个所述第二输出控制MOS管的源极连接一个所述第一输出控制MOS管漏极，一个所述第二输出控制MOS管的漏极连接一个所述输出支路。
本实施例中，功率调节电路100通过偏置电压产生电路110产生不同的偏置电压，通过电压大小控制电路120镜像输出选择的电压，并通过偏置电压输出控制电路130选择输出支路进行输出，从而实现为功率放大器准确的提供不同偏置电压的目的，使功率放大器能够工作在更多模式下。
实施例二
如图1所示，本实用新型实施例还提供一种功率放大器，包括功 率调节电路100以及功率放大电路200，其中，功率调节电路包括：偏置电压产生电路110、电压大小控制电路120、以及偏置电压输出控制电路130；其中，所述偏置电压产生电路110用于产生多种不同的偏置电压，其输出端连接所述电压大小控制电路120以及所述偏置电压输出控制电路130；所述电压大小控制电路120包括多个第一控制开关(S11～S1N)，每个所述第一控制开关的输出端分别连接所述偏置电压输出控制电路130；所述偏置电压输出控制电路130包括多个第二控制开关(S21～S2N)，每个所述第二控制开关的输出端分别连接一输出支路(VO_1～VO_N)；所述功率放大电路200包括多个功率放大器组(PA_1～PA_N)，其中，所述功率放大器组的偏置电压输入端(VBIAS_1～VBIAS_N)连接于所述输出支路(VO_1～VO_N)的一个或多个。
其中，所述功率放大器组还包括射频信号输入端(RFIN_1～RFIN_N)以及天线(ANT_1～ANT_N)。
在本实施例中，所述偏置电压产生电路110还包括运算放大器OP1、以及连接于所述偏置电压输出控制电路130的偏置电压产生子电路111，参考电压VREF通过所述运算放大器OP1以及参考电流IREF和所述偏置电压产生子电路111产生不同的偏置电压。偏置电压产生电路110通过参考电压VREF输入，通过运算放大器OP1以及控制所述参考电流IREF和所述偏置电压产生子电路111产生不同的偏置电压。
本实施例中，参考电压VREF可以是恒定的，也可以是变化的。
在本实施例中，所述运算放大器OP1的正输入端与具有参考电流IREF的工作电压VDD连接，并通过电阻R1接地。
在本实施例中，所述偏置电压产生子电路111包括串连的多组，每组所述偏置电压产生子电路包括并联的电阻和第三控制开关，多组所述偏置电压产生子电路111中的所述电阻为R21～R2N，多组所述偏置电压产生子电路111中的所述第三控制开关为RS1～RSN。
在本实施例中，所述偏置电压产生子电路111的输入端分别与所述运算放大器OP1的正输入端以及所述工作电压VDD连接。
在本实施例中，所述电压大小控制电路120还包括多个并联的第一输出控制MOS管(P11～P1N)，所述运算放大器OP1的输出端分别通过多个所述第一控制开关(S11～S1N)连接多个所述第一输出控制MOS管(P11～P1N)的栅极，通过控制所述第一控制开关使对应的第一输出控制MOS管镜像输出对应大小的偏置电压。
其中，一个所述第一控制开关连接一个所述第一输出控制MOS管的栅极。
在本实施例中，所述偏置电压输出控制130还包括多个并联的第二输出控制MOS管(P21～P2N)，所述偏置电压产生子电路111分别通过多个所述第二控制开关(S21～S2N)连接多个所述第二输出控制MOS管(P21～P2N)的栅极，所述第二输出控制MOS管的源极分别与所述第一输出控制MOS管的漏极连接，所述第二输出控制MOS管的漏极分别与所述输出支路连接。
即一个所述第二控制开关连接一个所述第二输出控制MOS管的栅极，一个所述第二输出控制MOS管的源极连接一个所述第一输出控制MOS管漏极，一个所述第二输出控制MOS管的漏极连接一个所述输出支路。
进一步的，每个所述功率放大器组与多个功率调节电路100连接(图1仅示出了一个功率调节电路100)。通过与多个功率调节电路100进行连接，从而可以选择更多类型的偏置电压输入。
进一步的，每个所述输出支路分别连接一个或多个所述功率放大器组，进而实现更多的偏置电压输入的选择。
本实施例中，功率调节电路100通过偏置电压产生电路110产生不同的偏置电压，通过电压大小控制电路120镜像输出选择的电压，并通过偏置电压输出控制电路130选择输出支路进行输出，从而实现为功率放大器准确的提供不同偏置电压的目的，使功率放大器能够工 作在更多模式下。以及，通过不同输出支路与功率放大器组的偏置电压输入端进行连接，或与多个所述功率放大器组进行连接，以及多种的连接方式改变，可以实现多种偏置电压的输入。
以上所述的仅是本实用新型的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本实用新型创造构思的前提下，还可以做出改进，但这些均属于本实用新型的保护范围。

Claims (10)

  1. 一种功率放大器功率调节电路，其特征在于，包括：偏置电压产生电路、电压大小控制电路、以及偏置电压输出控制电路；
    其中，所述偏置电压产生电路用于产生多种不同的偏置电压，其输出端分别连接所述电压大小控制电路以及所述偏置电压输出控制电路；
    所述电压大小控制电路包括多个第一控制开关，每个所述第一控制开关的输出端分别连接所述偏置电压输出控制电路；
    所述偏置电压输出控制电路包括多个第二控制开关，每个所述第二控制开关的输出端分别连接一输出支路。
  2. 如权利要求1所述的功率放大器功率调节电路，其特征在于，所述偏置电压产生电路包括连接于所述电压大小控制电路的运算放大器、以及连接于所述偏置电压输出控制电路的偏置电压产生子电路，参考电压通过所述运算放大器以及参考电流和所述偏置电压产生子电路产生不同的偏置电压。
  3. 如权利要求2所述的功率放大器功率调节电路，其特征在于，所述偏置电压产生子电路包括串连的多组，每组所述偏置电压产生子电路包括并联的电阻和第三控制开关。
  4. 如权利要求2或3所述的功率放大器功率调节电路，其特征在于，所述电压大小控制电路还包括多个并联的第一输出控制MOS管，所述运算放大器的输出端分别通过多个所述第一控制开关连接多个所述第一输出控制MOS管的栅极，通过控制所述第一控制开关使对应的所述第一输出控制MOS管镜像输出对应大小的偏置电压。
  5. 如权利要求4所述的功率放大器功率调节电路，其特征在于，所述偏置电压输出控制还包括多个并联的第二输出控制MOS管，所述偏置电压产生子电路分别通过多个所述第二控制开关连接多个所述第二输出控制MOS管的栅极，所述第二输出控制MOS管的源极分别与所述第一输出控制MOS管的漏极连接，所述第二输出控制MOS管的 漏极分别与所述输出支路连接。
  6. 一种功率放大器，包括功率调节电路以及功率放大电路，其特征在于，所述功率调节电路包括：偏置电压产生电路、电压大小控制电路、以及偏置电压输出控制电路；
    其中，所述偏置电压产生电路用于产生多种不同的偏置电压，其输出端分别连接所述电压大小控制电路以及所述偏置电压输出控制电路；
    所述电压大小控制电路包括多个第一控制开关，每个所述第一控制开关的输出端分别连接所述偏置电压输出控制电路；
    所述偏置电压输出控制电路包括多个第二控制开关，每个所述第二控制开关的输出端分别连接一输出支路；
    所述功率放大电路包括多个功率放大器组，其中，每个功率放大器组的偏置电压输入端连接于所述输出支路的一个或多个。
  7. 如权利要求6所述的功率放大器，其特征在于，所述偏置电压产生电路包括连接于所述电压大小控制电路的运算放大器、以及连接于所述偏置电压输出控制电路的偏置电压产生子电路，参考电压通过所述运算放大器以及参考电流和所述偏置电压产生子电路产生不同的偏置电压。
  8. 如权利要求7所述的功率放大器，其特征在于，所述电压大小控制电路还包括多个并联的第一输出控制MOS管，所述运算放大器的输出端分别通过多个所述第一控制开关连接多个所述第一输出控制MOS管的栅极，通过控制所述第一控制开关使对应的所述第一输出控制MOS管镜像输出对应大小的偏置电压。
  9. 如权利要求8所述的功率放大器，其特征在于，所述偏置电压输出控制还包括多个并联的第二输出控制MOS管，所述偏置电压产生子电路分别通过多个所述第二控制开关连接多个所述第二输出控制MOS管的栅极，所述第二输出控制MOS管的源极分别与所述第一输出控制MOS管的漏极连接，所述第二输出控制MOS管的漏极分别与 所述输出支路连接。
  10. 如权利要求6所述的功率放大器，其特征在于，每个所述功率放大器组与多个功率调节电路连接；
    或，每个所述输出支路分别连接一个或多个所述功率放大器组。
PCT/CN2022/132792 2021-12-13 2022-11-18 一种功率放大器功率调节电路及功率放大器 WO2023109427A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202123134988.5 2021-12-13
CN202123134988.5U CN216625699U (zh) 2021-12-13 2021-12-13 一种功率放大器功率调节电路及功率放大器

Publications (1)

Publication Number Publication Date
WO2023109427A1 true WO2023109427A1 (zh) 2023-06-22

Family

ID=81704312

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/132792 WO2023109427A1 (zh) 2021-12-13 2022-11-18 一种功率放大器功率调节电路及功率放大器

Country Status (2)

Country Link
CN (1) CN216625699U (zh)
WO (1) WO2023109427A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN216625699U (zh) * 2021-12-13 2022-05-27 深圳飞骧科技股份有限公司 一种功率放大器功率调节电路及功率放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005027130A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品
JP2006270670A (ja) * 2005-03-25 2006-10-05 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品
CN106208983A (zh) * 2016-06-30 2016-12-07 唯捷创芯(天津)电子技术股份有限公司 面向时分复用的多模功率放大器模组、芯片及通信终端
CN107395168A (zh) * 2016-05-16 2017-11-24 株式会社村田制作所 输出电路
CN110391788A (zh) * 2018-04-19 2019-10-29 株式会社村田制作所 功率放大器的控制电路
CN216625699U (zh) * 2021-12-13 2022-05-27 深圳飞骧科技股份有限公司 一种功率放大器功率调节电路及功率放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005027130A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品
JP2006270670A (ja) * 2005-03-25 2006-10-05 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品
CN107395168A (zh) * 2016-05-16 2017-11-24 株式会社村田制作所 输出电路
CN106208983A (zh) * 2016-06-30 2016-12-07 唯捷创芯(天津)电子技术股份有限公司 面向时分复用的多模功率放大器模组、芯片及通信终端
CN110391788A (zh) * 2018-04-19 2019-10-29 株式会社村田制作所 功率放大器的控制电路
CN216625699U (zh) * 2021-12-13 2022-05-27 深圳飞骧科技股份有限公司 一种功率放大器功率调节电路及功率放大器

Also Published As

Publication number Publication date
CN216625699U (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US7088180B2 (en) Programmable gain current amplifier
CN103248330B (zh) 一种高增益精度的可编程增益放大器
KR20090103952A (ko) 선형 및 포화 모드에서의 동작을 위한 멀티모드 증폭기
US9344044B2 (en) High-frequency power amplifier
US8279004B2 (en) System for driver amplifier
US20180294779A1 (en) Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers
Bandyopadhyay et al. Design of two stage cmos operational amplifier in 180nm technology with low power and high cmrr
CN101908863B (zh) 可编程增益mos放大器
CN108429541B (zh) 用于对放大器的线性度进行补偿的前置补偿器
WO2023109427A1 (zh) 一种功率放大器功率调节电路及功率放大器
US7649411B2 (en) Segmented power amplifier
TW201815058A (zh) 功率放大模組
CN112073013A (zh) 一种可变增益放大电路
WO2023109426A1 (zh) 一种功率放大器功率调节电路及功率放大器
CN207442795U (zh) 适用于低噪声、宽动态范围的高带宽跨阻放大器
US7154339B2 (en) RF power amplifier
KR20020056830A (ko) 증폭기
US7453307B2 (en) Process independent voltage controlled logarithmic attenuator having a low distortion and method therefor
US7501887B2 (en) Controllable amplifier and its use
CN115940837A (zh) 功率放大器及电子设备
CN111697936B (zh) 一种低功耗互补型数字可变增益放大器
KR0141591B1 (ko) 증폭장치
Chandra et al. A three-stage CMOS operational amplifier with high gain and phase margin
CN112787604A (zh) 放大器
US4238737A (en) Biasing arrangement for a push-pull amplifier

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22906179

Country of ref document: EP

Kind code of ref document: A1