CN112073013A - 一种可变增益放大电路 - Google Patents

Abstract

本申请适用于集成电路技术领域，提供了一种可变增益放大电路，包括依次连接的第一可变增益放大模块和驱动缓冲模块，驱动缓冲模块包括：全差分放大器、第一反馈电阻、第二反馈电阻、第一补偿电容及第二补偿电容；该可变增益放大电路用于对接收到的差分信号按预设增益进行差分放大处理后输出；其中，预设增益可调。由于可变增益放大电路中的第一可变增益放大模块的输出端连接有驱动缓冲模块，因此可变增益放大电路可以对各种不同类型的负载进行驱动，具有较强的负载驱动能力；且由于驱动缓冲模块仅由一个全差分放大器、两个电阻以及两个电容构成，因此可以降低整个可变增益放大电路的功耗。

Description

一种可变增益放大电路

技术领域

本申请属于集成电路技术领域，尤其涉及一种可变增益放大电路。

背景技术

可变增益放大电路常用于对电信号进行放大处理，由于其增益可调，因此已被广泛应用于各种通信、导航以及信号检测传输等系统中。现有的很多应用场合通常要求可变增益放大电路具有较强的负载驱动能力，即可以驱动多种不同类型的负载，例如低阻抗负载、大容性负载或高阻抗负载等。传统的做法通常是在可变增益放大器的输出端设置由单端输出运放构成的缓冲放大器，由可变增益放大器与缓冲放大器构成可变增益放大电路，而为了实现全差分输出，通常需要在可变增益放大器的输出端设置两个单端输出运放，这样会增加整个可变增益放大电路的功耗。

发明内容

有鉴于此，本申请实施例提供了一种可变增益放大电路，以解决现有的具有输出驱动功能的可变增益放大电路存在的功耗较高的问题。

本申请实施例提供的一种可变增益放大电路，包括依次连接的第一可变增益放大模块和驱动缓冲模块，所述驱动缓冲模块包括：全差分放大器、第一反馈电阻、第二反馈电阻、第一补偿电容及第二补偿电容；

所述第一可变增益放大模块的两个输入端用于接收差分信号，所述第一可变增益放大模块的两个输出端分别与所述全差分放大器的两个输入端连接，所述第一反馈电阻连接在所述全差分放大器的第一输入端和第一输出端之间，所述第二反馈电阻连接在所述全差分放大器的第二输入端和第二输出端之间，所述第一补偿电容与所述第一反馈电阻并联，所述第二补偿电容与所述第二反馈电阻并联；

所述可变增益放大电路用于对接收到的差分信号按预设增益进行差分放大处理后输出；其中，所述预设增益可调。

可选的，所述第一反馈电阻和所述第二反馈电阻均为可调电阻。

可选的，所述第一可变增益放大模块包括跨导放大单元和共模反馈单元；

所述跨导放大单元的第一输入端为所述第一可变增益放大模块的第一输入端，所述跨导放大单元的第二输入端为第一可变增益放大模块的第二输入端，所述跨导放大单元的第一输出端与所述共模反馈单元的第一输入端共接作为所述第一可变增益放大模块的第一输出端，所述跨导放大单元的第二输出端与所述共模反馈单元的第二输入端共接作为所述第一可变增益放大模块的第二输出端，所述共模反馈单元的反馈端与所述跨导放大单元的反馈端连接。

可选的，所述跨导放大单元包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第六NMOS管、第七NMOS管、第三补偿电容及第一可调电阻阵列；

所述第一NMOS管的栅极为所述跨导放大单元的第一输入端，所述第二NMOS管的栅极为所述跨导放大单元的第二输入端，所述第一NMOS管的源极与所述第一可调电阻阵列的第一端、所述第一PMOS管的漏极以及所述第三NMOS管的漏极连接，所述第一NMOS管的漏极与所述第一PMOS管的栅极、所述第三PMOS管的栅极、所述第三补偿电容的第一端以及所述第六PMOS管的漏极连接；所述第二NMOS管的源极与所述第一可调电阻阵列的第二端、所述第二PMOS管的漏极以及所述第四NMOS管的漏极连接，所述第二NMOS管的漏极与所述第二PMOS管的栅极、所述第四PMOS管的栅极、所述第三补偿电容的第二端以及所述第七PMOS管的漏极连接；所述第三NMOS管的栅极、所述第四NMOS管的栅极以及所述第五NMOS管的栅极共接于用于提供偏置电压的第一电源；所述第三NMOS管的源极、所述第四NMOS管的源极、所述第五NMOS管的源极、所述第六NMOS管的源极以及所述第七NMOS管的源极共接于地，所述第五NMOS管的漏极与所述第五PMOS管的漏极、所述第五PMOS管的栅极、所述第六PMOS管的栅极以及所述第七PMOS管的栅极连接，所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极、所述第六PMOS管的源极以及所述第七PMOS管的源极共接于用于提供工作电源的第二电源，所述第三PMOS管的漏极与所述第六NMOS管的漏极共接作为所述跨导放大单元的第一输出端，所述第四PMOS管的漏极与所述第七NMOS管的漏极共接作为所述跨导放大单元的第二输出端，所述第六NMOS管的栅极与所述第七NMOS管的栅极共接作为所述跨导放大单元的反馈端。

可选的，所述第一可调电阻阵列包括并联的多个阻抗支路；所述多个阻抗支路的第一共接端为所述第一可调电阻阵列的第一端，所述多个阻抗支路的第二共接端为所述第一可调电阻阵列的第二端；每个所述阻抗支路均包括至少一个阻抗器件以及与所述阻抗器件串连的开关器件，且不同阻抗支路中的所述阻抗器件的阻值之和不同。

可选的，所述共模反馈单元包括：第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第八PMOS管、第九PMOS管、调零电阻及第四补偿电容；

所述第八NMOS管的栅极为所述共模反馈单元的第二输入端，所述第九NMOS管的栅极为所述共模反馈单元的第一输入端，所述第八NMOS管的源极与所述第十NMOS管的漏极以及所述第十二NMOS管的源极连接，所述第八NMOS管的漏极与所述第九NMOS管的漏极、所述第八PMOS管的漏极、所述第八PMOS管的栅极以及所述第九PMOS管的栅极连接，所述第九NMOS管的源极与所述第十一NMOS管的漏极以及所述第十三NMOS管的源极连接，所述第十NMOS管的栅极与所述第十一NMOS管的栅极共接于用于提供偏置电压的第一电源，所述第十NMOS管的源极、所述第十一NMOS管的源极以及所述第四补偿电容的负极共接于地，所述第八PMOS管的源极与所述第九PMOS管的源极共接于用于提供工作电压的第二电源，所述第九PMOS管的漏极、所述第十二NMOS管的漏极、所述第十三NMOS管的漏极以及所述调零电阻的第一端共接作为所述共模反馈单元的反馈端，所述调零电阻的第二端与所述第四补偿电容的正极连接，所述第十二NMOS管的栅极与所述第十三NMOS管的栅极共接于用于提供参考电压的第三电源。

可选的，所述可变增益放大电路还包括设置在所述第一可变增益放大模块前端的至少一个第二可变增益放大模块，所述第二可变增益放大模块的增益可调。

可选的，所述第二可变增益放大模块包括：第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第二可调电阻阵列、第一输出负载以及第二输出负载；

所述第十四NMOS管的栅极为所述第二可变增益放大模块的第一输入端，所述第十五NMOS管的栅极为所述第二可变增益放大模块的第二输入端，所述第十四NMOS管的源极与所述第二可调电阻阵列的第一端、所述第十PMOS管的漏极以及所述第十六NMOS管的漏极连接，所述第十四NMOS管的漏极与所述第十PMOS管的栅极、所述第十二PMOS管的栅极以及所述第十五PMOS管的漏极连接；所述第十五NMOS管的源极与所述第二可调电阻阵列的第二端、所述第十一PMOS管的漏极以及所述第十七NMOS管的漏极连接，所述第十五NMOS管的漏极与所述第十一PMOS管的栅极、所述第十三PMOS管的栅极以及所述第十六PMOS管的漏极连接；所述第十六NMOS管的栅极、所述第十七NMOS管的栅极以及所述第十八NMOS管的栅极共接于用于提供偏置电压的第一电源；所述第十六NMOS管的源极、所述第十七NMOS管的源极、所述第十八NMOS管的源极、所述第一输出负载的第二端以及所述第二输出负载的第二端共接于地，所述第十八NMOS管的漏极与所述第十四PMOS管的漏极、所述第十四PMOS管的栅极、所述第十五PMOS管的栅极以及所述第十六PMOS管的栅极连接，所述第十PMOS管的源极、所述第十一PMOS管的源极、所述第十二PMOS管的源极、所述第十三PMOS管的源极、所述第十四PMOS管的源极、所述第十五PMOS管的源极以及所述第十六PMOS管的源极共接于用于提供工作电源的第二电源，所述第十二PMOS管的漏极与所述第一输出负载的第一端共接作为所述第二可变增益放大模块的第一输出端，所述第十三PMOS管的漏极与所述第二输出负载的第一端共接作为所述第二可变增益放大模块的第二输出端。

可选的，所述第二可调电阻阵列包括并联的多个阻抗支路；所述多个阻抗支路的第一共接端为所述第二可调电阻阵列的第一端，所述多个阻抗支路的第二共接端为所述第二可调电阻阵列的第二端；每个所述阻抗支路均包括至少一个阻抗器件以及与所述阻抗器件串连的开关器件，且不同阻抗支路中的所述阻抗器件的阻值之和不同。

可选的，所述开关器件为三极管或MOS管。

实施本申请实施例提供的一种可变增益放大电路具有以下有益效果：

本申请实施例提供的一种可变增益放大电路，包括依次连接的第一可变增益放大模块和驱动缓冲模块，其中，驱动缓冲模块包括：全差分放大器、第一反馈电阻、第二反馈电阻、第一补偿电容及第二补偿电容；第一可变增益放大模块的两个输入端用于接收差分信号，第一可变增益放大模块的两个输出端分别与全差分放大器的两个输入端连接，第一反馈电阻连接在全差分放大器的第一输入端和第一输出端之间，第二反馈电阻连接在全差分放大器的第二输入端和第二输出端之间，第一补偿电容与第一反馈电阻并联，第二补偿电容与第二反馈电阻并联；该可变增益放大电路用于对接收到的差分信号按预设增益进行差分放大处理后输出；其中，预设增益可调。由于可变增益放大电路中的第一可变增益放大模块的输出端连接有驱动缓冲模块，因此可变增益放大电路可以对各种不同类型的负载进行驱动，具有较强的负载驱动能力；且由于驱动缓冲模块仅由一个全差分放大器、两个电阻以及两个电容构成，因此可以降低整个可变增益放大电路的功耗。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种可变增益放大电路的结构示意图；

图2为本申请另一实施例提供的一种可变增益放大电路的结构示意图；

图3为本申请实施例提供的一种可变增益放大电路中的第一可变增益放大模块的电路结构示意图；

图4为本申请实施例提供的一种可变增益放大电路中的第一可调电阻阵列的电路结构示意图；

图5为本申请又一实施例提供的一种可变增益放大电路的结构示意图；

图6为本申请实施例提供的一种可变增益放大电路中的第二可变增益放大模块的电路结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

还应当理解，在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

请参阅图1，图1为本申请实施例提供的一种可变增益放大电路的结构示意图。如图1所示，可变增益放大电路可以包括依次连接的第一可变增益放大模块11和驱动缓冲模块12。其中，驱动缓冲模块12包括：全差分放大器AMP1、第一反馈电阻R1、第二反馈电阻R2、第一补偿电容C1及第二补偿电容C2。

第一可变增益放大模块11的两个输入端用于接收差分信号，第一可变增益放大模块11的两个输出端分别与全差分放大器AMP1的两个输入端连接，第一反馈电阻R1连接在全差分放大器AMP1的第一输入端和第一输出端之间，第二反馈电阻R2连接在全差分放大器AMP1的第二输入端和第二输出端之间，第一补偿电容C1与第一反馈电阻R1并联，第二补偿电容C2与第二反馈电阻R2并联。具体的，第一补偿电容C1的上极板与全差分放大器AMP1的第一输出端连接，第一补偿电容C1的下极板与全差分放大器AMP1的第一输入端连接，第二补偿电容C2的上极板与全差分放大器AMP1的第二输出端连接，第二补偿电容C2的下极板与全差分放大器AMP1的第二输入端连接。

上述可变增益放大电路用于对接收到的差分信号VinP、VinN按预设增益进行差分放大处理后输出；其中，该预设增益可调。

具体的，第一可变增益放大模块11可以等效为一个跨导放大器，驱动缓冲模块12可以等效为一个跨阻放大器，两者级联即构成用于对电压进行放大的可变增益放大电路。其中，第一可变增益放大模块11可以为使用局部源极负反馈的伪差分结构，且第一可变增益放大模块11中的源极负反馈电阻的阻值可调。

基于此，上述预设增益可以根据第一反馈电阻R1的阻值与第一可变增益放大模块11中的源极负反馈电阻的阻值的比值确定，或者，上述预设增益可以根据第二反馈电阻R2的阻值与第一可变增益放大模块11中的源极负反馈电阻的阻值的比值确定。因此，可以通过调节第一可变增益放大模块11中的源极负反馈电阻的阻值来实现对预设增益的调节。

本申请实施例中，由于可变增益放大电路中的第一可变增益放大模块的输出端连接有驱动缓冲模块，因此可变增益放大电路可以对各种不同类型的负载进行驱动，具有较强的负载驱动能力；由于驱动缓冲模块仅由一个全差分放大器、两个电阻以及两个电容构成，因此可以降低整个可变增益放大电路的功耗。

在本申请的一个实施例中，第一反馈电阻R1和第二反馈电阻R2均可以为可调电阻，这样，驱动缓冲模块12也具有调节预设增益的作用，进而可增大整个可变增益放大电路的输出电压摆幅。

请参阅图2，图2为本申请又一实施例提供的一种可变增益放大电路的结构示意图。如图2所示，本实施例中的第一可变增益放大模块11包括跨导放大单元111和共模反馈单元112。其中：

跨导放大单元111的第一输入端为第一可变增益放大模块11的第一输入端VinP，跨导放大单元111的第二输入端为第一可变增益放大模块11的第二输入端VinN，跨导放大单元111的第一输出端与共模反馈单元112的第一输入端共接作为第一可变增益放大模块11的第一输出端，跨导放大单元111的第二输出端与共模反馈单元112的第二输入端共接作为第一可变增益放大模块11的第二输出端，共模反馈单元112的反馈端与跨导放大单元111的反馈端连接。

请参阅图3，图3为本申请实施例提供的一种第一可变增益放大模块的电路结构示意图。如图3所示，第一可变增益放大模块中的跨导放大单元111包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第一PMOS管M6、第二PMOS管M7、第三PMOS管M8、第四PMOS管M9、第五PMOS管M10、第六PMOS管M11、第七PMOS管M12、第六NMOS管M13、第七NMOS管M14、第三补偿电容C3及第一可调电阻阵列1110。其中：

第一NMOS管M1的栅极为跨导放大单元111的第一输入端，第二NMOS管M2的栅极为跨导放大单元111的第二输入端，第一NMOS管M1的源极与第一可调电阻阵列1110的第一端、第一PMOS管M6的漏极以及第三NMOS管M3的漏极连接，第一NMOS管M1的漏极与第一PMOS管M6的栅极、第三PMOS管M8的栅极、第三补偿电容C3的第一端以及第六PMOS管M11的漏极连接；第二NMOS管M2的源极与第一可调电阻阵列1110的第二端、第二PMOS管M7的漏极以及第四NMOS管M4的漏极连接，第二NMOS管M2的漏极与第二PMOS管M7的栅极、第四PMOS管M9的栅极、第三补偿电容C3的第二端以及第七PMOS管M12的漏极连接；第三NMOS管M3的栅极、第四NMOS管M4的栅极以及第五NMOS管M5的栅极共接于用于提供偏置电压VB的第一电源(图中未示出)；第三NMOS管M3的源极、第四NMOS管M4的源极、第五NMOS管M5的源极、第六NMOS管M13的源极以及第七NMOS管M14的源极共接于地，第五NMOS管M5的漏极与第五PMOS管M10的漏极、第五PMOS管M10的栅极、第六PMOS管M11的栅极以及第七PMOS管M12的栅极连接，第一PMOS管M6的源极、第二PMOS管M7的源极、第三PMOS管M8的源极、第四PMOS管M9的源极、第五PMOS管M10的源极、第六PMOS管M11的源极以及第七PMOS管M12的源极共接于用于提供工作电源VDD的第二电源(图中未示出)，第三PMOS管M8的漏极与第六NMOS管M13的漏极共接作为跨导放大单元111的第一输出端，第四PMOS管M9的漏极与第七NMOS管M14的漏极共接作为跨导放大单元111的第二输出端，第六NMOS管M13的栅极与第七NMOS管M14的栅极共接作为跨导放大单元111的反馈端。

本申请实施例中，第一NMOS管M1和第二NMOS管M2为输入差分对管，第一可调电阻阵列1110连接在第一NMOS管M1的源极和第二NMOS管M2的源极之间，形成负反馈结构，即第一可调电阻阵列1110即为第一可变增益放大模块11中的源极负反馈电阻，通过调节第一可调电阻阵列1110的电阻值可以实现不同增益的选择；第三补偿电容C3具有幅频特性；第一PMOS管M6和第二PMOS管M7为起负反馈作用的器件，第一PMOS管M6和第二PMOS管M7可以让输入差分对管(即第一NMOS管M1和第二NMOS管M2)的跨导维持线性特性，从而提高可变增益放大电路的线性度；第三NMOS管M3和第四NMOS管M4镜像第五NMOS管M5的电流，起电流偏置作用；第六PMOS管M11和第七PMOS管M12镜像第五PMOS管M10的电流，且第六PMOS管M11和第七PMOS管M12分别为第一NMOS管M1和第二NMOS管M2的电流负载偏置；负载管第六PMOS管M11所消耗的电流小于偏置管第三NMOS管M3所消耗的电流的1/2；第五PMOS管M10连接第五NMOS管M5，形成电流通路；第三PMOS管M8和第四PMOS管M9为输出管，输出管第三PMOS管M8镜像反馈器件第一PMOS管M6的电流作为输出电流，输出管第四PMOS管M9镜像反馈器件第二PMOS管M7的电流作为输出电流；第六NMOS管M13和第七NMOS管M14为输出负载管，第六NMOS管M13的栅极和第七NMOS管M14的栅极用于接收共模反馈单元112输出的共模反馈电压，整个跨导放大单元111可以等效为一个跨导放大器。

第一可变增益放大模块中的共模反馈单元112包括：第八NMOS管M15、第九NMOS管M16、第十NMOS管M17、第十一NMOS管M18、第十二NMOS管M19、第十三NMOS管M20、第八PMOS管M21、第九PMOS管M22、调零电阻R4及第四补偿电容C4。其中：

第八NMOS管M15的栅极为共模反馈单元112的第二输入端，第九NMOS管M16的栅极为共模反馈单元112的第一输入端，第八NMOS管M15的源极与第十NMOS管M17的漏极以及第十二NMOS管M19的源极连接，第八NMOS管M15的漏极与第九NMOS管M16的漏极、第八PMOS管M21的漏极、第八PMOS管M21的栅极以及第九PMOS管M22的栅极连接，第九NMOS管M16的源极与第十一NMOS管M18的漏极以及第十三NMOS管M20的源极连接，第十NMOS管M17的栅极与第十一NMOS管M18的栅极共接于用于提供偏置电压VB的第一电源(图中未示出)，第十NMOS管M17的源极、第十一NMOS管M18的源极以及第四补偿电容C4的负极共接于地，第八PMOS管M21的源极与第九PMOS管M22的源极共接于用于提供工作电压VDD的第二电源(图中未示出)，第九PMOS管M22的漏极、第十二NMOS管M19的漏极、第十三NMOS管M20的漏极以及调零电阻R4的第一端共接作为共模反馈单元112的反馈端，调零电阻R4的第二端与第四补偿电容C4的正极连接，第十二NMOS管M19的栅极与第十三NMOS管M20的栅极共接于用于提供参考电压Vref的第三电源(图中未示出)。

本申请实施例中，第八NMOS管M15和第九NMOS管M16为共模检测差分管，共模检测差分管用于检测跨导放大单元111所输出的信号的共模电压；第十二NMOS管M19和第十三NMOS管M20为共模参考电压输入管，共模参考电压输入管用于将参考电压Vref与共模检测差分管检测到的共模电压进行比较；第八NMOS管M15和第十二NMOS管M19形成差分对结构，第九NMOS管M16和第十三NMOS管M20形成差分对结构；共模反馈单元112的偏置电流由第十NMOS管M17和第十一NMOS管M18提供；第八PMOS管M21和第九PMOS管M22组成电流镜，电流镜主要起负载和电流镜像作用，便于单元输出，第九PMOS管M22的漏极连接跨导放大单元111中的第六NMOS管M13的栅极和第七NMOS管M14的栅极，形成共模反馈回路；第四补偿电容C4用于对电路进行相位补偿，可以保证足够的相位裕度，提高共模反馈回路的稳定性；共模反馈单元112可以让跨导放大单元111的输出端的共模电压稳定在参考电压Vref。

本申请实施例中，由第一可变增益放大模块11和驱动缓冲模块12构成的可变增益放大电路的增益Gain可以表示为：Gain＝K×(2r1/r3)。

其中，K为第三PMOS管M8的宽长比与第四PMOS管M9的宽长比的比值，r1为第一反馈电阻R1的阻值，r3为第一可调电阻阵列1110的等效阻值。宽长比为MOS管的导电沟道的宽与长的比值。

在本申请的一个实施例中，第一可调电阻阵列1110可以包括并联的多个阻抗支路，该多个阻抗支路的第一共接端为第一可调电阻阵列1110的第一端，该多个阻抗支路的第二共接端为第一可调电阻阵列1110的第二端，每个阻抗支路包括至少一个阻抗器件以及与该阻抗器件串联的开关器件。其中，不同阻抗支路中的阻抗器件的阻值之和不同。通过控制各个阻抗支路中的开关器件的导通或关闭，使第一可调电阻阵列1110呈现出不同的阻值，进而实现可变增益放大电路的增益可调。

以下以一个具体的示例来对第一可调电阻阵列1110的电路结构进行详细说明。示例性的，请参阅图4，图4为本申请实施例提供的一种可变增益放大电路中的第一可调电阻阵列的电路结构示意图。如图4所示，该第一可调电阻阵列1110具体可以包括三个阻抗支路，其中，第一个阻抗支路包括串联连接的第五电阻R5、第一开关器件SW1以及第六电阻R6，第二个阻抗支路包括串联连接的第七电阻R7、第二开关器件SW2以及第八电阻R8，第三个阻抗支路包括串联连接的第九电阻R9、第三开关器件SW3以及第十电阻R10。该三个阻抗支路并联，且该三个阻抗支路的第一共接端为第一可调电阻阵列1110的第一端P，且该三个阻抗支路的第二共接端为第一可调电阻阵列1110的第二端N。

需要说明的是，上述三个开关器件的控制端S1、S2及S3均用于接收开关控制信号，该开关控制信号可以由数字逻辑控制电路提供。具体的，当某个阻抗支路中的开关器件接收到的开关控制信号为导通控制信号时，该阻抗支路被接入电路，即该阻抗支路中的所有电阻均被接入电路；当某个阻抗支路中的开关器件接收到的开关控制信号为关断控制信号时，该阻抗支路被断开，即该阻抗支路中的所有电阻均未被接入电路。第一可调电阻阵列1110的等效阻值可以根据接入电路的阻抗支路所包含的各个电阻的阻值确定。

示例性的，假如第一开关器件SW1接收到导通控制信号，第二开关器件SW2以及第三开关器件SW3均接收到关断控制信号，那么第一个阻抗支路被接入电路，第二个阻抗支路和第三个阻抗支路被断开，该情况下，第一可调电阻阵列1110的等效阻值为第五电阻R5的阻值与第六电阻R6的阻值之和。

假如第一开关器件SW1和第二开关器件SW2均接收到导通控制信号，第三开关器件SW3接收到关断控制信号，那么第一个阻抗支路和第二个阻抗支路被接入电路，第三个阻抗支路被断开，该情况下，第一可调电阻阵列1110的等效阻值为[(r5+r6)(r7+r8)]/(r5+r6+r7+r8)。其中，r5为第五电阻R5的阻值，r6为第六电阻R6的阻值，r7为第七电阻R7的阻值，r8为第八电阻R8的阻值。

本实施例中，第五电阻R5的阻值、第六电阻R6的阻值、第七电阻R7的阻值、第八电阻R8的阻值、第九电阻R9的阻值以及第十电阻R10的阻值均可以根据实际需求设置，此处不做限制。

在实际应用中，第一开关器件SW1、第二开关器件SW2及第三开关器件SW3均可以为开关管，开关管可以是三极管或MOS管等，此处不做限制。

请参阅图5，图5为本申请又一实施例提供的一种可变增益放大电路的结构示意图。如图5所示，可变增益放大电路还可以包括设置在第一可变增益放大模块前端的至少一个级联的(图中以两个为例)第二可变增益放大模块13，该至少一个第二可变增益放大模块13用于对输入的差分信号进行差分放大处理后输出，且该至少一个第二可变增益放大模块13的增益可调。

其中，第二可变增益放大模块13为线性放大电路。

本实施例通过在第一可变增益放大模块的前端设置至少一个级联的第二可变增益放大模块，可以使整个可变增益放大电路实现大范围的可调增益，增大整个可变增益放大电路的输出电压摆幅；且由于第一可变增益放大模块和第二可变增益放大模块均为线性放大电路，因此可以使得整个可变增益放大电路具有较高的线性度和较低的噪声。

请参阅图6，图6为本申请实施例提供的一种可变增益放大电路中的第二可变增益放大模块的电路结构示意图。如图6所示，第二可变增益放大模块13包括：第十四NMOS管M23、第十五NMOS管M24、第十六NMOS管M25、第十七NMOS管M26、第十八NMOS管M27、第十PMOS管M28、第十一PMOS管M29、第十二PMOS管M30、第十三PMOS管M31、第十四PMOS管M32、第十五PMOS管M33、第十六PMOS管M34、第二可调电阻阵列130、第一输出负载R11以及第二输出负载R12。

第十四NMOS管M23的栅极为第二可变增益放大模块13的第一输入端，第十五NMOS管M24的栅极为第二可变增益放大模块13的第二输入端，第十四NMOS管M23的源极与第二可调电阻阵列130的第一端、第十PMOS管M28的漏极以及第十六NMOS管M25的漏极连接，第十四NMOS管M23的漏极与第十PMOS管M28的栅极、第十二PMOS管M30的栅极以及第十五PMOS管M33的漏极连接；第十五NMOS管M24的源极与第二可调电阻阵列130的第二端、第十一PMOS管M29的漏极以及第十七NMOS管M26的漏极连接，第十五NMOS管M24的漏极与第十一PMOS管M29的栅极、第十三PMOS管M31的栅极以及第十六PMOS管M34的漏极连接；第十六NMOS管M25的栅极、第十七NMOS管M26的栅极以及第十八NMOS管M27的栅极共接于用于提供偏置电压的第一电源；第十六NMOS管M25的源极、第十七NMOS管M26的源极、第十八NMOS管M27的源极、第一输出负载R11的第二端以及第二输出负载R12的第二端共接于地，第十八NMOS管M27的漏极与第十四PMOS管M32的漏极、第十四PMOS管M32的栅极、第十五PMOS管M33的栅极以及第十六PMOS管M34的栅极连接，第十PMOS管M28的源极、第十一PMOS管M29的源极、第十二PMOS管M30的源极、第十三PMOS管M31的源极、第十四PMOS管M32的源极、第十五PMOS管M33的源极以及第十六PMOS管M34的源极共接于用于提供工作电源的第二电源，第十二PMOS管M30的漏极与第一输出负载R11的第一端共接作为第二可变增益放大模块13的第一输出端，第十三PMOS管M31的漏极与第二输出负载R12的第一端共接作为第二可变增益放大模块13的第二输出端。

本实施例中，第十四NMOS管M23和第十五NMOS管M24为输入差分对管，第二可调电阻阵列130连接在第十四NMOS管M23的源极和第十五NMOS管M24的源极之间，形成负反馈结构，通过调节第二可调电阻阵列130的电阻值可以实现不同增益的选择；第十PMOS管M28和第十一PMOS管M29为起负反馈作用的器件，第十PMOS管M28和第十一PMOS管M29可以让输入差分对管的跨导维持线性特性，从而提高可变增益放大电路的线性度；第十六NMOS管M25和第十七NMOS管M26镜像第十八NMOS管M27的电流，起电流偏置作用；第十五PMOS管M33和第十六PMOS管M34镜像第十四PMOS管M32的电流，且第十五PMOS管M33和第十六PMOS管M34分别为第十四NMOS管M23和第十五NMOS管M24的电流负载偏置；负载管第十五PMOS管M33所消耗的电流小于偏置管第十六NMOS管M25所消耗的电流的1/2；第十四PMOS管M32连接第十八NMOS管M27，形成电流通路；第十二PMOS管M30和第十三PMOS管M31为输出管，输出管第十二PMOS管M30镜像反馈器件第十PMOS管M28的电流作为输出电流，输出管第十三PMOS管M31镜像反馈器件第十一PMOS管M29的电流作为输出电流；可以根据第一输出负载R11的阻值或第二输出负载R12的阻值确定第二可变增益放大模块13的增益，第二可变增益放大模块13的增益可以为第一输出负载R11的阻值与第二可调电阻阵列130的等效阻值的比值，因此，通过调节第二可调电阻阵列130的阻值可以调节第二可变增益放大模块13的增益。

在本申请的又一个实施例中，第二可调电阻阵列130可以包括并联的多个阻抗支路，该多个阻抗支路的第一共接端为第二可调电阻阵列130的第一端，该多个阻抗支路的第二共接端为第二可调电阻阵列130的第二端，每个阻抗支路包括至少一个阻抗器件以及与该阻抗器件串联的开关器件。其中，不同阻抗支路中的阻抗器件的阻值之和不同。通过控制各个阻抗支路中的开关器件的导通或关闭，使第二可调电阻阵列130呈现出不同的阻值，进而实现第二可变增益放大模块13的的增益可调。

在实际应用中，上述开关器件可以为开关管，开关管可以是三极管或MOS管等，此处不做限制。

需要说明的是，第二可调电阻阵列130的具体结构与第一可调电阻阵列1110的具体结构相同，因此可参照前述对第一可调电阻阵列1110的具体结构的相关描述，此处不再赘述。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种可变增益放大电路，包括依次连接的第一可变增益放大模块和驱动缓冲模块，其特征在于，所述驱动缓冲模块包括：全差分放大器、第一反馈电阻、第二反馈电阻、第一补偿电容及第二补偿电容；

所述第一可变增益放大模块的两个输入端用于接收差分信号，所述第一可变增益放大模块的两个输出端分别与所述全差分放大器的两个输入端连接，所述第一反馈电阻连接在所述全差分放大器的第一输入端和第一输出端之间，所述第二反馈电阻连接在所述全差分放大器的第二输入端和第二输出端之间，所述第一补偿电容与所述第一反馈电阻并联，所述第二补偿电容与所述第二反馈电阻并联；

所述可变增益放大电路用于对接收到的差分信号按预设增益进行差分放大处理后输出；其中，所述预设增益可调。

2.根据权利要求1所述的可变增益放大电路，其特征在于，所述第一反馈电阻和所述第二反馈电阻均为可调电阻。

3.根据权利要求1所述的可变增益放大电路，其特征在于，所述第一可变增益放大模块包括跨导放大单元和共模反馈单元；

所述跨导放大单元的第一输入端为所述第一可变增益放大模块的第一输入端，所述跨导放大单元的第二输入端为第一可变增益放大模块的第二输入端，所述跨导放大单元的第一输出端与所述共模反馈单元的第一输入端共接作为所述第一可变增益放大模块的第一输出端，所述跨导放大单元的第二输出端与所述共模反馈单元的第二输入端共接作为所述第一可变增益放大模块的第二输出端，所述共模反馈单元的反馈端与所述跨导放大单元的反馈端连接。

4.根据权利要求3所述的可变增益放大电路，其特征在于，所述跨导放大单元包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第六NMOS管、第七NMOS管、第三补偿电容及第一可调电阻阵列；

所述第一NMOS管的栅极为所述跨导放大单元的第一输入端，所述第二NMOS管的栅极为所述跨导放大单元的第二输入端，所述第一NMOS管的源极与所述第一可调电阻阵列的第一端、所述第一PMOS管的漏极以及所述第三NMOS管的漏极连接，所述第一NMOS管的漏极与所述第一PMOS管的栅极、所述第三PMOS管的栅极、所述第三补偿电容的第一端以及所述第六PMOS管的漏极连接；所述第二NMOS管的源极与所述第一可调电阻阵列的第二端、所述第二PMOS管的漏极以及所述第四NMOS管的漏极连接，所述第二NMOS管的漏极与所述第二PMOS管的栅极、所述第四PMOS管的栅极、所述第三补偿电容的第二端以及所述第七PMOS管的漏极连接；所述第三NMOS管的栅极、所述第四NMOS管的栅极以及所述第五NMOS管的栅极共接于用于提供偏置电压的第一电源；所述第三NMOS管的源极、所述第四NMOS管的源极、所述第五NMOS管的源极、所述第六NMOS管的源极以及所述第七NMOS管的源极共接于地，所述第五NMOS管的漏极与所述第五PMOS管的漏极、所述第五PMOS管的栅极、所述第六PMOS管的栅极以及所述第七PMOS管的栅极连接，所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极、所述第六PMOS管的源极以及所述第七PMOS管的源极共接于用于提供工作电源的第二电源，所述第三PMOS管的漏极与所述第六NMOS管的漏极共接作为所述跨导放大单元的第一输出端，所述第四PMOS管的漏极与所述第七NMOS管的漏极共接作为所述跨导放大单元的第二输出端，所述第六NMOS管的栅极与所述第七NMOS管的栅极共接作为所述跨导放大单元的反馈端。

5.根据权利要求4所述的可变增益放大电路，其特征在于，所述第一可调电阻阵列包括并联的多个阻抗支路；所述多个阻抗支路的第一共接端为所述第一可调电阻阵列的第一端，所述多个阻抗支路的第二共接端为所述第一可调电阻阵列的第二端；每个所述阻抗支路均包括至少一个阻抗器件以及与所述阻抗器件串连的开关器件，且不同阻抗支路中的所述阻抗器件的阻值之和不同。

6.根据权利要求3所述的可变增益放大电路，其特征在于，所述共模反馈单元包括：第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第八PMOS管、第九PMOS管、调零电阻及第四补偿电容；

所述第八NMOS管的栅极为所述共模反馈单元的第二输入端，所述第九NMOS管的栅极为所述共模反馈单元的第一输入端，所述第八NMOS管的源极与所述第十NMOS管的漏极以及所述第十二NMOS管的源极连接，所述第八NMOS管的漏极与所述第九NMOS管的漏极、所述第八PMOS管的漏极、所述第八PMOS管的栅极以及所述第九PMOS管的栅极连接，所述第九NMOS管的源极与所述第十一NMOS管的漏极以及所述第十三NMOS管的源极连接，所述第十NMOS管的栅极与所述第十一NMOS管的栅极共接于用于提供偏置电压的第一电源，所述第十NMOS管的源极、所述第十一NMOS管的源极以及所述第四补偿电容的负极共接于地，所述第八PMOS管的源极与所述第九PMOS管的源极共接于用于提供工作电压的第二电源，所述第九PMOS管的漏极、所述第十二NMOS管的漏极、所述第十三NMOS管的漏极以及所述调零电阻的第一端共接作为所述共模反馈单元的反馈端，所述调零电阻的第二端与所述第四补偿电容的正极连接，所述第十二NMOS管的栅极与所述第十三NMOS管的栅极共接于用于提供参考电压的第三电源。

7.根据权利要求1至6任一项所述的可变增益放大电路，其特征在于，所述可变增益放大电路还包括设置在所述第一可变增益放大模块前端的至少一个第二可变增益放大模块，所述第二可变增益放大模块的增益可调。

8.根据权利要求7所述的可变增益放大电路，其特征在于，所述第二可变增益放大模块包括：第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第二可调电阻阵列、第一输出负载以及第二输出负载；

所述第十四NMOS管的栅极为所述第二可变增益放大模块的第一输入端，所述第十五NMOS管的栅极为所述第二可变增益放大模块的第二输入端，所述第十四NMOS管的源极与所述第二可调电阻阵列的第一端、所述第十PMOS管的漏极以及所述第十六NMOS管的漏极连接，所述第十四NMOS管的漏极与所述第十PMOS管的栅极、所述第十二PMOS管的栅极以及所述第十五PMOS管的漏极连接；所述第十五NMOS管的源极与所述第二可调电阻阵列的第二端、所述第十一PMOS管的漏极以及所述第十七NMOS管的漏极连接，所述第十五NMOS管的漏极与所述第十一PMOS管的栅极、所述第十三PMOS管的栅极以及所述第十六PMOS管的漏极连接；所述第十六NMOS管的栅极、所述第十七NMOS管的栅极以及所述第十八NMOS管的栅极共接于用于提供偏置电压的第一电源；所述第十六NMOS管的源极、所述第十七NMOS管的源极、所述第十八NMOS管的源极、所述第一输出负载的第二端以及所述第二输出负载的第二端共接于地，所述第十八NMOS管的漏极与所述第十四PMOS管的漏极、所述第十四PMOS管的栅极、所述第十五PMOS管的栅极以及所述第十六PMOS管的栅极连接，所述第十PMOS管的源极、所述第十一PMOS管的源极、所述第十二PMOS管的源极、所述第十三PMOS管的源极、所述第十四PMOS管的源极、所述第十五PMOS管的源极以及所述第十六PMOS管的源极共接于用于提供工作电源的第二电源，所述第十二PMOS管的漏极与所述第一输出负载的第一端共接作为所述第二可变增益放大模块的第一输出端，所述第十三PMOS管的漏极与所述第二输出负载的第一端共接作为所述第二可变增益放大模块的第二输出端。

9.根据权利要求8所述的可变增益放大电路，其特征在于，所述第二可调电阻阵列包括并联的多个阻抗支路；所述多个阻抗支路的第一共接端为所述第二可调电阻阵列的第一端，所述多个阻抗支路的第二共接端为所述第二可调电阻阵列的第二端；每个所述阻抗支路均包括至少一个阻抗器件以及与所述阻抗器件串连的开关器件，且不同阻抗支路中的所述阻抗器件的阻值之和不同。

10.根据权利要求5或9所述的可变增益放大电路，其特征在于，所述开关器件为三极管或MOS管。

Images