CN107369691A - 包括垂直沟道的薄膜晶体管以及使用其的显示设备 - Google Patents

包括垂直沟道的薄膜晶体管以及使用其的显示设备 Download PDF

Info

Publication number
CN107369691A
CN107369691A CN201710286203.5A CN201710286203A CN107369691A CN 107369691 A CN107369691 A CN 107369691A CN 201710286203 A CN201710286203 A CN 201710286203A CN 107369691 A CN107369691 A CN 107369691A
Authority
CN
China
Prior art keywords
electrode
tft
display device
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710286203.5A
Other languages
English (en)
Other versions
CN107369691B (zh
Inventor
金志训
梁伸赫
金斗铉
李光洙
郑仁永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107369691A publication Critical patent/CN107369691A/zh
Application granted granted Critical
Publication of CN107369691B publication Critical patent/CN107369691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管和一种显示设备。所述薄膜晶体管包括基底和设置在基底上的栅电极。栅电极包括中心部和被构造为至少部分地围绕中心部的外围部。薄膜晶体管还包括设置在栅电极下面的栅极绝缘层和与栅电极通过栅极绝缘层绝缘的第一电极。第一电极使其至少一部分与中心部叠置。薄膜晶体管另外包括设置在第一电极下面的间隔件和与第一电极通过间隔件绝缘的第二电极。第二电极使其至少一部分与外围部叠置。薄膜晶体管还包括连接到第一电极和第二电极并且与栅电极通过栅极绝缘层绝缘的半导体层。

Description

包括垂直沟道的薄膜晶体管以及使用其的显示设备
本申请要求于2016年5月12日在韩国知识产权局提交的第10-2016-0058192号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明构思的示例性实施例涉及一种薄膜晶体管以及使用该薄膜晶体管的显示设备，更具体地，涉及一种包括垂直沟道的薄膜晶体管以及使用该薄膜晶体管的显示设备。
背景技术
显示设备是用于视觉上显示图像的设备。显示设备的类型可以包括液晶显示器、电泳显示器、有机发光显示器、无机发光显示器、场发射显示器、表面传导电子发射显示器、等离子体显示器、阴极射线显示器等。
显示设备可以包括显示器件、薄膜晶体管、将这些组件彼此连接的布线等。具有高完整性和高性能的薄膜晶体管已经用于实现由显示设备显示的更高分辨率的图像。
发明内容
根据本发明构思的示例性实施例，薄膜晶体管包括基底和设置在基底上的栅电极。栅电极包括中心部和被构造为至少部分围绕中心部的外围部。薄膜晶体管还包括设置在栅电极下面的栅极绝缘层和与栅电极通过栅极绝缘层绝缘的第一电极。第一电极使其至少一部分与中心部叠置。薄膜晶体管另外包括设置在第一电极下面的间隔件和与第一电极通过间隔件绝缘的第二电极。第二电极使其至少一部分与外围部叠置。薄膜晶体管还包括连接到第一电极和第二电极并与栅电极通过栅极绝缘层绝缘的半导体层。
在本发明构思的示例性实施例中，外围部连接到中心部的一侧，外围部根据中心部的形状与中心部均匀地分开，并且被构造为至少部分地围绕中心部的周边。
在本发明构思的示例性实施例中，中心部具有圆形形状、椭圆形形状或多边形形状。
在本发明构思的示例性实施例中，外围部被构造为围绕中心部的周边。
在本发明构思的示例性实施例中，中心部和第一电极以及设置在中心部与第一电极之间的栅极绝缘层形成电容器。
在本发明构思的示例性实施例中，半导体层被构造为覆盖第一电极的一部分和第二电极的至少一部分，并且在与基底的上表面垂直的方向上将第一电极和第二电极彼此连接。
在本发明构思的示例性实施例中，第一电极与第二电极的至少一部分叠置。
在本发明构思的示例性实施例中，间隔件包括孔。
在本发明构思的示例性实施例中，第一电极包括孔。
在本发明构思的示例性实施例中，栅电极和栅极绝缘层具有相同的平面形状。
在本发明构思的示例性实施例中，薄膜晶体管还包括被构造为覆盖栅电极的保护层。保护层是横跨基底的整个表面的整体连接体。
在本发明构思的示例性实施例中，半导体层包括氧化物半导体。
根据本发明构思的示例性实施例，显示设备包括薄膜晶体管。薄膜晶体管包括基底和栅电极，栅电极包括中心部和被构造为至少部分地围绕中心部的外围部。薄膜晶体管还包括设置在栅电极下面的栅极绝缘层。薄膜晶体管另外包括与栅电极通过栅极绝缘层绝缘并且使其至少一部分与中心部叠置的第一电极。薄膜晶体管还包括设置在第一电极下面的间隔件。薄膜晶体管另外包括与第一电极通过间隔件绝缘并且使其至少一部分与外围部叠置的第二电极。薄膜晶体管另外包括连接到第一电极和第二电极并且与栅电极通过栅极绝缘层绝缘的半导体层。除了薄膜晶体管之外，显示设备还包括被构造为覆盖薄膜晶体管的平坦化层以及设置在平坦化层上并且电连接到第一电极或第二电极的像素电极。显示设备另外包括设置在像素电极上的对电极。显示设备还包括设置在像素电极与对电极之间的中间层。
在本发明构思的示例性实施例中，显示设备还包括第一电容器，第一电容器包括与第一电极包含相同的材料的第三电极。第一电容器另外包括：第四电极，与第二电极包括相同的材料；第一绝缘层，设置在第三电极与第四电极之间，并且与间隔件包括相同的材料。
在本发明构思的示例性实施例中，显示设备还包括第二电容器，第二电容器包括：第五电极，与第一电极包括相同的材料；第六电极，与栅电极包括相同的材料；第二绝缘层，设置在第五电极与第六电极之间，并且与栅极绝缘层包括相同的材料。
在本发明构思的示例性实施例中，显示设备还包括：像素限定层，被构造为暴露像素电极的中心区域，并覆盖像素电极的外围区域。
在本发明构思的示例性实施例中，中间层包括有机发光层。
在本发明构思的示例性实施例中，外围部连接到中心部的一侧，根据中心部的形状与中心部均匀地分开，并被构造为至少部分地围绕中心部的外围。
在本发明构思的示例性实施例中，中心部、第一电极和设置在中心部与第一电极之间的栅极绝缘层形成电容器。
在本发明构思的示例性实施例中，半导体层被构造为覆盖第一电极的一部分和第二电极的至少一部分，并且在与基底的上表面垂直的方向上连接第一电极和第二电极。
根据本发明构思的示例性实施例，薄膜晶体管包括：基底；底电极，设置在基底上；上电极，设置在底电极上并与底电极部分叠置；间隔件，设置在底电极与上电极之间。薄膜晶体管还包括：半导体层，覆盖底电极的部分和上电极的部分，并竖直延伸以连接底电极和上电极。薄膜晶体管另外包括设置在上电极上的栅电极。栅电极与上电极和半导体层通过栅极绝缘层绝缘。
在本发明构思的示例性实施例中，栅电极、上电极和栅极绝缘层形成电容器。
在本发明构思的示例性实施例中，调节间隔件的厚度来竖直地调节半导体层的长度。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更加清楚，在附图中：
图1是根据本发明构思的示例性实施例的薄膜晶体管的电路图；
图2A是根据本发明构思的示例性实施例的薄膜晶体管的平面图；
图2B是沿着线I-I'截取的图2A的薄膜晶体管的剖视图；
图3A是示出根据本发明构思的示例性实施例的制造薄膜晶体管的工艺的平面图；
图3B是示出根据本发明构思的示例性实施例的制造薄膜晶体管的工艺的平面图；
图3C是示出根据本发明构思的示例性实施例的制造薄膜晶体管的工艺的平面图；
图3D是示出根据本发明构思的示例性实施例的制造薄膜晶体管的工艺的平面图；
图3E是示出根据本发明构思的示例性实施例的制造薄膜晶体管的工艺的平面图；
图3F是示出根据本发明构思的示例性实施例的制造薄膜晶体管的工艺的平面图；
图4A是根据本发明构思的示例性实施例的薄膜晶体管的平面图；
图4B是根据本发明构思的示例性实施例的薄膜晶体管的平面图；
图4C是根据本发明构思的示例性实施例的薄膜晶体管的平面图；
图5是根据本发明构思的示例性实施例的薄膜晶体管的剖视图；
图6是根据本发明构思的示例性实施例的薄膜晶体管的剖视图；
图7是根据本发明构思的示例性实施例的薄膜晶体管的剖视图；
图8是根据本发明构思的示例性实施例的包括薄膜晶体管的显示设备的一部分的剖视图；
图9是根据本发明构思的示例性实施例的显示设备的一部分的剖视图。
具体实施方式
在下文中，将参照附图更充分地描述本发明构思的示例性实施例。
图1是根据本发明构思的示例性实施例的薄膜晶体管(TFT)的电路图。
参照图1，根据本发明构思的示例性实施例的TFT可以包括栅电极G、源电极S和漏电极D以及可以设置在源电极S和栅电极G之间的叠置电容器C0。叠置电容器C0可以用作存储源电极S和栅电极G之间的电压的存储电容器。TFT可以与存储在叠置电容器C0中的电压对应地控制流过漏电极D的电流。
在图1中，叠置电容器C0被示出为设置在源电极S与栅电极G之间。然而，本发明构思的示例性实施例不限于此。例如，叠置电容器C0可以设置在漏电极D与栅电极G之间。
图2A是根据本发明构思的示例性实施例的TFT的平面图。图2B是沿着线I-I'的图2A的TFT的剖视图。
参照图2A和图2B，根据本发明构思的示例性实施例的TFT可以包括包含中心部211a和外围部211b的栅电极211。TFT还可以包括使其至少一部分与栅电极211的中心部211a叠置的第一电极213。例如，第一电极213可以设置在栅电极211的中心部211a下方。TFT可以另外包括使其至少一部分与栅电极211的外围部211b叠置的第二电极215。例如，第二电极215可以设置在栅电极211的外围部211b下方。TFT还可以包括在与基底100的上表面垂直的方向上和沿着基底100的上表面延伸的水平方向上形成沟道的半导体层214。另外，TFT可以包括栅极绝缘层131和间隔件121。TFT可以布置在基底100上方，缓冲层110可以设置在基底100与TFT之间。
基底100可以包括各种材料，诸如玻璃、金属和/或塑料。根据本发明构思的示例性实施例，基底100可以包括柔性材料。因此，基底100可以是柔性的并且可以容易地弯曲、翘曲或卷曲而不损坏基底100。基底100可以包括具有柔性特性或可弯曲特性的各种材料。例如，基底100可以包括诸如聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙酯(polyallylate)、聚酰亚胺(PI)、聚碳酸酯(PC)和/或乙酸丙酸纤维素(CAP)的聚合物树脂。
缓冲层110可以设置在基底100上，以减少或防止异物、潮气、外部空气或其他外部污染物通过基底100的底表面渗透。此外，缓冲层110可以在基底100上提供平坦化的表面。例如，缓冲层110可以使基底100的表面平坦化。缓冲层110可以包括诸如氧化物和氮化物的无机材料、或有机材料、或有机材料和无机材料的混合物，并且可以具有包括无机材料和/或有机材料的单层或多层结构。可以可选择地省略缓冲层110。
栅电极211可以包括中心部211a和部分地围绕中心部211a的外围部211b。向栅电极211施加栅电压的栅极线GL可以连接到中心部211a，外围部211b可以围绕除了栅极线GL穿过的区域之外的中心部211a。例如，外围部211b可以具有允许栅极线GL穿过的开口。
中心部211a和第一电极213的一部分可以彼此叠置，栅极绝缘层131设置在中心部211a与第一电极213的所述一部分之间，中心部211a和第一电极213的所述一部分可以形成叠置电容器C0。例如，叠置电容器C0可以包括中心部211a和第一电极213以及栅极绝缘层131的中心绝缘部131a，其中，中心部211a和第一电极213可以是电极，栅极绝缘层131的中心绝缘部131a设置在中心部211a与第一电极213之间并且可以与叠置电容器C0的导电层叠置。在图2A中，中心部211a被示出为具有六边形形状。然而，本发明构思的示例性实施例不限于此。例如，中心部211a可以具有圆形形状、椭圆形形状、多边形形状或非典型形状。可以通过考虑叠置电容器C0的电容和布置在TFT周围的器件来确定中心部211a的形状。
根据图2A的平面图，外围部211b可以连接到中心部211a的一侧，并且可以根据中心部211a的形状在与中心部211a均匀地分开的同时，部分地围绕中心部211a的周边。另外，外围部211b可以以一定宽度W围绕中心部211a的周边。因此，栅电极211的整体形状可以由中心部211a的形状限定。根据图2A，由栅电极211(例如，中心部211a)的周围形成的形状可以根据中心部211a的形状而是六边形。由栅电极211的周围形成的形状可以根据中心部211a的形状而不同地改变。例如，由栅电极211的周围形成的形状可以是圆形的、椭圆形的、多边形的或非典型的。然而，外围部211b可以具有与中心部211a的形状不同的形状。
半导体层214的至少一部分和外围部211b可以彼此叠置，栅极绝缘层131位于半导体层214的所述至少一部分与外围部211b之间。另外，半导体层214可以设置在外围部211b的下方。另外，第二电极215的至少一部分和外围部211b可以彼此叠置，栅极绝缘层131和半导体层214设置在第二电极215的所述至少一部分和外围部211b之间。另外，第二电极215可以设置在外围部211b的下方。
栅电极211可以包括金属，诸如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钛(Ti)、钨(W)和铜(Cu)。此外，栅电极211可以包括单层或多层结构。
第一电极213的至少一部分和栅电极211的中心部211a可以彼此叠置。此外，第一电极213可以设置在中心部211a的下方。另外，第一电极213可以连接到半导体层214的一端，并且用作源电极或漏电极。例如，第一电极213可以连接到半导体层214的上部。如上所述，第一电极213可以用作叠置电容器C0的一个电极。根据平面图，第一电极213可以与栅电极211的中心部211a具有相同的形状，第一电极213的总面积可以大于中心部211a的总面积。
第二电极215的至少一部分和栅电极211的外围部211b可以彼此叠置。此外，第二电极215可以设置在栅电极211的外围部211b的下方。另外，第二电极215可以连接到半导体层214的一端，并且用作源电极或漏电极。例如，第二电极215可以连接到半导体层214的底部。另外，如果第一电极213用作源电极，则第二电极215可以用作漏电极；如果第一电极213用作漏电极，则第二电极215可以用作源电极。此外，间隔件121可以是第一电极213和第二电极215之间的绝缘体。
第一电极213的外围区域和第二电极215的一部分可以彼此叠置，间隔件121置于第一电极213的外围区域与第二电极215的所述一部分之间。然而，本发明构思的示例性实施例不限于此。第一电极213和第二电极215可以不彼此叠置。
第一电极213和/或第二电极215可以包括包含例如Mo、Al、Cu、Ti等的导电材料。另外，第一电极213和/或第二电极215可以具有包括这种导电材料的单层或多层结构。例如，第一电极213和/或第二电极215可以具有包括Ti/Al/Ti的多层结构。
半导体层214可以包括沟道区214c和布置在沟道区214c的两端处的源-漏区214a。源-漏区214a可以是第一电极213和第二电极215通过半导体层214彼此连接的区域。
半导体层214可以连接到第一电极213和第二电极215，半导体层214可以使其至少一部分与栅电极211叠置。例如，半导体层214的一部分可以设置在栅电极211下方。栅极绝缘层可以是半导体层214与栅电极211之间的绝缘体。此外，半导体层214可以与栅电极211的外围部211b叠置，半导体层214的一部分可以与栅电极211的中心部211a叠置。在本发明构思的示例性实施例中，半导体层214可以是单独的结构。
半导体层214可以包括氧化物半导体。例如，半导体层214可以包括元素周期表第12族、13族和14族的金属元素，诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)、镉(Cd)、锗(Ge)和铪(Hf)以及选自这些金属的组合的金属氧化物。根据本发明构思的示例性实施例，半导体层214可以包括Zn的氧化物，诸如Zn氧化物、In-Zn氧化物和Ga-In-Zn氧化物。例如，半导体层214可以包括氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)等。然而，半导体层214的材料不限于此。例如，半导体层214可以包括各种材料，诸如非晶硅、多晶硅或有机半导体材料。
源-漏区214a可以是半导体层214连接到第一电极213和第二电极215的区域，并且可以是通过增加载流子密度而使氧化物半导体材料变得导电的区域。例如，可以通过对半导体层214的源-漏区214a的等离子体处理来改变载流子密度。可以通过使用氢(H2)系列气体、氟化物系列气体、氮(N2)气或这些气体的组合来执行等离子体处理。
当用氢(H2)气执行等离子体处理时，氢气可以在厚度方向(例如，水平方向)上穿透氧化物半导体，增加载流子密度并降低表面电阻。另外，通过使用氢气的等离子体处理可以去除氧化物半导体的表面上的氧，因此经由氧化物金属的还原(de-oxidation)来降低表面电阻。
在通过使用氟化物系列气体的等离子体处理的情况下，在氧化物半导体的表面上，氟化物系列气体成分会增加并且氧成分会相对减少，因此，可以在氧化物半导体的表面上形成附加载流子。因此，载流子密度会增加，表面电阻会降低。氟化物系列气体可以包括CF4、C4F8、NF3、SF6或这些气体的组合。然而，本发明构思的示例性实施例不限于此。
在通过使用氮气(N2)的等离子体处理的情况下，可以同时执行退火工艺。根据本发明构思的示例性实施例，可以在约300℃至约400℃下执行退火工艺约1小时至约2小时。
半导体层214可以覆盖第一电极213的边缘和第二电极215的至少一部分，半导体层214可以在与基底100的上表面垂直的方向上将第一电极213和第二电极215彼此连接。因此，沟道可以竖直地形成在半导体层214的沟道区214c中。
间隔件121可以设置在第一电极213的底表面上，间隔件121可以是设置在第一电极213与第二电极215之间的绝缘体。另外，间隔件121可以通过间隔件121的厚度t来调整半导体层214的垂直沟道的长度。间隔件121可以设置在第一电极213与第二电极215之间。另外，间隔件121可以覆盖第二电极215的一部分。
间隔件121可以包括有机绝缘材料或无机绝缘材料。根据本发明构思的示例性实施例，间隔件121可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化钛(TiO2)、五氧化二钽(Ta5O2)、氧化铪(HfO2)、过氧化锌(ZnO2)或其他的铝的氧化物。可以通过诸如溅射、化学气相沉积(CVD)和等离子体增强化学气相沉积(PECVD)的各种沉积方法来形成间隔件121。间隔件121和第一电极213可以同时被图案化并形成。然而，本发明构思的示例性实施例不限于此。例如，间隔件121和第一电极213均可以在彼此不同的时间被图案化并形成。
栅极绝缘层131可以布置在栅电极211的底表面上。另外，栅极绝缘层131可以使栅电极211和第一电极213绝缘，并使栅电极211和半导体层214绝缘。
栅极绝缘层131可以是与栅电极211相同的形状。例如，栅极绝缘层131可以具有六边形形状。栅极绝缘层131可以包括中心绝缘部131a和外围绝缘部131b。中心绝缘部131a可以具有与栅电极211的中心部211a相同的形状，外围绝缘部131b可以具有与栅电极211的外围部211b相同的形状。中心绝缘部131a可以与叠置电容器C0的导电层叠置。此外，栅极绝缘层131和栅电极211可以同时被图案化并形成。然而，本发明构思的示例性实施例不限于此。例如，栅极绝缘层131和栅电极211均可以在彼此不同的时间被图案化和形成。
栅极绝缘层131可以包括有机绝缘材料或无机绝缘材料。根据本发明构思的示例性实施例，栅极绝缘层131可以包括例如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。栅极绝缘层131可以通过诸如溅射、CVD和PECVD的各种沉积方法形成。
如上所述，根据本发明构思的示例性实施例的TFT可以经由栅电极211的中心部211a和第一电极213同时形成垂直沟道和叠置电容器C0。
由于TFT使用垂直沟道，因此可以减小TFT的尺寸，而无论沟道长度如何。例如，可以减小TFT的宽度而不改变沟道长度。另外，由于垂直沟道的沟道长度可以通过间隔件121的厚度t调节，所以可以在不改变TFT的宽度的情况下调节沟道长度。
由于TFT包括叠置电容器C0，所以TFT可以提供需要电容器的设备的高密度集成。
图3A至图3F是示出根据本发明构思的示例性实施例的制造TFT的工艺的平面图。
参照图3A，可以在基底100上形成第二电极215。第二电极215可以包括Mo、Al、Cu和/或Ti等。另外，第二电极215可以是单层或多层结构。可以通过诸如溅射、CVD和PECVD的各种沉积方法来形成第二电极215，之后可以将第二电极215图案化。可以在基底100与第二电极215之间设置缓冲层110(参照图2B)。
如图3B所示，可以形成间隔件121。间隔件121可以包括有机绝缘材料或无机绝缘材料。根据本发明构思的示例性实施例，间隔件121可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnO2或其他的铝的氧化物等。可以通过诸如溅射、CVD和PECVD的各种沉积方法来形成间隔件121，之后可以将间隔件121图案化。
如图3C所示，可以在间隔件121上形成第一电极213。第一电极213可以包括Mo、Al、Cu和/或Ti等。另外，第一电极213可以是单层或多层结构。可以通过诸如溅射、CVD和PECVD的各种沉积方法来形成第一电极213，之后可以将第一电极213图案化。
如图3D所示，可以在第二电极215上形成半导体层214。半导体层214可以包括氧化物半导体。例如，半导体层214可以包括包含元素周期表第12族、13族和14族的金属元素(诸如Zn、In、Ga、Sn、Cd、Ge和Hf)的氧化物或选自所述金属元素的组合物的材料。根据本发明构思的示例性实施例，半导体层214可以包括Zn的氧化物材料，诸如Zn氧化物、In-Zn氧化物和Ga-In-Zn氧化物。例如，半导体层214可以包括ZnO、ZTO、ZIO、InO、TiO、IGZO和IZTO。然而，半导体层214的材料不限于此。例如，半导体层214可以包括非晶硅、多晶硅或有机半导体材料。此外，可以通过诸如溅射和气相沉积的各种沉积方法来形成半导体层214，之后可以将半导体层214图案化。
如图3E所示，可以形成栅极绝缘层131。例如，可以在半导体层214上形成栅极绝缘层131的外围绝缘部131b(参照图2B)，可以在第一电极213上形成栅极绝缘层131的中心绝缘部131a(参照图2B)。栅极绝缘层131可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnO2或其他的铝的氧化物。可以通过诸如溅射、CVD和PECVD的各种沉积方法来形成栅极绝缘层131，之后可以将栅极绝缘层131图案化。
如图3F所示，可以在栅极绝缘层131上形成栅电极211。可以通过诸如溅射、CVD和PECVD的各种沉积方法来形成栅电极211，之后可以将栅电极211图案化。可以将栅电极211图案化成与第一电极213叠置的中心部211a。另外，可以将栅电极211图案化成与第二电极215部分叠置的外围部211b。
在图3E和图3F中示出为将栅极绝缘层131和栅电极211顺序地图案化。然而，本发明构思的示例性实施例不限于此。例如，可以顺序地设置形成栅极绝缘层131的绝缘层和形成栅电极211的金属层，并且可以同时使栅极绝缘层131和栅电极211图案化。
图4A至图4C是根据本发明构思的示例性实施例的TFT的平面图。因为图4A至图4C中的TFT与图2A中的TFT基本相同，所以将省略其重复描述。参照图4A至图4C，栅电极211的中心部211a可以具有矩形形状(例如，如图4A所示)、圆形形状(例如，如图4B所示)、三角形形状(例如，如图4C所示)等。因此，栅电极211的外围部211b、第一电极213、第二电极215、半导体层214、间隔件121和栅极绝缘层131的形状可以根据中心部211a的形状改变。可以通过考虑包括栅电极211的中心部211a和第一电极213的叠置电容器C0的电容以及布置在TFT周围的器件和布线来确定该形状。
图5是根据本发明构思的示例性实施例的TFT的剖视图。
参照图5，可以在图5中去除间隔件121的与栅电极211的中心部211a叠置的部分。孔121h设置在间隔件121的中心区域中。然而，在本发明构思的示例性实施例中，间隔件121可以包括不暴露其底表面的槽。可以有多个孔121h或槽，孔121h或槽可以具有各种形状。
由于根据间隔件121的孔121h或槽的形状来填充第一电极213，所以第一电极213的总面积可以增加。另外，栅电极211的中心部211a的与第一电极213叠置的总面积可以增加。此效果可以表示由第一电极213和中心部211a形成的叠置电容器C0的电容可以增加。因此，TFT可以基于对第一电极213的总面积和栅电极211的总面积的调整，在一定范围内调整叠置电容器C0的电容。因此，这可以对高密度集成有用。
图6是根据本发明构思的示例性实施例的TFT的剖视图。
参照图6，可以去除第一电极213的与栅电极211的中心部211a叠置的一部分。孔213h可以设置在第一电极213的中心区域中。可以有多个孔213h，并且孔213h可以具有各种形状。
可以通过孔213h来减小第一电极213的总面积。此效果可以表示由第一电极213和中心部211a形成的叠置电容器C0的电容可以减小。因此，TFT可以基于对第一电极213的总面积的调整，在一定范围内调整叠置电容器C0的电容。因此，这可以对高密度集成有用。
图7是根据本发明构思的示例性实施例的TFT的剖视图。此外，为了方便起见，省略了重复的描述。
参照图7，根据本发明构思的示例性实施例的TFT还可以包括保护层135，保护层135可以是基底100的整个表面上的整体连接结构，并且可以覆盖TFT的栅电极211。
保护层135可通过覆盖栅电极211和半导体层214的未被栅电极211覆盖的源-漏区214a来阻挡氧、潮气、其他外部污染物等的渗透。保护层135可以包括有机绝缘材料或无机绝缘材料。根据本发明构思的示例性实施例，保护层135可以包括无机材料，诸如氧化硅、氮化硅、金属氧化物等。
根据本发明构思的示例性实施例，保护层135可以包括氧化铝(AlOx)。例如，保护层135可以通过沉积具有约2μm至约4μm的厚度的铝层并对铝层进行退火来形成。可以通过使用半导体层214中的氧作为反应氧来增加半导体层214的源-漏区214a的载流子密度。例如，保护层135可以保护TFT并且可以提高TFT的性能。然而，保护层135的形成方法不限于此。例如，可以通过诸如溅射、ALD、CVD和PECVD的各种沉积方法来形成保护层135。
图8和图9是根据本发明构思的示例性实施例的包括TFT的显示设备的部分的剖视图。
显示设备是显示图像的设备，显示设备的类型可以包括液晶显示器、电泳显示器、有机发光显示器、无机发光显示器、场发射显示器、表面传导电子发射显示器、等离子体显示器、阴极射线显示器等。
下面，将把根据本发明构思的示例性实施例的显示设备描述为有机发光显示器以作为示例。然而，本发明构思的示例性实施例不限于此。可以使用采用显示图像的各种方法的显示器。例如，显示设备可以包括无机发光显示器。
参照图8，除了如上所述的TFT之外，显示设备可以包括第一电容器C1和/或第二电容器C2、显示器件300和包封层400。另外，显示设备可以包括信号线，诸如传输栅极信号的栅极线、传输数据信号的数据线、传输电源的驱动电源线和共电源线。然后，可以通过栅极线、驱动电源线、连接到驱动电源线的TFT、电容器C0、C1和C2、显示器件300等的电组合来形成像素。电组合的结果是，显示设备可以显示图像。像素可以根据供应到像素的驱动电源和共电源，响应于数据信号，而以与经过显示器件300的驱动电流对应的强度发光。像素可以形成为多个，所述多个像素可以以诸如条纹矩阵或PenTile矩阵的各种方式布置。
图8示出了显示器件300可以包括有机发光器件。电连接到TFT的有机发光器件可以表示像素电极310电连接到TFT。
第一电容器C1可以包括第三电极213'、第四电极215'以及设置在第三电极213'与第四电极215'之间的第一绝缘层122。第三电极213'可以与TFT的第一电极213包括基本相同的材料，并且可以与第一电极213同时形成。第四电极215'可以与TFT的第二电极215包括基本相同的材料，并且可以与第二电极215同时形成。第一绝缘层122可以与TFT的间隔件121包括基本相同的材料，并且可以与间隔件121同时形成。
第二电容器C2可以包括第五电极213”、第六电极211'以及设置在第五电极213”与第六电极211'之间的第二绝缘层132。第五电极213”可以与TFT的第一电极213包括基本相同的材料，并且可以与第一电极213同时形成。第六电极211'可以与TFT的栅电极211包括基本相同的材料，并且可以与栅电极211同时形成。第二绝缘层132可以与TFT的栅极绝缘层131包括基本相同的材料，并且可以与栅极绝缘层131同时形成。第二电容器C2还可以包括在其底部上的第一绝缘层122。例如，第一绝缘层122可以设置在第五电极213”下方。
根据本发明构思的示例性实施例，由于TFT包括叠置电容器C0，所以可以省略第一电容器C1和第二电容器C2。此外，如果使用附加电容器，则可以使用第一电容器C1和第二电容器C2中的任一个。此外，可以根据情况来使用第一电容器C1和第二电容器C2两者。
平坦化层140可以设置在TFT和/或第一电容器C1和第二电容器C2上，使得TFT和/或第一电容器C1和第二电容器C2被覆盖。例如，如果有机发光器件如图8所示设置在TFT上，则平坦化层140可以使覆盖TFT的保护层135(参照图7)的上表面平坦化。平坦化层140可以包括诸如亚克力(acryl)、苯并环丁烯(BCB)和六甲基二硅氧烷(HMDSO)的有机材料。平坦化层140在图8中被示出为单层。然而，平坦化层140可以具有诸如多层的各种形状。
包括像素电极310、对电极330和中间层320的有机发光器件可以设置在平坦化层140上，其中，中间层320设置在像素电极310与对电极330之间并且包括发光层。例如，中间层320可以设置在像素电极310的暴露的部分上。如图8所示，像素电极310可以通过形成在平坦化层140等中的开口与第一电极213或第二电极215接触，并且可以电连接到TFT。在图8中，像素电极310被示出为连接到被电连接到第一电极213的连接布线213W。
像素电极310可以包括透明电极或反射电极。透明电极可以包括ITO、IZO、ZnO或In2O3。反射电极可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或这些金属的组合形成的反射层以及由ITO、IZO、ZnO或In2O3形成的透明层。根据本发明构思的示例性实施例，像素电极310可以包括ITO/Ag/ITO的结构。
像素限定层150可以设置在平坦化层140上。像素限定层150可以通过包括对应于各个子像素的开口，即，通过包括至少暴露像素电极310的中心区域的开口，来限定像素。例如，像素电极310的一部分可以被像素限定层150覆盖。另外，如图8所示，像素限定层150可以通过增加像素电极310的边缘与设置在像素电极310上方的对电极330的边缘之间的距离来防止像素电极310的边缘处的电弧。像素限定层150可以包括有机材料，诸如聚酰亚胺和HMDSO。
有机发光器件的中间层320可以包括低分子量材料或聚合物材料。如果中间层320包括低分子量材料，则空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)等可以具有包括单层或多层的层叠结构，并且可以包括各种有机材料，诸如铜酞菁(CuPc)、N,N'-二(1-萘基)-N,N'-二苯基联苯胺(NPB)和三(8-羟基喹啉)铝(Alq3)。可以通过例如真空沉积方法来形成上述层。
如果中间层320包括聚合物材料，则中间层320可以具有通常包括HTL和EML的结构。在这种情况下，HTL可以包括聚3,4-亚乙基二氧噻吩(PEDOT)。另外，发光层可以包括聚合物材料，诸如聚苯撑乙烯撑(PPV)和聚芴。可以通过例如丝网印刷、喷墨印刷、激光诱导热成像(LITI)等来形成中间层320。
然而，中间层320不限于此。例如，中间层320可以包括各种结构。另外，中间层320可以包括覆盖多个像素电极310的整体层和与所述多个像素电极310中的每个对应的图案化层。
对电极330可以设置在像素电极310上，其间设置有中间层320。对电极330可以形成为相对于多个有机发光器件的整体连接体，并且可以对应于多个像素电极310。例如，像素电极310可以在每个子像素处被图案化，对电极330可以将共电压施加到所有像素。对电极330可以包括透明电极或反射电极。
从有机发光器件的像素电极310和对电极330注入的空穴和电子可以在中间层320的发光层中彼此结合。因此，将产生激子，随着激子弛豫，将发光。
因为有机发光器件容易被来自外部的潮气、氧、其他污染物等损坏，所以包封层400可以通过覆盖有机发光器件来保护有机发光器件。包封层400可以包括至少一个有机包封层和至少一个无机包封层。例如，如图8所示，包封层400可以包括第一无机包封层410、有机包封层420和第二无机包封层430。
第一无机包封层410可以设置在对电极330上，使得对电极330可以被覆盖。另外，第一无机包封层410可以包括氧化硅、氮化硅和/或氮氧化硅等。另外，当需要时，诸如覆盖层的其他层可以设置在第一无机包封层410与对电极330之间。由于第一无机包封层410与位于其下面的结构对应，所以第一无机包封层410的上表面可能不平坦。有机包封层420可以设置在第一无机包封层410上，使得第一无机包封层410可以被覆盖。另外，与第一无机包封层410不同，有机包封层420的上表面通常可以是平坦的。有机包封层420可以包括PET、PEN、PC、PI、PES、聚甲醛(POM)、聚烯丙酯和/或聚二甲基硅氧烷。第二无机包封层430可以设置在有机包封层420上，使得有机包封层420可以被覆盖。另外，第二无机包封层430可以包括氧化硅、氮化硅和/或氮氧化硅等。
因为包封层400包括第一无机包封层410、有机包封层420和第二无机包封层430，所以由于这种多层结构，即使当在包封层400中出现裂纹时，裂缝也不会在第一无机包封层410与有机包封层420之间或在有机包封层420与第二无机包封层430之间延伸。可以防止或减小湿气、氧、其他污染物等从外部通过裂纹向显示器件300的渗透路径的形成。
由于本公开的显示设备包括上述TFT，所以无论TFT的沟道长度如何而具有减小的尺寸的TFT可以包括在显示设备中。另外，由于TFT包括叠置电容器C0，因此可以实现高分辨率和高集成度。另外，可以通过使用包括垂直沟道的TFT来提高显示设备的弯曲特性。
参照图9，根据本发明构思的示例性实施例的显示设备可以包括TFT和/或第一电容器C1和第二电容器C2，并且还可以包括形成为在基底100的整个表面上的整体连接体的保护层135。例如，保护层135可以与基底100的整个表面叠置。保护层135可以在像素电极310连接到TFT的区域处包括开口135h。在图9中，像素电极310可以电连接到连接布线213W，连接布线213W可以电连接到TFT的第一电极213。例如，像素电极310被示出为填充保护层135的开口135h并且电连接到连接布线213W。
保护层135可以通过覆盖栅电极211、半导体层214的未被栅电极211覆盖的源-漏区214a以及第一电容器C1和第二电容器C2来阻挡氧、潮气、其他外部污染物等的渗透。保护层135可以包括有机绝缘材料或无机绝缘材料。根据本发明构思的示例性实施例，保护层135可以包括无机材料，诸如氧化硅、氮化硅和金属氧化物。
根据本发明构思的示例性实施例，保护层135可以包括AlOx。例如，保护层135可以通过沉积厚度为约2μm至约4μm的铝层并对铝层进行退火来形成。可以通过使用半导体层214中的氧作为反应氧来增加半导体层214的源-漏区214a的载流子密度。例如，保护层135不仅可以保护TFT，而且可以改善TFT的性能。然而，保护层135的形成方法不限于此。可以通过诸如溅射、ALD、CVD和PECVD的各种沉积方法来形成保护层135。
如上所述，根据本发明构思的示例性实施例的TFT可以应用于有机发光显示设备。然而，本发明构思的示例性实施例不限于此，TFT可以应用于各种显示设备，诸如等离子体显示设备和电泳显示设备。
虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离本发明构思如权利要求所限定的精神和范围的情况下，可以对其做出形式和细节上的各种改变。

Claims (10)

1.一种显示设备，所述显示设备包括薄膜晶体管、平坦化层、像素电极、对电极和中间层，所述薄膜晶体管包括：
基底；
栅电极，包括中心部和被构造为至少部分围绕所述中心部的外围部；
栅极绝缘层，设置在所述栅电极下面；
第一电极，与所述栅电极通过所述栅极绝缘层绝缘，并使其至少一部分与所述中心部叠置；
间隔件，设置在所述第一电极下面；
第二电极，与所述第一电极通过所述间隔件绝缘，并使其至少一部分与所述外围部叠置；以及
半导体层，连接到所述第一电极和所述第二电极，并与所述栅电极通过所述栅极绝缘层绝缘，
其中，所述平坦化层被构造为覆盖所述薄膜晶体管，
所述像素电极设置在所述平坦化层上并电连接到所述第一电极或所述第二电极，
所述对电极设置在所述像素电极上，
所述中间层设置在所述像素电极与所述对电极之间。
2.根据权利要求1所述的显示设备，所述显示设备还包括第一电容器，所述第一电容器包括：
第三电极，与所述第一电极包括相同的材料；
第四电极，与所述第二电极包括相同的材料；以及
第一绝缘层，设置在所述第三电极与所述第四电极之间，并与所述间隔件包括相同的材料。
3.根据权利要求1所述的显示设备，所述显示设备还包括第二电容器，所述第二电容器包括：
第五电极，与所述第一电极包括相同的材料；
第六电极，与所述栅电极包括相同的材料；以及
第二绝缘层，设置在所述第五电极与所述第六电极之间，并与所述栅极绝缘层包括相同的材料。
4.根据权利要求1所述的显示设备，所述显示设备还包括像素限定层，所述像素限定层被构造为暴露所述像素电极的中心区域并覆盖所述像素电极的外围区域。
5.根据权利要求1所述的显示设备，其中，所述中间层包括有机发光层。
6.根据权利要求1所述的显示设备，其中，所述外围部连接到所述中心部的一侧，所述外围部根据所述中心部的形状与所述中心部均匀地分开，并且被构造为至少部分地围绕所述中心部的外围。
7.根据权利要求1所述的显示设备，其中，所述中心部、所述第一电极和设置在所述中心部与所述第一电极之间的所述栅极绝缘层形成电容器。
8.根据权利要求1所述的显示设备，其中，所述半导体层被构造为覆盖所述第一电极的一部分和所述第二电极的至少一部分，并且在与所述基底的上表面垂直的方向上连接所述第一电极和所述第二电极。
9.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
底电极，设置在所述基底上；
上电极，设置在所述底电极上并与所述底电极部分叠置；
间隔件，设置在所述底电极与所述上电极之间；
半导体层，覆盖所述底电极的部分和所述上电极的部分，并竖直延伸以连接所述底电极和所述上电极；以及
栅电极，设置在所述上电极上，其中，所述栅电极与所述上电极和所述半导体层通过栅极绝缘层绝缘。
10.根据权利要求9所述的薄膜晶体管，其中，所述栅电极、所述上电极和所述栅极绝缘层形成电容器。
CN201710286203.5A 2016-05-12 2017-04-27 包括垂直沟道的薄膜晶体管以及使用其的显示设备 Active CN107369691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160058192A KR102568778B1 (ko) 2016-05-12 2016-05-12 박막트랜지스터 및 이를 포함하는 표시 장치
KR10-2016-0058192 2016-05-12

Publications (2)

Publication Number Publication Date
CN107369691A true CN107369691A (zh) 2017-11-21
CN107369691B CN107369691B (zh) 2023-06-09

Family

ID=60297110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710286203.5A Active CN107369691B (zh) 2016-05-12 2017-04-27 包括垂直沟道的薄膜晶体管以及使用其的显示设备

Country Status (3)

Country Link
US (1) US10396140B2 (zh)
KR (1) KR102568778B1 (zh)
CN (1) CN107369691B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法
WO2020113858A1 (en) * 2018-12-06 2020-06-11 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof, and display apparatus
CN111370587A (zh) * 2018-12-25 2020-07-03 广东聚华印刷显示技术有限公司 发光晶体管及其制备方法
CN113439348A (zh) * 2019-02-21 2021-09-24 夏普株式会社 发光元件以及显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
KR102587728B1 (ko) * 2016-10-07 2023-10-12 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법
CN107195687B (zh) * 2017-06-07 2019-07-09 京东方科技集团股份有限公司 一种tft及其制作方法、阵列基板、显示面板及显示装置
KR102678683B1 (ko) * 2018-12-04 2024-06-25 엘지디스플레이 주식회사 전계 발광 표시 장치 및 표시 장치
KR102586145B1 (ko) * 2018-12-10 2023-10-05 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same
CN110265484B (zh) * 2019-06-26 2022-08-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
US11832486B2 (en) 2021-09-14 2023-11-28 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same
KR20230103701A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161732A1 (en) * 2011-12-27 2013-06-27 Electronics And Telecommunications Research Institute Vertical channel thin film transistor
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
KR101243667B1 (ko) 2005-11-18 2013-03-18 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
DE102007020039B4 (de) 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
KR101484966B1 (ko) 2008-07-07 2015-01-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103730508B (zh) 2012-10-16 2016-08-03 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法
US9318366B2 (en) 2014-01-06 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit having modified isolation structure
US9087897B1 (en) 2014-01-31 2015-07-21 International Business Machines Corporation Semiconductor structures with pair(s) of vertical field effect transistors, each pair having a shared source/drain region and methods of forming the structures
US9412656B2 (en) 2014-02-14 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse tone self-aligned contact
US9368601B2 (en) 2014-02-28 2016-06-14 Sandisk Technologies Inc. Method for forming oxide below control gate in vertical channel thin film transistor
US9331205B2 (en) * 2014-03-06 2016-05-03 Eastman Kodak Company VTFT with post, cap, and aligned gate
KR20160054702A (ko) * 2014-11-06 2016-05-17 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제작 방법 및 이를 구비한 액정 표시 패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161732A1 (en) * 2011-12-27 2013-06-27 Electronics And Telecommunications Research Institute Vertical channel thin film transistor
CN104779272A (zh) * 2015-04-10 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020113858A1 (en) * 2018-12-06 2020-06-11 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof, and display apparatus
US11329115B2 (en) 2018-12-06 2022-05-10 Hefei Xinsheng Optoelectronics Technology Co., Ltd Display substrate, manufacturing method thereof, and display apparatus
CN111370587A (zh) * 2018-12-25 2020-07-03 广东聚华印刷显示技术有限公司 发光晶体管及其制备方法
CN111370587B (zh) * 2018-12-25 2022-12-20 广东聚华印刷显示技术有限公司 发光晶体管及其制备方法
CN113439348A (zh) * 2019-02-21 2021-09-24 夏普株式会社 发光元件以及显示装置
CN113439348B (zh) * 2019-02-21 2024-04-05 夏普株式会社 发光元件以及显示装置
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法

Also Published As

Publication number Publication date
US10396140B2 (en) 2019-08-27
KR102568778B1 (ko) 2023-08-22
CN107369691B (zh) 2023-06-09
KR20170128665A (ko) 2017-11-23
US20170330924A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
CN107369691A (zh) 包括垂直沟道的薄膜晶体管以及使用其的显示设备
KR102654921B1 (ko) 디스플레이 장치
US11251255B2 (en) Flexible display device including bridges around island base
KR102652448B1 (ko) 디스플레이 장치
EP3770966B1 (en) Display apparatus
US9570527B2 (en) Organic light emitting diode display
KR101965260B1 (ko) 플렉서블 디스플레이 장치용 어레이 기판
CN102122665B (zh) 有机发光显示装置及其制造方法
CN107665909A (zh) 混合型薄膜晶体管以及使用其的有机发光显示装置
CN107403826A (zh) 薄膜晶体管及其制造方法和包括薄膜晶体管的显示设备
US10388716B2 (en) Organic light-emitting display apparatus
US20160307979A1 (en) Thin-film transistor substrate, display apparatus including the same, method of manufacturing a thin-film transistor substrate, and method of manufacturing a display apparatus
KR20140045838A (ko) 플렉서블 디스플레이 장치용 어레이 기판
CN104112751A (zh) 平板显示器的背板及其制造方法
CN103208527B (zh) 薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备
KR101808676B1 (ko) 전원공급배선 구조가 개선된 유기 발광 표시 장치
CN113517407A (zh) 显示设备和制造其的方法
US20220376117A1 (en) Thin-film transistor substrate and display apparatus including the same
EP4016628A2 (en) Display apparatus
KR20230053792A (ko) 박막 트랜지스터 기판 및 그 제조방법, 박막 트랜지스터 기판을 채용한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant