CN107359195A - 一种高耐压横向超结器件 - Google Patents

一种高耐压横向超结器件 Download PDF

Info

Publication number
CN107359195A
CN107359195A CN201710642237.3A CN201710642237A CN107359195A CN 107359195 A CN107359195 A CN 107359195A CN 201710642237 A CN201710642237 A CN 201710642237A CN 107359195 A CN107359195 A CN 107359195A
Authority
CN
China
Prior art keywords
doping type
region
doping
bar
withstand voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710642237.3A
Other languages
English (en)
Other versions
CN107359195B (zh
Inventor
章文通
余洋
李珂
詹珍雅
梁龙飞
乔明
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710642237.3A priority Critical patent/CN107359195B/zh
Publication of CN107359195A publication Critical patent/CN107359195A/zh
Application granted granted Critical
Publication of CN107359195B publication Critical patent/CN107359195B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种高耐压横向超结器件，交替的第一掺杂类型条与第二掺杂类型条构成超结结构，在第二掺杂类型阱区与第二掺杂类型条、第一掺杂类型条交替出现区域的交界处形成第二掺杂类型多面耗尽区，由第二掺杂类型条、第二掺杂类型阱区对第一掺杂类型条构成了三面耗尽的结构，左右同理，右边存在第一掺杂类型多面耗尽区；减小了边缘区域对器件耐压的影响，维持了电荷平衡，以达到通过消除超结AB点高电场来避免提前击穿，提高器件耐压的目的。因为边缘电压峰值得到了抑制，可在保持高耐压的情况下，通过进一步提高超结条的掺杂浓度，进而降低导通电阻。最终达到消除超结AB点高电场、提高器件耐压、降低比导通电阻的目的。

Description

一种高耐压横向超结器件
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种高耐压横向超结器件。
背景技术
现代电力电子技术的发展要求功率器件具有优越的高压、高速、低功耗性能，而传统功率MOSFET为满足高耐压，需降低漂移区浓度或增大漂移区长度，但导通电阻也随之增大，所以在传统的功率器件应用中，导通电阻和击穿电压是对矛盾体，二者呈极限关系为Ron∝BV2.5。超结(Superjunction，简称SJ)器件作为一类新型功率器件能进一步提高器件的耐压，降低比导通电阻。在超结MOSFET中，比导通电阻与耐压的1.3次方关系打破了常规器件中2.5次方的“硅极限”，缓解了比导通电阻与耐压之间的矛盾，因而在功率集成电路中具有广泛的应用前景。超结理论的原理就是利用多个交替排列的第二掺杂类型条与第一掺杂类型条结构作为高压漂移层，从而提高漂移区的掺杂浓度，大大降低导通电阻，同时不改变器件的击穿电压，提高器件的耐压能力。但在实际器件制造中，由于各种原因造成第二掺杂类型条与第一掺杂类型条的电荷非平衡，特别是在器件的边缘部分容易产生高电场，发生提前击穿，影响器件的耐压。
发明内容
鉴于以上所述现有技术的缺点，本发明提出了一种高耐压横向超结器件，目的在于消除AB点高电场，提高器件耐压的同时降低器件比导通电阻。
为实现上述发明目的，本发明技术方案如下：
一种高耐压横向超结器件，其元胞结构包括第二掺杂类型衬底、第一掺杂类型漂移区、第二掺杂类型条、第一掺杂类型条、第一掺杂类型源端重掺杂区、第二掺杂类型源端重掺杂区、第二掺杂类型阱区、第一掺杂类型阱区、第二掺杂类型多面耗尽区、第一掺杂类型多面耗尽区、第一掺杂类型漏端重掺杂区、源极接触电极、漏极接触电极、多晶硅栅、栅氧化层；所述第一掺杂类型漂移区中沿Z正方向交替设置的第一掺杂类型条和第二掺杂类型条，其左表面和右表面至少一处形成多面耗尽区，当左表面延伸入第二掺杂类型阱区时形成第二掺杂类型多面耗尽区，当右表面延伸入第一掺杂类型阱区时形成第一掺杂类型多面耗尽区；所述第一掺杂类型阱区设置在第二掺杂类型衬底的上表面，其上表面与第一掺杂类型重掺杂区的上表面接触；所述漏极接触电极设置在第一掺杂类型重掺杂区的上表面；所述第二掺杂类型阱区设置在第二掺杂类型衬底的上表面，所述第二掺杂类型阱区内部有相互独立的第二掺杂类型源端重掺杂区和第一掺杂类型源端重掺杂区；所述源极接触电极设置在第二掺杂类型源端重掺杂区和第一掺杂类型源端重掺杂区的上表面，其右端部分覆盖于第一掺杂类型源端重掺杂区，所述栅氧化层设置在第二掺杂类型阱区上表面，其左端部分覆盖于第一掺杂类型源端重掺杂区，其上表面与多晶硅栅的下表面接触，所述第一掺杂类型漂移区设置在第二掺杂类型衬底的上表面。
本发明总的技术方案，首先在第一掺杂类型漂移区中加入交替的第一掺杂类型条与第二掺杂类型条，构成超结结构，在第二掺杂类型阱区与第二掺杂类型、第一掺杂类型条交替出现区域的交界处形成第二掺杂类型多面耗尽区，由第二掺杂类型条、第二掺杂类型阱区对第一掺杂类型条构成了三面耗尽的结构，左右同理，右边存在第一掺杂类型多面耗尽区；减小了边缘区域对器件耐压的影响，维持了电荷平衡，以达到通过消除超结AB点高电场来避免提前击穿，提高器件耐压的目的。因为边缘电压峰值得到了抑制，可在保持高耐压的情况下，通过进一步提高超结条的掺杂浓度，进而降低导通电阻。最终达到消除超结AB点高电场、提高器件耐压、降低比导通电阻的目的。
作为优选方式，所述第一掺杂类型漂移区中沿Z方向交替设置的第一掺杂类型条和第二掺杂类型条的下表面与第二掺杂类型衬底的上表面相接触。
作为优选方式，在第二掺杂类型衬底与第一掺杂类型漂移区之间引入埋氧层，埋氧层上表面与第一掺杂类型漂移区的下表面相连接，下表面与第二掺杂类型衬底的上表面相连接。
作为优选方式，第二掺杂类型衬底与第二掺杂类型阱区和第一掺杂类型漂移区之间设有第二掺杂类型埋层。
作为优选方式，第二掺杂类型阱区右边缘深入第一掺杂类型漂移区，多晶硅栅部分覆盖第二掺杂类型阱区。因为第一掺杂类型条已经提供了直到多晶硅栅下沟道的导电通路。
作为优选方式，第一掺杂类型漂移区中沿Z方向交替设置的第一掺杂类型条与第二掺杂类型条的下表面不与第二掺杂类型衬底的上表面相接触。
作为优选方式，第一掺杂类型漂移区中沿Z方向交替设置的第一掺杂类型条与第二掺杂类型条位于第一掺杂类型漂移区内部，其上表面不与第一掺杂类型漂移区的上表面接触，其下表面不与第二掺杂类型衬底的上表面接触。
作为优选方式，考虑到器件实际吸硼排磷导致的对第二掺杂类型条的辅助耗尽作用，所述第二掺杂类型条的宽度大于第一掺杂类型条的宽度。
作为优选方式，所述元胞结构中，在第二掺杂类型衬底和第一掺杂类型漂移区的交界面增加第一掺杂类型埋层条作辅助耗尽层。
作为优选方式，所述元胞结构中，第一掺杂类型条与第二掺杂类型条之间通过介质层隔离，介质层宽度小于0.5微米。
作为优选方式，所述介质层采用高K介质，宽度大于0.5微米。
作为优选方式，多晶硅栅与栅氧化层构成槽栅结构，槽栅被第二掺杂类型阱区包围或伸出第二掺杂类型阱区。
作为优选方式，所述槽栅结构分成多块，每一块在第一掺杂类型条末端。这样可在槽栅侧面增加沟道，增强电流能力。
作为优选方式，所述第一掺杂类型为P型，第二掺杂类型为N型，或者第一掺杂类型为N型，第二掺杂类型为P型。
本发明的有益效果为：首先在第一掺杂类型漂移区中加入交替的第一掺杂类型条与第二掺杂类型条，构成超结结构，在第二掺杂类型阱区与第二掺杂类型条、第一掺杂类型条交替出现区域的交界处形成第二掺杂类型多面耗尽区，由第二掺杂类型条、第二掺杂类型阱区对第一掺杂类型条构成了三面耗尽的结构，左右同理，右边存在第一掺杂类型多面耗尽区；减小了边缘区域对器件耐压的影响，维持了电荷平衡，以达到通过消除超结AB点高电场来避免提前击穿，提高器件耐压的目的。因为边缘电压峰值得到了抑制，可在保持高耐压的情况下，通过进一步提高超结条的掺杂浓度，进而降低导通电阻。最终达到消除超结AB点高电场、提高器件耐压、降低比导通电阻的目的。
附图说明
图1是本发明实施例1的一种高耐压横向超结器件示意图；
图2是本发明实施例2中在衬底与第一掺杂类型漂移区之间引入埋氧层的一种示例结构示意图；
图3是本发明实施例3中在衬底上表面的左半部分增加第二掺杂类型埋层的一种示例结构示意图；
图4是本发明实施例4中第二掺杂类型阱区右边缘深入漂移区的一种示例结构示意图；
图5是本发明实施例5中第一掺杂类型条与第二掺杂类型条不与第二掺杂类型衬底上表面接触的一种示例结构示意图；
图6是本发明实施例6中第一掺杂类型漂移区引入的交替第一掺杂类型条与第二掺杂类型条设置于体内的一种示例结构示意图；
图7是本发明实施例7中第二掺杂类型条宽于第一掺杂类型条的一种示例结构示意图；
图8是本发明实施例8中只在第一掺杂类型漂移区中的左半部分加入交替出现的第一掺杂类型条与第二掺杂类型条的一种示例结构示意图；
图9是本发明实施例9中只在第一掺杂类型漂移区中的右半部分加入交替出现的第一掺杂类型条与第二掺杂类型条的一种示例结构示意图；
图10是本发明实施例10中在衬底和第一掺杂类型漂移区之间增加第一掺杂类型条的一种示例结构示意图；
图11是本发明实施例11中在第一掺杂类型条与第二掺杂类型条之间通过高K介质层隔离的一种示例结构示意图。
图12是本发明实施例12中第一掺杂类型条与第二掺杂类型条之间通过介质层隔离的一种示例结构示意图。
图13是本发明实施例13中槽栅结构的一种示例结构示意图。
图14是本发明实施例14中分块槽栅结构的一种示例结构示意图。
其中，1为第二掺杂类型衬底，2为埋氧层，3为第二掺杂类型多面耗尽区，4为第一掺杂类型多面耗尽区，5为源极接触电极，6为漏极接触电极，7为多晶硅栅，8为栅氧化层，9为第一掺杂类型漂移区，10为第二掺杂类型埋层，11为介质层，12为第一掺杂类型条，14为第二掺杂类型条，22为第一掺杂类型阱区，24为第二掺杂类型阱区，32为第一掺杂类型源端重掺杂区，34为第二掺杂类型源端重掺杂区，42为第一掺杂类型漏端重掺杂区，52为第一掺杂类型埋层条。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1所示，一种高耐压横向超结器件，其元胞结构包括第二掺杂类型衬底1、第一掺杂类型漂移区9、第二掺杂类型条14、第一掺杂类型条12、第一掺杂类型源端重掺杂区32、第二掺杂类型源端重掺杂区34、第二掺杂类型阱区24、第一掺杂类型阱区22、第二掺杂类型多面耗尽区3、第一掺杂类型多面耗尽区4、第一掺杂类型漏端重掺杂区42、源极接触电极5、漏极接触电极6、多晶硅栅7、栅氧化层8；所述第一掺杂类型漂移区9中沿Z正方向交替设置的第一掺杂类型条12和第二掺杂类型条14，其左表面和右表面至少一处形成多面耗尽区，当左表面延伸入第二掺杂类型阱区24时形成第二掺杂类型多面耗尽区3，当右表面延伸入第一掺杂类型阱区22时形成第一掺杂类型多面耗尽区4；所述第一掺杂类型阱区22设置在第二掺杂类型衬底1的上表面，其上表面与第一掺杂类型重掺杂区42的上表面接触；所述漏极接触电极6设置在第一掺杂类型重掺杂区42的上表面；所述第二掺杂类型阱区24设置在第二掺杂类型衬底1的上表面，所述第二掺杂类型阱区24内部有相互独立的第二掺杂类型源端重掺杂区34和第一掺杂类型源端重掺杂区32；所述源极接触电极5设置在第二掺杂类型源端重掺杂区34和第一掺杂类型源端重掺杂区32的上表面，其右端部分覆盖于第一掺杂类型源端重掺杂区32，所述栅氧化层8设置在第二掺杂类型阱区24上表面，其左端部分覆盖于第一掺杂类型源端重掺杂区32，其上表面与多晶硅栅7的下表面接触，所述第一掺杂类型漂移区9设置在第二掺杂类型衬底1的上表面。
实施例2
如图2所示，本实施例和实施例1基本相同，区别在于：在第二掺杂类型衬底1与第一掺杂类型漂移区9之间引入埋氧层2，埋氧层2上表面与第一掺杂类型漂移区9的下表面相连接，下表面与第二掺杂类型衬底1的上表面相连接。
具体的，所述SOI元胞结构中，衬底1可为第二掺杂类型也可为第一掺杂类型。
实施例3
如图3所示，本实施例和实施例1基本相同，区别在于：第二掺杂类型衬底1与第二掺杂类型阱区24和第一掺杂类型漂移区9之间设有第二掺杂类型埋层10。降低第二掺杂阱区底部电阻，防止济生管开启。
实施例4
如图4所示，本实施例和实施例1基本相同，区别在于：第二掺杂类型阱区24右边缘深入第一掺杂类型漂移区9，多晶硅栅7部分覆盖第二掺杂类型阱区24。因为第一掺杂类型条已经提供了直到多晶硅栅7下沟道的导电通路。
实施例5
如图5所示，本实施例和实施例1基本相同，区别在于：第一掺杂类型漂移区9中沿Z方向交替设置的第一掺杂类型条12与第二掺杂类型条14的下表面不与第二掺杂类型衬底1的上表面相接触。
实施例6
如图6所示，本实施例和实施例1基本相同，区别在于：第一掺杂类型漂移区9中沿Z方向交替设置的第一掺杂类型条12与第二掺杂类型条14位于第一掺杂类型漂移区9内部，其上表面不与第一掺杂类型漂移区9的上表面接触，其下表面不与第二掺杂类型衬底1的上表面接触。
实施例7
如图7所示，本实施例和实施例1基本相同，区别在于：考虑到器件实际吸硼排磷导致的对第二掺杂类型条14的辅助耗尽作用，所述第一掺杂类型漂移区9中加入的第一掺杂类型条12与第二掺杂类型条14，可适当地调整第二掺杂类型条14的宽度，使得第二掺杂类型条14的宽度大于第一掺杂类型条12的宽度。
实施例8
如图8所示，本实施例和实施例1基本相同，区别在于：所述第一掺杂类型漂移区9中沿Z正方向交替设置的第一掺杂类型条12和第二掺杂类型条14，只在其左表面形成多面耗尽区，左表面延伸入第二掺杂类型阱区24时形成第二掺杂类型多面耗尽区3。
实施例9
如图9所示，本实施例和实施例1基本相同，区别在于：所述第一掺杂类型漂移区9中沿Z正方向交替设置的第一掺杂类型条12和第二掺杂类型条14，只在其右表面形成多面耗尽区，右表面延伸入第一掺杂类型阱区22时形成第一掺杂类型多面耗尽区4。
实施例10
如图10所示，本实施例和实施例1基本相同，区别在于：在第二掺杂类型衬底1和第一掺杂类型漂移区9的交界面增加第一掺杂类型埋层条52作辅助耗尽层。
实施例11
如图11所示，本实施例和实施例1基本相同，区别在于，第一掺杂类型条12与第二掺杂类型条14之间通过介质层11隔离，介质层11采用高K介质，其宽度大于0.5微米。
实施例12
如图12所示，本实施例和实施例11基本相同，区别在于：第一掺杂类型条12与第二掺杂类型条14之间通过介质层11隔离，介质层11采用二氧化硅，宽度小于0.5微米。
实施例13
如图13所示，本实施例和实施例1基本相同，区别在于：多晶硅栅7与栅氧化层8构成槽栅结构，槽栅被第二掺杂类型阱区24包围或伸出第二掺杂类型阱区24。
实施例14
如图14所示，本实施例和实施例13基本相同，区别在于：所述槽栅结构分成多块，每一块在第一掺杂类型条12末端。这样可在槽栅侧面增加沟道，增强电流能力。
上述第一掺杂类型为P型，第二掺杂类型为N型，或者第一掺杂类型为N型，第二掺杂类型为P型
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种高耐压横向超结器件，其特征在于：其元胞结构包括第二掺杂类型衬底(1)、第一掺杂类型漂移区(9)、第二掺杂类型条(14)、第一掺杂类型条(12)、第一掺杂类型源端重掺杂区(32)、第二掺杂类型源端重掺杂区(34)、第二掺杂类型阱区(24)、第一掺杂类型阱区(22)、第二掺杂类型多面耗尽区(3)、第一掺杂类型多面耗尽区(4)、第一掺杂类型漏端重掺杂区(42)、源极接触电极(5)、漏极接触电极(6)、多晶硅栅(7)、栅氧化层(8)；所述第一掺杂类型漂移区(9)中沿Z正方向交替设置的第一掺杂类型条(12)和第二掺杂类型条(14)，其左表面和右表面至少一处形成多面耗尽区，当左表面延伸入第二掺杂类型阱区(24)时形成第二掺杂类型多面耗尽区(3)，当右表面延伸入第一掺杂类型阱区(22)时形成第一掺杂类型多面耗尽区(4)；所述第一掺杂类型阱区(22)设置在第二掺杂类型衬底(1)的上表面，其上表面与第一掺杂类型重掺杂区(42)的上表面接触；所述漏极接触电极(6)设置在第一掺杂类型重掺杂区(42)的上表面；所述第二掺杂类型阱区(24)设置在第二掺杂类型衬底(1)的上表面，所述第二掺杂类型阱区(24)内部有相互独立的第二掺杂类型源端重掺杂区(34)和第一掺杂类型源端重掺杂区(32)；所述源极接触电极(5)设置在第二掺杂类型源端重掺杂区(34)和第一掺杂类型源端重掺杂区(32)的上表面，其右端部分覆盖于第一掺杂类型源端重掺杂区(32)，所述栅氧化层(8)设置在第二掺杂类型阱区(24)上表面，其左端部分覆盖于第一掺杂类型源端重掺杂区(32)，其上表面与多晶硅栅(7)的下表面接触，所述第一掺杂类型漂移区(9)设置在第二掺杂类型衬底(1)的上表面。
2.据权利要求1所述的高耐压横向超结器件，其特征在于：所述第一掺杂类型漂移区(9)中沿Z方向交替设置的第一掺杂类型条(12)和第二掺杂类型条(14)的下表面与第二掺杂类型衬底(1)的上表面相接触。
3.据权利要求1所述的高耐压横向超结器件，其特征在于：在第二掺杂类型衬底(1)与第一掺杂类型漂移区(9)之间引入埋氧层(2)，埋氧层(2)上表面与第一掺杂类型漂移区(9)的下表面相连接，下表面与第二掺杂类型衬底(1)的上表面相连接。
4.根据权利要求1所述的高耐压横向超结器件，其特征在于：第二掺杂类型衬底(1)与第二掺杂类型阱区(24)和第一掺杂类型漂移区(9)之间设有第二掺杂类型埋层(10)。
5.根据权利要求1所述的高耐压横向超结器件，其特征在于：第二掺杂类型阱区(24)右边缘深入第一掺杂类型漂移区(9)，多晶硅栅(7)部分覆盖第二掺杂类型阱区(24)。
6.根据权利要求1所述的高耐压横向超结器件，其特征在于：第一掺杂类型漂移区(9)中沿Z方向交替设置的第一掺杂类型条(12)与第二掺杂类型条(14)的下表面不与第二掺杂类型衬底(1)的上表面相接触。
7.根据权利要求1所述的高耐压横向超结器件，其特征在于：第一掺杂类型漂移区(9)中沿Z方向交替设置的第一掺杂类型条(12)与第二掺杂类型条(14)位于第一掺杂类型漂移区(9)内部，其上表面不与第一掺杂类型漂移区(9)的上表面接触，其下表面不与第二掺杂类型衬底(1)的上表面接触。
8.根据权利要求1所述的高耐压横向超结器件，其特征在于：所述第二掺杂类型条(14)的宽度大于第一掺杂类型条(12)的宽度。
9.根据权利要求1所述的高耐压横向超结器件，其特征在于：所述元胞结构中，在第二掺杂类型衬底(1)和第一掺杂类型漂移区(9)的交界面增加第一掺杂类型埋层条(52)作辅助耗尽层。
10.根据权利要求1所述的高耐压横向超结器件，其特征在于：所述元胞结构中，第一掺杂类型条(12)与第二掺杂类型条(14)之间通过介质层(11)隔离，介质层(11)宽度小于0.5微米。
11.根据权利要求10所述的高耐压横向超结的器件，其特征在于：所述介质层(11)采用高K介质，宽度大于0.5微米。
12.根据权利要求1所述的高耐压横向超结器件，其特征在于：多晶硅栅(7)与栅氧化层(8)构成槽栅结构，槽栅被第二掺杂类型阱区(24)包围或伸出第二掺杂类型阱区(24)。
13.根据权利要求12所述的高耐压横向超结器件，其特征在于：所述槽栅结构分成多块，每一块在第一掺杂类型条(12)末端。
CN201710642237.3A 2017-07-31 2017-07-31 一种高耐压横向超结器件 Expired - Fee Related CN107359195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710642237.3A CN107359195B (zh) 2017-07-31 2017-07-31 一种高耐压横向超结器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710642237.3A CN107359195B (zh) 2017-07-31 2017-07-31 一种高耐压横向超结器件

Publications (2)

Publication Number Publication Date
CN107359195A true CN107359195A (zh) 2017-11-17
CN107359195B CN107359195B (zh) 2020-12-29

Family

ID=60286011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710642237.3A Expired - Fee Related CN107359195B (zh) 2017-07-31 2017-07-31 一种高耐压横向超结器件

Country Status (1)

Country Link
CN (1) CN107359195B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065602A (zh) * 2018-07-25 2018-12-21 深圳市诚朗科技有限公司 一种功率器件的终端结构及其制作方法
CN111969043A (zh) * 2020-08-28 2020-11-20 电子科技大学 高压三维耗尽超结ldmos器件及其制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017300A1 (en) * 2003-07-11 2005-01-27 Salama C. Andre T. Super junction / resurf ldmost (sjr-LDMOST)
CN1901226A (zh) * 2002-03-27 2007-01-24 株式会社东芝 场效应晶体管及其应用器件
CN101819998A (zh) * 2010-04-29 2010-09-01 哈尔滨工程大学 具有应变硅结构的高压低功耗soi ldmos 晶体管
CN101980364A (zh) * 2010-08-31 2011-02-23 电子科技大学 一种薄层soi复合功率器件
CN102623345A (zh) * 2012-03-21 2012-08-01 中国科学院上海微系统与信息技术研究所 一种内嵌多n岛p沟道超结器件及其制备方法
CN102637744A (zh) * 2012-05-08 2012-08-15 中北大学 Soi横向超结功率mosfet器件
CN103165678A (zh) * 2013-03-12 2013-06-19 电子科技大学 一种超结ldmos器件
CN103426913A (zh) * 2013-08-09 2013-12-04 电子科技大学 一种部分soi超结高压功率半导体器件
CN103489915A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种横向高压超结功率半导体器件
CN103579351A (zh) * 2013-11-22 2014-02-12 电子科技大学 一种具有超结埋层的横向扩散金属氧化物半导体器件
CN104124274A (zh) * 2014-01-14 2014-10-29 西安后羿半导体科技有限公司 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN105097914A (zh) * 2014-05-04 2015-11-25 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN106024858A (zh) * 2016-05-19 2016-10-12 电子科技大学 一种具有三栅结构的hk soi ldmos器件
CN106298932A (zh) * 2015-06-23 2017-01-04 万国半导体股份有限公司 横向超级结mosfet器件及端接结构

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901226A (zh) * 2002-03-27 2007-01-24 株式会社东芝 场效应晶体管及其应用器件
US20050017300A1 (en) * 2003-07-11 2005-01-27 Salama C. Andre T. Super junction / resurf ldmost (sjr-LDMOST)
CN101819998A (zh) * 2010-04-29 2010-09-01 哈尔滨工程大学 具有应变硅结构的高压低功耗soi ldmos 晶体管
CN101980364A (zh) * 2010-08-31 2011-02-23 电子科技大学 一种薄层soi复合功率器件
CN102623345A (zh) * 2012-03-21 2012-08-01 中国科学院上海微系统与信息技术研究所 一种内嵌多n岛p沟道超结器件及其制备方法
CN102637744A (zh) * 2012-05-08 2012-08-15 中北大学 Soi横向超结功率mosfet器件
CN103165678A (zh) * 2013-03-12 2013-06-19 电子科技大学 一种超结ldmos器件
CN103426913A (zh) * 2013-08-09 2013-12-04 电子科技大学 一种部分soi超结高压功率半导体器件
CN103489915A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种横向高压超结功率半导体器件
CN103579351A (zh) * 2013-11-22 2014-02-12 电子科技大学 一种具有超结埋层的横向扩散金属氧化物半导体器件
CN104124274A (zh) * 2014-01-14 2014-10-29 西安后羿半导体科技有限公司 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN105097914A (zh) * 2014-05-04 2015-11-25 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN106298932A (zh) * 2015-06-23 2017-01-04 万国半导体股份有限公司 横向超级结mosfet器件及端接结构
CN106024858A (zh) * 2016-05-19 2016-10-12 电子科技大学 一种具有三栅结构的hk soi ldmos器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065602A (zh) * 2018-07-25 2018-12-21 深圳市诚朗科技有限公司 一种功率器件的终端结构及其制作方法
CN111969043A (zh) * 2020-08-28 2020-11-20 电子科技大学 高压三维耗尽超结ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN107359195B (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN103165678B (zh) 一种超结ldmos器件
CN103715238B (zh) 一种超低比导通电阻的横向高压器件
CN106024897B (zh) 一种三栅功率ldmos
CN104201206A (zh) 一种横向soi功率ldmos器件
CN202839620U (zh) 一种超级结mosfet元器件
CN105070760B (zh) 一种功率mos器件
CN103050540A (zh) 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN102779836A (zh) 使用高介电常数槽结构的低比导通电阻的纵向功率器件
CN102157560A (zh) 一种高压ldmos器件
CN106531802A (zh) 低比导的新型高压sj功率器件
CN106887466A (zh) 一种二维类超结ldmos器件及其制备方法
CN107093622A (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
CN107564965B (zh) 一种横向双扩散mos器件
CN106847919A (zh) 一种高压超结vdmos
CN107359195A (zh) 一种高耐压横向超结器件
CN107275388A (zh) 一种横向高压器件
CN103515443B (zh) 一种超结功率器件及其制造方法
CN107579119A (zh) 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法
CN101573800B (zh) Pn结及mos电容器混合减低表面场晶体管
Zhang et al. Experiments of a novel low on-resistance LDMOS with 3-D floating vertical field plate
CN108110057B (zh) 超结金属氧化物场效应晶体管
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN107425052A (zh) 一种横向高压器件
CN107359194A (zh) 一种消除高电场的器件
CN104617139B (zh) Ldmos器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201229

Termination date: 20210731

CF01 Termination of patent right due to non-payment of annual fee