CN107293529A - 用于背照式（bsi）图像传感器的焊盘结构 - Google Patents

用于背照式（bsi）图像传感器的焊盘结构 Download PDF

Info

Publication number
CN107293529A
CN107293529A CN201710233628.XA CN201710233628A CN107293529A CN 107293529 A CN107293529 A CN 107293529A CN 201710233628 A CN201710233628 A CN 201710233628A CN 107293529 A CN107293529 A CN 107293529A
Authority
CN
China
Prior art keywords
contact
hole
pad
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710233628.XA
Other languages
English (en)
Other versions
CN107293529B (zh
Inventor
郑庆鸿
张凯峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107293529A publication Critical patent/CN107293529A/zh
Application granted granted Critical
Publication of CN107293529B publication Critical patent/CN107293529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供了一种用于高接合结构的具有接触通孔阵列的焊盘结构。在一些实施例中，半导体衬底包括焊盘开口。互连结构位于半导体衬底下方，并且包括层间介电(ILD)层、布线层和接触通孔阵列。布线层和接触通孔阵列位于ILD层中。此外，接触通孔阵列邻接布线层并且位于布线层和半导体衬底之间。焊盘开口中的焊盘覆盖接触通孔阵列，并且突出至ILD层以接触位于接触通孔阵列的相对侧上的布线层。本发明也提供了用于制造焊盘结构的方法以及具有焊盘结构的图像传感器。本发明实施例涉及用于背照式(BSI)图像传感器的焊盘结构。

Description

用于背照式(BSI)图像传感器的焊盘结构
技术领域
本发明实施例涉及用于背照式(BSI)图像传感器的焊盘结构。
背景技术
许多现代电子器件包括将光学图像转换成表示光学图像的数字数据的互补金属氧化物半导体(CMOS)图像传感器。一种常用于电子器件的CMOS图像传感器是背照式(BSI)图像传感器。BSI图像传感器包括位于互连结构上面并且配置为在与互连结构相对的侧上接收辐射的光电探测器的阵列。这种布置允许辐射照射在未由互连结构中的导电部件阻塞的光电探测器上，从而使得BSI图像传感器对入射辐射具有高灵敏度。
发明内容
根据本发明的一个实施例，提供了一种焊盘结构，包括：半导体衬底，包括焊盘开口；互连结构，位于所述半导体衬底下方，其中，所述互连结构包括层间介电(ILD)层、布线层和接触通孔阵列，其中，所述布线层和所述接触通孔阵列位于所述层间介电层中，并且其中，所述接触通孔阵列直接位于所述焊盘开口下方、位于所述布线层和所述半导体衬底之间；以及覆盖所述接触通孔阵列的焊盘，位于所述焊盘开口中，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层。
根据本发明的另一实施例，还提供了一种用于制造焊盘结构的方法，所述方法包括：在半导体衬底的第一侧上形成层间介电(ILD)层；在所述层间介电层中形成接触通孔阵列；形成覆盖位于所述半导体衬底的所述第一侧上的所述接触通孔阵列和所述层间介电层的互连结构，其中，所述互连结构包括与所述接触通孔阵列邻接并且电连接至所述接触通孔阵列的布线层；对所述半导体衬底的与所述第一侧相对的第二侧实施蚀刻，以形成覆盖所述接触通孔阵列的焊盘开口；以及在所述焊盘开口中形成覆盖所述接触通孔阵列的焊盘，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层。
根据本发明的又一实施例，还提供了一种图像传感器，包括：半导体衬底，包括焊盘开口；有源像素传感器(APS)，位于所述半导体衬底的下侧上，与所述焊盘开口横向间隔开，其中，所述有源像素传感器包括布置在所述半导体衬底中的光电探测器，并且进一步包括在所述半导体衬底之下间隔开并且与所述光电探测器邻接的栅电极；互连结构，位于所述半导体衬底和所述有源像素传感器下方，其中，所述互连结构包括层间介电(ILD)层、布线层和多个接触通孔，其中，所述布线层和所述接触通孔位于所述层间介电层中，其中，所述接触通孔位于所述布线层和所述半导体衬底之间，其中，所述接触通孔包括第一接触通孔和伪接触通孔阵列，并且其中，所述第一接触通孔接触所述布线层和所述栅电极；覆盖所述伪接触通孔阵列的焊盘，位于所述焊盘开口中，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层；以及焊盘介电层，填充所述焊盘周围的所述焊盘开口，其中，所述焊盘介电层覆盖所述焊盘并且由所述焊盘部分地覆盖，并且其中，所述焊盘介电层将所述焊盘的侧壁与所述焊盘开口的侧壁横向间隔开。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了焊盘结构的一些实施例的截面图。
图2A至图2D示出了图1的焊盘结构中的接触通孔阵列的各个实施例的布局图。
图3示出了图1的焊盘结构的一些更详细的实施例的截面图。
图4示出了具有图1或图3的焊盘结构的背照式(BSI)图像传感器的一些实施例的布局图。
图5示出了图4的BSI图像传感器的一些实施例的截面图。
图6示出了图5的BSI图像传感器的一些更详细的实施例的截面图。
图7至图21示出了用于制造具有焊盘结构的BSI图像传感器的方法的一些实施例的一系列截面图。
图22示出了图7至图21的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。甚至更多地，术语“第一”、“第二”、“第三”、“第四”等仅仅是通用标识符，并且因此在各个实施例中可以互换。例如，在一些实施例中，虽然元件(例如，蚀刻、介电层或衬底)可以称为“第一”元件，但是在其它实施例中该元件可以称为“第二”元件。
背照式(BSI)图像传感器可以包括像素传感器阵列和焊盘。像素传感器阵列位于半导体衬底的邻接互连结构的第一侧上，并且配置为接收来自半导体衬底的第二侧(与第一侧相对)的辐射。互连结构包括层间介电(ILD)层以及ILD层中的通孔和与通孔交替堆叠的布线层。焊盘位于半导体衬底的第一焊盘开口中，该第一焊盘开口与像素传感器阵列间隔开并且由衬垫介电层内衬。此外，该焊盘穿过衬垫介电层突出以接触互连结构中的ILD层和第一布线层，并且由填充介电层部分地覆盖。填充介电层填充位于焊盘上方并且包括从半导体衬底的第二侧暴露焊盘的第二焊盘开口的第一焊盘开口。
上述BSI图像传感器的挑战在于，焊盘不良接合至ILD层和第一布线层，从而使得该焊盘具有响应于应力的高的剥落、开裂或其它失效的可能性。例如，该应力可以是通过拉动固定至焊盘的接合线或其它结构或通过对固定至焊盘的凸块(例如，微凸块或金接线柱凸块)或其它结构施加剪切力引起的外部应力。例如，这种拉力或剪切力可以由移动或碰撞BSI图像传感器产生。可选地，例如，该应力可以是由具有不同热膨胀系数和/或不同晶格常数的材料引起的外部应力。
鉴于上述内容，本发明的各个实施例针对具有高接合强度的焊盘结构以及用于制造焊盘结构的方法。在一些实施例中，半导体衬底包括焊盘开口。互连结构位于半导体衬底下方，并且包括ILD层、布线层和接触通孔。布线层和接触通孔位于ILD层中，并且接触通孔进一步位于布线层和半导体衬底之间。接触通孔包括直接位于焊盘开口下方的接触通孔阵列。焊盘开口中的焊盘覆盖接触通孔阵列，并且突出至ILD层以接触位于接触通孔阵列的相对侧上的ILD层和布线层。
有利地，接触通孔阵列共有并且释放与焊盘相关的接合应力，从而使得该焊盘具有高的接合强度以及低的剥落可能性。例如，接触通孔阵列抵抗由对焊盘施加应力(例如，拉力或剪切力)引起的ILD层和/或布线层的变形。通过抵抗这种变形，焊盘和ILD层之间以及焊盘和布线层之间的接合的应力低并且接合强度高。此外，因为接触通孔阵列由接触通孔构成，因此接触通孔阵列可以集成至集成电路(IC)并且在没有额外的工艺步骤和/或掩模的情况下制造。
参照图1，提供了焊盘结构的一些实施例的截面图100。例如，可以在BSI图像传感器内采用该焊盘结构。如图所示，IC管芯102布置在支撑结构104上方并且接合至支撑结构104。在一些实施例中，例如，支撑结构104是诸如块状半导体衬底(例如，块状硅衬底)的载体衬底。在其它实施例中，支撑结构104是具有接合至IC管芯102的前侧的另一IC管芯。IC管芯102包括互连结构106和半导体衬底108。
互连结构106位于半导体衬底108和支撑结构104之间，并且包括ILD层110、多个布线层112和多个通孔114。为了便于说明，仅一个布线层112标记为112并且仅一个通孔114标记为114。例如，ILD层110可以是二氧化硅、氮化硅、低k电介质(例如，氟硅酸盐玻璃(FSG))、一些其它电介质或上述的组合。低k电介质是具有小于二氧化硅的介电常数或小于约3.9的介电常数k的电介质。
例如，布线层112是诸如铝铜或铜的导电材料，并且例如，通孔114是诸如铜或钨的导电材料。此外，通孔114与布线层112交替堆叠在ILD层110中，并且包括多个接触通孔114a和多个布线间通孔114b。为了便于说明，仅一个接触通孔114a标记为114a，并且仅一个布线间通孔114b标记为114b。布线间通孔114b位于布线层112之间以将布线层112电连接在一起。接触通孔114a位于半导体衬底108和最靠近半导体衬底108的第一布线层112a之间，并且将第一布线层112a电连接至半导体衬底108中的半导体器件(未示出)。接触通孔114a包括接触通孔阵列116。
接触通孔阵列116由多个阵列接触通孔118构成。为了便于说明。仅一个阵列接触通孔118标记为118。此外，在一些实施例中，接触通孔阵列116与半导体衬底108和/或半导体衬底108中的半导体器件电隔离，从而使得接触通孔阵列116没有用于将第一布线层112a电连接至半导体衬底108中的半导体器件。在这种实施例中，接触通孔阵列116可以称为“伪”接触通孔阵列。如下所述，接触通孔阵列116用于共有和最小化与焊盘120相关的接合应力。
半导体衬底108包括直接位于接触通孔阵列116之上并且其内布置有焊盘介电层124和焊盘120的第一焊盘开口122。焊盘介电层124围绕焊盘120，从而使得焊盘介电层124部分地覆盖焊盘120并且焊盘介电层124由焊盘120部分地覆盖。此外，焊盘介电层124包括暴露焊盘120的顶面的第二焊盘开口126。焊盘120向下突出至接触通孔阵列116的相对侧上的ILD层110内并且接触位于接触通孔阵列116的相对侧上的ILD层110和第一布线层112a。此外，焊盘120配置为接合至布线或导电凸块(例如，焊料球、金接线柱凸块或微凸块)并且是导电的。例如，焊盘120可以是铝铜、铜、铝、一些其它导电材料或上述的组合。
有利地，因为接触通孔阵列116直接位于焊盘120下面，所以接触通孔阵列116抵抗响应于施加于焊盘120的应力(例如，拉力或剪切力)的ILD层110、第一布线层112a和焊盘介电层124的变形。因此，接触通孔阵列116吸收并且释放与焊盘120相关的至少一些接合的应力(即，接合应力)。例如，吸收和释放焊盘120和ILD层110之间的至少一些接合应力。如另一实例，吸收和释放焊盘120和第一布线层112a之间的至少一些接合应力。如又另一实例，吸收和释放焊盘120和焊盘介电层124之间的至少一些接合应力。通过吸收和释放接合应力，接触通孔阵列116有利地促进了高的接合强度，从而使得焊盘120具有低的剥落可能性。
参照图2A至图2D，提供了图1的接触通孔阵列116的各个实施例的布局图200A至200D。例如，布局图200A至200D可以是沿着图1中的线A-A’截取的，和/或例如，图1的截面图100可以是沿着图2A至图2D中的线B-B’截取的。应该理解，布局图200A至200D仅仅是实例，从而使得接触通孔阵列116可以采取未参照图2A至图2D示出和/或描述的其它布局。
如图2A的布局图200A示出的，焊盘120布置在接触通孔阵列116的相对侧上，并且构成接触通孔阵列116的阵列接触通孔118布置为N行和M列。N和M是大于0的整数值，并且可以相同或不同。例如，N和M可以都是6、8或10，或N和M可以分别是5和10，6和8，或10和4。此外，阵列接触通孔118是岛型通孔，每个均具有包括基本相同的宽度W和长度L的覆盖区。在一些实施例中，该覆盖区是正方形、矩形、圆形、三角形、椭圆形或一些其它二维(2D)形状。此外，在一些实施例中，阵列接触通孔118具有相同覆盖区或不同覆盖区的混合。如此处使用的，接触通孔的覆盖区是接触通孔在图1中的第一布线层112a的顶面上的2D投影。
如图2B的布局图200B示出的，提供了图2A的变形，其中，构成接触通孔阵列116的阵列接触通孔118是槽型通孔，每个均具有横向伸长的覆盖区。在一些实施例中，覆盖区在基本垂直于线B-B’的方向上横向伸长。在一些这种实施例中，阵列接触通孔118限于单行(即，N＝1)。在其它实施例中，覆盖区在基本平行于线B-B’的方向上横向伸长。在一些这种实施例中，阵列接触通孔118限于单列(即，M＝1)。此外，在一些实施例中，阵列接触通孔118具有相同覆盖区或不同覆盖区的混合。
如图2C的布局图200C示出的，提供了图2A的变形，其中，构成接触通孔阵列116的阵列接触通孔118包括岛型通孔118a和槽型通孔118b。在一些实施例中，接触通孔阵列116在基本平行于线B-B’的方向上在岛型通孔118a和槽型通孔118b之间交替。此外，在一些这种实施例中，槽型通孔118b的每个均跨越接触通孔阵列116的多个或所有行。在其它实施例中，接触通孔阵列116在基本垂直于线B-B’的方向上在岛型通孔118a和槽型通孔118b之间交替。此外，在一些这种其它实施例中，槽型通孔118b每个均跨越接触通孔阵列116的多个或所有列。
如图2D的布局图200D示出的，提供了图2C的变形，其中，接触通孔阵列116的列在基本平行于线B-B’的方向上在岛型通孔118a和槽型通孔118b之间交替，并且其中，接触通孔阵列116的行也在基本垂直于线B-B’的方向上在岛型通孔118a和槽型通孔118b之间交替。在一些实施例中，槽型通孔118b在基本垂直于线B-B’的方向上横向伸长。此外，在一些这种实施例中，每列均在多个岛型通孔(例如，4个岛型通孔)和槽型通孔之间交替。在其它实施例中，阵列接触通孔118在基本平行于线B-B’的方向上横向伸长。此外，在一些这种实施例中，每行均在多个岛型通孔(例如，4个岛型通孔)和槽型通孔之间交替。
参照图3，提供了图1的焊盘结构的一些更详细的实施例的截面图300。如图所示，ILD层110包括第一ILD层110a和第二ILD层110b。第一ILD层110a位于第一布线层112a和半导体衬底108之间，并且容纳接触通孔阵列116。第二ILD层110b位于第一ILD层110a和支撑结构104之间，并且容纳布线层112和布线间通孔114b。例如，第一ILD层110a和第二ILD层110b可以是相同或不同的材料，和/或每个均可以是二氧化硅、低k电介质、一些其它电介质或上述的组合。
在一些实施例中，布线层112的厚度T1从第一布线层112a至最后布线层112b(离半导体衬底108最远)而增加。例如，位于最后布线层112b上方的布线层可以享有第一厚度，第一厚度小于最后布线层112b的第二厚度。类似地，在一些实施例中，通孔114的单个宽度W从半导体衬底108至最后布线层112b而增加。例如，位于倒数第二布线层112b上面的通孔(未单独标记)可以享有第一宽度，并且位于倒数第二布线层下面的通孔(未单独标记)可以享有大于第一宽度的第二宽度。
同样如图3的截面图300示出的，半导体衬底108由钝化层302覆盖，例如，该钝化层302可以是二氧化硅、氮化硅、一些其它电介质或上述的组合。此外，第一焊盘开口122穿过钝化层302，进入半导体衬底108，延伸至半导体衬底108的底部。在一些实施例中，第一焊盘开口122的底部由位于半导体衬底108和第一ILD层110a之间的电隔离区域304限定。例如，电隔离区域304可以是浅沟槽隔离(STI)区域、注入隔离区域、深沟槽隔离(DTI)区域或一些其它隔离区域，和/或例如，可以配置为将接触通孔阵列116与半导体衬底108电隔离。
焊盘介电层124和焊盘120位于第一焊盘开口122中，并且焊盘介电层124包括衬垫介电层124a和填充介电层124b。衬垫介电层124a内衬第一焊盘开口122的侧壁，并且进一步内衬焊盘120下方的第一焊盘开口的底部。填充介电层124b填充了第一焊盘开口122的位于焊盘120和衬垫介电层124a上方的剩余部分，并且进一步包括暴露焊盘120的第二焊盘开口126。衬垫介电层124a和填充介电层124b是相同或不同的介电材料并且例如，可以是二氧化硅、氮化硅、一些其它的电介质或上述的组合。此外，在一些实施例中，焊盘120包括位于衬垫介电层124a上方的厚度T2。例如，厚度T2可以大于约大于约介于约至之间或介于约至之间。
参照图4，提供了BSI图像传感器402的一些实施例的布局图400。如图所示，BSI图像传感器402包括多个焊盘结构404，每个焊盘结构404都如图1或图3所示配置。为了便于说明，仅一个焊盘结构404标记为404。此外，焊盘结构404沿着BSI图像传感器402的外围布置并且横向围绕像素传感器阵列406。例如，焊盘结构404可以布置为环。
像素传感器阵列406由布置为X行和Y列的多个像素传感器408构成。X和Y可以都是128、256、512、1024或2048，或X和Y可以分别是768和1024，1024和2048，256和1024或512和128。为了便于说明，仅一个像素传感器408标记为408。像素传感器408配置为感测入射辐射并且例如，可以是有源像素传感器(APS)。在一些实施例中，例如，每个APS均包括光电探测器和多个晶体管，诸如源极跟随器晶体管、传输晶体管、复位晶体管、行选择晶体管或上述的组合。
参照图5，提供了图4的BSI图像传感器402的一些实施例的截面图500。例如，截面图500可以是沿着图4的线C-C’的部分截取的。如图所示，IC管芯102布置在支撑结构104上方并且接合至支撑结构104。IC管芯102包括互连结构106和半导体衬底108。互连结构106位于半导体衬底108和支撑结构104之间，并且包括ILD层110、多个布线层112和多个通孔114。为了便于说明，仅两个布线层112标记为112并且仅两个通孔114标记为114。
ILD层110包括与半导体衬底108邻接的第一ILD层110a，并且进一步包括位于第一ILD层110a和支撑结构104之间的第二ILD层110b。在一些实施例中，ILD层110是二氧化硅、氮化硅、低k电介质、一些其它电介质或上述的组合。布线层112与通孔114交替堆叠在ILD层110中，并且布线层112的每个均由多个布线502构成。为了便于说明，仅一个布线502标记为502。通孔114包括多个布线间通孔114b和多个接触通孔114a。为了便于说明，仅一个布线间通孔114b标记为114b，并且仅一个接触通孔114a标记为114a。例如，布线层112是诸如铝铜、铜、铝、一些其它导电材料或上述的组合的导电材料，并且例如，通孔114是诸如铜、钨、一些其它导电材料或上述的组合的导电材料。
布线间通孔114b位于第二ILD层110b中、布线层112之间，并且将布线层112电连接在一起。接触通孔114a位于第一ILD层110a中、半导体衬底108和最靠近半导体衬底108的第一布线层112a之间。此外，接触通孔114a将第一布线层112a电连接至半导体衬底108中的像素传感器阵列406，并且接触通孔114a包括接触通孔阵列116。接触通孔阵列116与半导体衬底108电隔离，并且有利地共有和最小化与焊盘120相关的接合应力。此外，例如，接触通孔阵列116可以根据图2A至图2D的一个布局或根据一些其它布局配置。
像素传感器阵列406由多个像素传感器408构成，每个像素传感器408均包括光电探测器506。为了便于说明，仅一个像素传感器408标记为408。此外，在一些实施例中，每个像素传感器408均包括通过栅电极512(通过栅极介电层514与半导体衬底108间隔开)选择性地连接至光电探测器506的浮置扩散节点(FDN)510。光电探测器506和FDN 510是半导体衬底108的掺杂区域、具有相同掺杂类型，该掺杂类型与半导体衬底108的周围区域的掺杂类型相反。例如，光电探测器506和FDN 510可以是半导体衬底108的p-型掺杂区域，而大块半导体衬底108可以是n-型掺杂。如另一实例，光电探测器506和FDN 510可以是n-型并且大块半导体衬底108可以是p-型。
钝化层302覆盖半导体衬底108，并且容纳分别覆盖像素传感器408的滤色器516。滤色器516是配置为使指定波长的辐射通过，而阻挡未指定波长的辐射。例如，滤色器可以配置为使红色波长的辐射通过，而阻挡蓝色波长的辐射，然而，另一滤色器可以配置为使蓝色波长的辐射通过，而阻挡红色波长的辐射。在一些实施例中，滤色器516分别由微透镜518覆盖，该微透镜518配置为将入射辐射聚焦在像素传感器408的相应的光电探测器上。为了便于说明，仅一个滤色器516标记为516，并且仅一个微透镜518标记为518。
第一焊盘开口122与像素传感器阵列406横向间隔开，并且第一焊盘开口122由钝化层302和半导体衬底108限定。此外，在一些实施例中，第一焊盘开口122的底部由位于半导体衬底108和第一ILD层110a之间的电隔离区域304(例如，STI区域)限定。第一焊盘开口122容纳焊盘介电层124和直接位于接触通孔阵列116上方的焊盘120。焊盘介电层124包括衬垫介电层124a和填充介电层124b。衬垫介电层124a内衬第一焊盘开口122的侧壁，并且进一步内衬焊盘120下方的第一焊盘开口的底部。填充介电层124b填充了焊盘120和衬垫介电层124a上方的第一焊盘开口122的剩余部分，并且包括暴露焊盘120的第二焊盘开口126。焊盘120向下突出至第一ILD层110a内，并且接触位于接触通孔阵列116的相对侧上的第一ILD层110a和第一布线层112a。
如上，因为焊盘120直接位于接触通孔阵列116之上，因此接触通孔阵列116吸收和释放与焊盘120相关的至少一些接合应力。例如，吸收和释放焊盘120和ILD层110之间的至少一些接合应力。相应地，接触通孔阵列116促进了高的接合强度，从而使得焊盘120具有低的剥落可能性。
参照图6，提供了图5的BSI图像传感器的一些更详细的实施例的截面图600。如图所示，支撑结构104是第二IC管芯，并且包括第二半导体衬底602和第二互连结构604。第二半导体衬底602支撑多个半导体器件606并且可以是例如，块状半导体衬底(例如，块状硅衬底)或一些其它半导体衬底。为了便于说明，仅一个半导体器件606标记为606。例如，半导体衬底606可以是晶体管、存储器单元(例如，闪存单元)、电容器、一些其它半导体器件或上述的组合。
第二互连结构604覆盖半导体器件606和第二半导体衬底602，并且包括ILD层608、多个布线层610和多个通孔612。为了便于说明，仅一个布线层610标记为610并且仅一个通孔612标记为612。布线层610和通孔612是导电的并且交替堆叠在ILD层608中。此外，布线层610和通孔612将半导体器件606电连接至支撑结构104和IC管芯102之间的混合接合(HB)结构614。
HB结构614将支撑结构104固定并电连接至IC管芯102，并且包括一对HB链路层616和一对HB通孔618。为了便于说明，仅一个HB链路层616标记为616并且仅一个HB通孔618标记为618。HB链路层616分别位于互连结构106和第二互连结构604中，并且沿着支撑结构104和IC管芯102之间的界面620接触。HB通孔618分别位于互连结构106和第二互连结构604中，并且将HB链路层616电连接至相应的互连结构106、604中的布线层112、610。HB通孔618和HB链路层616是导电的并且例如，可以是铜、铝铜、钨或上述的组合。
虽然图1、图3、图5和图6示出的焊盘120具有特定的轮廓和/或特定的厚度，但是应该理解，这仅仅是实例。在其它实施例中，焊盘120可以具有其它轮廓和/或其它厚度。类似地，虽然图1、图3、图5和图6示出的接触通孔阵列116具有特定的轮廓，但是应该理解，这仅仅是实例。在其它实施例中，接触通孔阵列116可以具有其它轮廓。
参照图7至图21，提供了用于制造具有焊盘结构的BSI图像传感器的方法的一些实施例的一系列截面图700至2100。例如，BSI图像传感器可以是图4至图6的BSI图像传感器。
如图7的截面图700示出的，像素传感器阵列406(部分地示出)形成在半导体衬底108中并且包括多个像素传感器408。为了便于说明，仅一个像素传感器408标记为408。每个像素传感器408均包括光电探测器506。此外，在一些实施例中，每个像素传感器408包括FDN510、栅电极512和栅极介电层514。栅电极512选择性地将光电探测器506连接至FDN510，并且栅极介电层514将栅电极512与半导体衬底108间隔开并且电隔离。此外，在一些实施例中，在半导体衬底108的焊盘区域702(与像素传感器阵列406横向间隔开)中形成电隔离区域304。例如，电隔离区域304可以是STI区域、注入隔离区域或DTI区域。
同样由图7的截面图700示出的，第一ILD层110a形成为覆盖半导体衬底108和像素传感器阵列406，并且具有平面的顶面。在一些实施例中，第一ILD层110a进一步形成为覆盖电隔离区域304。例如，第一ILD层110a可以由二氧化硅、低k电介质、一些其它电介质或上述的组合形成。此外，例如，可以通过沉积或生长第一ILD层110a并且随后对第一ILD层110a的顶面实施平坦化来形成第一ILD层110a。例如，可以通过化学或物理气相沉积、溅射、热氧化或一些其它生长或沉积工艺来实施沉积或生长。例如，可以通过化学机械抛光(CMP)来实施平坦化。
如图8的截面图800示出的，对第一ILD层110a实施第一蚀刻以形成接触通孔开口802。为了便于说明，仅一个接触通孔开口802标记为802。接触通孔开口802包括直接位于半导体衬底108的焊盘区域702上方的布置为行和列的第一开口的阵列804。例如，第一开口的阵列可以与图2A至图2D中的接触通孔阵列116具有相同的布局。此外，在一些实施例中，接触通孔开口802包括暴露像素传感器阵列406中的栅电极512的第二开口。
在一些实施例中，用于实施第一蚀刻的工艺包括在第一ILD层110a上方沉积第一光刻胶层806，以及使用光刻图案化第一光刻胶层806。之后，第一光刻胶层806位于适当的位置向第一ILD层110a施加蚀刻剂808直至形成接触通孔开口802，并且剥离第一光刻胶层806。在一些实施例中，电隔离区域304和/或栅电极512有利地用作第一蚀刻的蚀刻停止。
如图9的截面图900示出的，在图8的接触通孔开口802中形成多个接触通孔114a，从而使得接触通孔114a包括直接位于半导体衬底108的焊盘区域702上方的接触通孔阵列116。例如，接触通孔阵列116可以配置为图2A至图2D所描述的。在一些实施例中，用于形成接触通孔114a的工艺包括沉积或生长填充图8的接触通孔开口802的导电层，并且随后对导电层实施平坦化工艺以使导电层的顶面与第一ILD层110a的顶面共面。例如，导电层和接触通孔114a由诸如钨、铜、一些其它导电材料或上述的组合的导电材料形成，和/或例如，通过汽相沉积、溅射或电化学镀(ECP)形成。例如，可以通过CMP实施平坦化。
有利地，接触通孔阵列116吸收和释放与之后形成的焊盘相关的接合应力，从而使得该焊盘具有高的接合强度和低的剥落可能性。此外，通过形成图8和图9中所描述的接触通孔阵列116，在没有额外的工艺步骤和/或额外的掩模的情况下形成接触通孔阵列116。即，接触通孔阵列116与用于栅电极512的接触通孔使用共同的掩模和共同的工艺同时形成。
如图9的截面图900示出的，第一布线层112a和第二ILD层110b’形成为覆盖第一ILD层110a和接触通孔114a。例如，第一布线层112a可以由诸如铜、铝铜、一些其它导电材料或上述的组合的导电材料形成，和/或例如，第二ILD层110b’可以由二氧化硅、低k电介质、一些其它电介质或上述的组合形成。
在一些实施例中，用于形成第一布线层112a的工艺包括沉积或生长覆盖第一ILD层110a和接触通孔114a的第一布线层112a，并且随后图案化第一布线层112a。例如，可以使用光刻实施图案化，和/或例如，可以通过汽相沉积、溅射或ECP实施沉积或生长。此外，在一些实施例中，用于形成第二ILD层110b’的工艺包括沉积或生长覆盖第一ILD层110a和第一布线层112a的第二ILD层110b’，并且随后对第二ILD层110b’的顶面实施平坦化以使该顶面为平面。例如，可以通过CMP实施平坦化，和/或例如，可以通过汽相沉积、溅射或热氧化实施沉积或生长。
如图10的截面图100示出的，重复图8的第一蚀刻以及图9的步骤一次以上，以限定覆盖半导体衬底108和像素传感器阵列406的互连结构106。在一些实施例中，互连结构106进一步形成为覆盖电隔离区域304。互连结构106包括第一ILD层110a以及堆叠在第一ILD层110a上方的多个第二ILD层110b”。为了便于说明，仅一个第二ILD层110b”标记为110b”。此外，互连结构106包括接触通孔114a、多个布线层112和多个布线间通孔114b。为了便于说明，仅一个布线层112标记为112并且仅一个布线间通孔114b标记为114b。接触通孔114a位于第一ILD层110a中，并且布线间通孔114b位于第二ILD层110b”中。此外，布线间通孔114b位于布线层112之间。
如图11的截面图1100示出的，通过互连结构106将半导体衬底108接合至支撑结构104。在一些实施例中，支撑结构104是块状半导体衬底(例如，块状硅衬底)和/或直接通过互连结构106和支撑结构104之间的熔融接合来实施接合。在其它实施例中，支撑结构104是IC管芯，和/或通过将前侧(即，IC管芯的互连结构)混合接合至互连结构106来实施接合。图6中示出了支撑结构104的这种实施例的实例。
如图12的截面图1200示出的，在半导体衬底108的与互连结构106的相对侧上形成覆盖半导体衬底108的钝化层302。例如，钝化层302可以由二氧化硅、氮化硅、一些其它电介质或上述的组合形成。此外，例如，可以通过在半导体衬底108上沉积或生长钝化层302来形成钝化层302。例如，可以通过汽相沉积、溅射、热氧化、一些其它沉积或生长工艺或上述的组合实施沉积或生长。
如图12的截面图1200示出的，在一些实施例中，在形成钝化层302之前，将半导体衬底108减薄至厚度T。例如，可以通过平坦化、回蚀刻、一些其它减薄工艺或上述的组合实施减薄。例如，可以通过例如CMP实施平坦化。
如图13的截面图1300示出的，对钝化层302和半导体衬底108实施第二蚀刻以在半导体衬底108的焊盘区域702中形成第一焊盘开口122。在一些实施例中，用于实施第二蚀刻的工艺包括在钝化层302上方沉积第二光刻胶层1302，并且随后使用光刻图案化钝化层302。第二光刻胶层1302位于适当的位置向钝化层302和半导体衬底108施加蚀刻剂1304直至形成第一焊盘开口122，并且剥离第二光刻胶层1302。在一些实施例中，电隔离区域304有利地用作第二蚀刻的蚀刻停止。
如图14的截面图1400示出的，衬垫介电层124a形成为内衬第一焊盘开口122，并且进一步覆盖钝化层302。此外，在一些实施例中，共形地形成衬垫介电层124a。例如，衬垫介电层124a可以由二氧化硅、氮化硅、一些其它电介质或上述的组合形成。此外，例如，可以通过汽相沉积、溅射、热氧化、一些其它沉积或生长工艺或上述的组合形成衬垫介电层124a。
如图15的截面图1500示出的，通过第一焊盘开口122对衬垫介电层124a和第一ILD层110a实施第三蚀刻，以形成一对布线开口1502。在一些实施例中，进一步对电隔离区域304实施第三蚀刻。分别在接触通孔阵列116的相对侧上形成布线开口1502并且暴露互连结构106的最靠近半导体衬底108的第一布线层112a。在一些实施例中，用于实施第三蚀刻的工艺包括在衬垫介电层124a上方沉积第三光刻胶层1504，并且使用光刻图案化第三光刻胶层1504。第三光刻胶层1504位于适当的位置向衬垫介电层124a和第一ILD层110a施加蚀刻剂1506直至形成布线开口1502，并且剥离第三光刻胶层1504。在一些实施例中，第一布线层112a有利地用作第三蚀刻的蚀刻停止。
如图16的截面图1600示出的，在衬垫介电层124a上方形成的焊盘层1602内衬第一焊盘开口122、内衬图15的布线开口1502，并且进一步覆盖第一焊盘开口122外侧的衬垫介电层124a。此外，在一些实施例中，共形地形成焊盘层1602。例如，焊盘层1602由诸如铜、铝铜、一些其它导电材料或上述的组合的导电材料形成。此外，在一些实施例中，通过汽相沉积、溅射、ECP、一些其它沉积或生长工艺或上述的组合形成焊盘层1602。
如图17的截面图1700示出的，对图16的焊盘层1602实施第四蚀刻以从焊盘1602形成焊盘120。焊盘120形成在第一焊盘开口122中，并且穿过衬垫介电层124a和第一ILD层110a延伸以接触位于接触通孔阵列116的相对侧上的第一布线层112a。如上所述，接触通孔阵列116有利地吸收与焊盘120相关的接合应力，从而使得焊盘120具有高的接合强度和低的剥落可能性。在一些实施例中，用于实施第四蚀刻的工艺包括在焊盘层1602上方沉积第四光刻胶层1702，并且使用光刻图案化第四光刻胶层1702。在第四光刻胶层1702位于适当的位置向焊盘层1602施加蚀刻剂1704直至形成焊盘120，并且剥离第四光刻胶层1702。在一些实施例中，衬垫介电层124a有利地用作第四蚀刻的蚀刻停止。
如图18的截面图1800示出的，填充介电层124b形成为填充焊盘120和衬垫介电层124a上方的第一焊盘开口122。在一些实施例中，填充介电层124b由二氧化硅、氮化硅、一些其它电介质或上述的组合形成。此外，在一些实施例中，通过汽相沉积、溅射、热氧化、一些其它沉积或生长工艺或上述的组合形成填充介电层124b。
如图19的截面图1900示出的，对填充介电层124b和衬垫介电层124a实施平坦化和/或第五蚀刻以分别使填充介电层124b和衬垫介电层124a的顶面凹进至钝化层302的顶面和/或半导体衬底108的顶面之下。例如，可以通过CMP实施平坦化。在一些实施例中，选择性地对填充介电层124b实施第五蚀刻以去除钝化层302上方的一些填充介电层124b，并且随后对填充介电层124b和衬垫介电层124a实施CMP平坦化。这种实施例有利地减小用于实施CMP平坦化的抛光头上的负载。
如图20的截面图2000示出的，对填充介电层124b实施第六蚀刻以形成暴露焊盘120的第二焊盘开口126。在一些实施例中，用于实施第六蚀刻的工艺包括在填充介电层124b和钝化层302上方沉积第六光刻胶层2002，并且使用光刻图案化第六光刻胶层2002。第六光刻胶层2002位于适当的位置向填充介电层124b施加蚀刻剂2004直至形成第二焊盘开口126，并且剥离第六光刻胶层2002。在一些实施例中，焊盘120有利地用作第六蚀刻的蚀刻停止。
如图21的截面图2100示出的，在钝化层302中形成分别覆盖像素传感器408的滤色器516。此外，形成分别覆盖滤色器516的微透镜518。
参照图22，提供了图7至图21的方法的一些实施例的流程图2200。
在2202中，在半导体衬底的第一侧上形成像素传感器和STI区域。例如，见图7。
在2204中，在半导体衬底的第一侧上形成第一ILD层和多个接触通孔，其中，接触通孔位于第一ILD层中并且包括直接位于STI区域上方的接触通孔阵列。例如，见图7至图9。接触通孔阵列有利地吸收与之后形成的焊盘相关的接合应力。
在2206中，形成覆盖接触通孔和第一ILD层的互连结构，其中，互连结构包括堆叠的第二ILD层和在第二ILD层中交替堆叠的布线间通孔和布线层。例如，见图9和图10。
在2208中，通过互连结构将半导体衬底接合至支撑结构。例如，见图11。
在2210中，形成覆盖半导体衬底的第二侧的钝化层，半导体衬底的第二侧与半导体衬底的第一侧相对。例如，见图12。
在2212中，对钝化层和半导体衬底的第二侧实施蚀刻以形成暴露STI区域的第一焊盘开口。例如，见图13。
在2214中，形成内衬第一焊盘开口的衬垫介电层。例如，见图14。
在2216中，在第一焊盘开口中、衬垫介电层上方形成焊盘，其中，该焊盘穿过衬垫介电层、STI区域和第一ILD层突出以接触互连结构的位于接触通孔阵列的相对侧上的第一布线层。例如，见图15至图17。
在2218中，在焊盘和衬垫介电层上方形成填充第一焊盘开口的填充介电层，其中，填充介电层具有与钝化层的顶面齐平或位于钝化层的顶面之下的顶面。例如，见图18和图19。
在2220中，对填充介电层实施蚀刻以形成暴露焊盘的第二焊盘开口。例如，见图20。
在2222中，直接在像素传感器上方形成直接堆叠的滤色器和微透镜。例如，见图21。
虽然图22的流程图2200在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的，并且此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
鉴于上述内容，本发明的一些实施例提供了一种焊盘结构。半导体衬底包括焊盘开口。互连结构位于半导体衬底下方，并且包括ILD层、布线层和接触通孔阵列。布线层和接触通孔阵列位于ILD层中，并且接触通孔阵列直接位于焊盘开口下方、布线层和半导体衬底之间。焊盘开口中的焊盘覆盖接触通孔阵列并且突出至ILD层内以接触ILD层和布线层。
此外，本发明的其它实施例提供了一种用于制造焊盘结构的方法。在半导体衬底的第一侧上形成ILD层。在ILD层中形成接触通孔阵列。形成覆盖半导体衬底的第一侧上的接触通孔阵列和ILD层的互连结构。该互连结构包括与接触通孔阵列邻接并且电连接至接触通孔阵列的布线层。对半导体衬底的第二侧(与第一侧相对)实施蚀刻，以形成覆盖接触通孔阵列的焊盘开口。焊盘开口中的焊盘形成为覆盖接触通孔阵列，并且突出至ILD层内以接触ILD层和布线层。
更进一步，本发明的其它实施例提供了一种图像传感器。半导体衬底包括焊盘开口。APS位于半导体衬底的下侧上，与焊盘开口横向间隔开。APS包括布置在半导体衬底中的光电探测器，并且进一步包括在半导体衬底之下间隔开并且与光电探测器邻接的栅电极。互连结构位于半导体衬底和APS下方。该互连结构包括ILD层、布线层和多个接触通孔。布线层和接触通孔位于ILD层中，并且接触通孔位于布线层和半导体衬底之间。此外，接触通孔包括第一接触通孔和伪接触通孔阵列，并且第一接触通孔接触布线层和栅电极。焊盘开口中的焊盘覆盖伪接触通孔阵列，并且该焊盘突出至ILD层内以接触ILD层和布线层。焊盘介电层填充焊盘周围的焊盘开口，并且将焊盘的侧壁与焊盘开口的侧壁横向间隔开。此外，焊盘介电层覆盖焊盘并且由焊盘部分地覆盖。
根据本发明的一个实施例，提供了一种焊盘结构，包括：半导体衬底，包括焊盘开口；互连结构，位于所述半导体衬底下方，其中，所述互连结构包括层间介电(ILD)层、布线层和接触通孔阵列，其中，所述布线层和所述接触通孔阵列位于所述层间介电层中，并且其中，所述接触通孔阵列直接位于所述焊盘开口下方、位于所述布线层和所述半导体衬底之间；以及覆盖所述接触通孔阵列的焊盘，位于所述焊盘开口中，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层。
在上述焊盘结构中，所述焊盘突出至所述层间介电层内以接触位于所述接触通孔阵列的相对侧上的所述层间介电层，并且以接触位于所述接触通孔阵列的所述相对侧上的所述布线层。
在上述焊盘结构中，所述接触通孔阵列包括布置为多行和多列的多个接触通孔，并且其中，所述接触通孔共用共同的覆盖区。
在上述焊盘结构中，所述接触通孔是岛型通孔，所述岛型通孔的每个均具有相同的长度和宽度。
在上述焊盘结构中，所述接触通孔阵列包括布置为多行和单列或布置为多列和单行的多个接触通孔，并且其中，所述接触通孔为槽型通孔，所述槽型通孔是横向伸长的并且所述槽型通孔的每个均具有比所述焊盘的长度大的长度。
在上述焊盘结构中，所述接触通孔阵列包括布置为多行和多列的多个岛型通孔和多个槽型通孔。
在上述焊盘结构中，所述接触通孔阵列沿着第一轴在所述岛型通孔和所述槽型通孔之间交替，并且其中，所述槽型通孔沿着正交于所述第一轴的第二轴跨越多行或多列。
在上述焊盘结构中，所述接触通孔阵列沿着所述第二轴在所述岛型通孔和所述槽型通孔之间交替。
在上述焊盘结构中，所述互连结构包括在所述层间介电层中交替堆叠的多个布线层和多个通孔，其中，所述多个布线层包括所述布线层，并且其中，所述多个通孔包括所述接触通孔阵列。
在上述焊盘结构中，进一步包括：浅沟槽隔离(STI)区域，位于所述半导体衬底中、直接位于所述接触通孔阵列和所述焊盘之间，其中，所述焊盘穿过所述浅沟槽隔离区域突出。
在上述焊盘结构中，进一步包括：焊盘介电层，填充所述焊盘周围的所述焊盘开口，其中，所述焊盘介电层将所述焊盘与所述焊盘开口的侧壁横向间隔开，所述焊盘开口的所述侧壁由所述半导体衬底限定，其中，所述焊盘介电层部分地覆盖所述焊盘并且所述焊盘介电层由所述焊盘部分地覆盖，并且其中，所述焊盘介电层包括暴露所述焊盘的顶面的第二焊盘开口。
根据本发明的另一实施例，还提供了一种用于制造焊盘结构的方法，所述方法包括：在半导体衬底的第一侧上形成层间介电(ILD)层；在所述层间介电层中形成接触通孔阵列；形成覆盖位于所述半导体衬底的所述第一侧上的所述接触通孔阵列和所述层间介电层的互连结构，其中，所述互连结构包括与所述接触通孔阵列邻接并且电连接至所述接触通孔阵列的布线层；对所述半导体衬底的与所述第一侧相对的第二侧实施蚀刻，以形成覆盖所述接触通孔阵列的焊盘开口；以及在所述焊盘开口中形成覆盖所述接触通孔阵列的焊盘，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层。
在上述方法中，形成所述接触通孔阵列包括：对所述层间介电层实施第二蚀刻以限定接触通孔开口的阵列；在所述半导体衬底的所述第一侧上形成填充所述接触通孔开口并且也覆盖所述层间介电层的导电层；以及对所述导电层实施平坦化以与所述层间介电层齐平。
在上述方法中，所述接触通孔阵列形成为具有布置为行和列的多个接触通孔。
在上述方法中，进一步包括：在所述半导体衬底的所述第一侧中形成像素传感器，其中，进一步形成覆盖所述第一侧上的所述像素传感器的所述层间介电层，并且其中，所述接触通孔阵列形成为与所述像素传感器横向间隔开。
在上述方法中，所述像素传感器包括位于所述半导体衬底中的光电二极管，并且进一步包括与所述半导体衬底间隔开的栅电极，并且其中，形成所述接触通孔阵列包括：对所述层间介电层实施第二蚀刻以限定多个接触通孔开口，其中，所述多个接触通孔开口包括暴露所述栅电极的接触通孔开口，并且进一步包括与所述接触通孔开口间隔开的接触通孔开口的阵列；以及形成填充所述多个接触通孔开口的多个接触通孔以在所述接触通孔开口的阵列中形成所述接触通孔阵列。
在上述方法中，形成所述焊盘包括：形成内衬所述焊盘开口的衬垫介电层；穿过所述焊盘开口对所述层间介电层和所述衬垫介电层实施第二蚀刻，以形成暴露所述布线层的布线开口；形成内衬所述焊盘开口和内衬所述布线开口的导电层；以及对所述导电层实施第三蚀刻以从所述导电层形成所述焊盘，其中，所述焊盘形成在所述焊盘开口中并且与所述焊盘开口的侧壁横向间隔开。
在上述方法中，实施所述第二蚀刻以进一步形成暴露所述布线层的第二布线开口，其中，所述第二布线开口位于所述焊盘开口的与所述布线开口相对的侧上，并且其中，所述导电层进一步形成为内衬所述第二布线开口。
在上述方法中，进一步包括：在所述蚀刻之前，在所述半导体衬底的所述第二侧上形成钝化层，从而使得对所述钝化层进一步实施所述蚀刻；以及形成填充介电层，所述填充介电层填充所述焊盘上方的所述焊盘开口并且具有与所述钝化层的顶面齐平或位于所述钝化层的所述顶面之下的顶面。
根据本发明的又一实施例，还提供了一种图像传感器，包括：半导体衬底，包括焊盘开口；有源像素传感器(APS)，位于所述半导体衬底的下侧上，与所述焊盘开口横向间隔开，其中，所述有源像素传感器包括布置在所述半导体衬底中的光电探测器，并且进一步包括在所述半导体衬底之下间隔开并且与所述光电探测器邻接的栅电极；互连结构，位于所述半导体衬底和所述有源像素传感器下方，其中，所述互连结构包括层间介电(ILD)层、布线层和多个接触通孔，其中，所述布线层和所述接触通孔位于所述层间介电层中，其中，所述接触通孔位于所述布线层和所述半导体衬底之间，其中，所述接触通孔包括第一接触通孔和伪接触通孔阵列，并且其中，所述第一接触通孔接触所述布线层和所述栅电极；覆盖所述伪接触通孔阵列的焊盘，位于所述焊盘开口中，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层；以及焊盘介电层，填充所述焊盘周围的所述焊盘开口，其中，所述焊盘介电层覆盖所述焊盘并且由所述焊盘部分地覆盖，并且其中，所述焊盘介电层将所述焊盘的侧壁与所述焊盘开口的侧壁横向间隔开。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种焊盘结构，包括：
半导体衬底，包括焊盘开口；
互连结构，位于所述半导体衬底下方，其中，所述互连结构包括层间介电(ILD)层、布线层和接触通孔阵列，其中，所述布线层和所述接触通孔阵列位于所述层间介电层中，并且其中，所述接触通孔阵列直接位于所述焊盘开口下方、位于所述布线层和所述半导体衬底之间；以及
覆盖所述接触通孔阵列的焊盘，位于所述焊盘开口中，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层。
2.根据权利要求1所述的焊盘结构，其中，所述焊盘突出至所述层间介电层内以接触位于所述接触通孔阵列的相对侧上的所述层间介电层，并且以接触位于所述接触通孔阵列的所述相对侧上的所述布线层。
3.根据权利要求1所述的焊盘结构，其中，所述接触通孔阵列包括布置为多行和多列的多个接触通孔，并且其中，所述接触通孔共用共同的覆盖区。
4.根据权利要求3所述的焊盘结构，其中，所述接触通孔是岛型通孔，所述岛型通孔的每个均具有相同的长度和宽度。
5.根据权利要求1所述的焊盘结构，其中，所述接触通孔阵列包括布置为多行和单列或布置为多列和单行的多个接触通孔，并且其中，所述接触通孔为槽型通孔，所述槽型通孔是横向伸长的并且所述槽型通孔的每个均具有比所述焊盘的长度大的长度。
6.根据权利要求1所述的焊盘结构，其中，所述接触通孔阵列包括布置为多行和多列的多个岛型通孔和多个槽型通孔。
7.根据权利要求6所述的焊盘结构，其中，所述接触通孔阵列沿着第一轴在所述岛型通孔和所述槽型通孔之间交替，并且其中，所述槽型通孔沿着正交于所述第一轴的第二轴跨越多行或多列。
8.根据权利要求7所述的焊盘结构，其中，所述接触通孔阵列沿着所述第二轴在所述岛型通孔和所述槽型通孔之间交替。
9.一种用于制造焊盘结构的方法，所述方法包括：
在半导体衬底的第一侧上形成层间介电(ILD)层；
在所述层间介电层中形成接触通孔阵列；
形成覆盖位于所述半导体衬底的所述第一侧上的所述接触通孔阵列和所述层间介电层的互连结构，其中，所述互连结构包括与所述接触通孔阵列邻接并且电连接至所述接触通孔阵列的布线层；
对所述半导体衬底的与所述第一侧相对的第二侧实施蚀刻，以形成覆盖所述接触通孔阵列的焊盘开口；以及
在所述焊盘开口中形成覆盖所述接触通孔阵列的焊盘，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层。
10.一种图像传感器，包括：
半导体衬底，包括焊盘开口；
有源像素传感器(APS)，位于所述半导体衬底的下侧上，与所述焊盘开口横向间隔开，其中，所述有源像素传感器包括布置在所述半导体衬底中的光电探测器，并且进一步包括在所述半导体衬底之下间隔开并且与所述光电探测器邻接的栅电极；
互连结构，位于所述半导体衬底和所述有源像素传感器下方，其中，所述互连结构包括层间介电(ILD)层、布线层和多个接触通孔，其中，所述布线层和所述接触通孔位于所述层间介电层中，其中，所述接触通孔位于所述布线层和所述半导体衬底之间，其中，所述接触通孔包括第一接触通孔和伪接触通孔阵列，并且其中，所述第一接触通孔接触所述布线层和所述栅电极；
覆盖所述伪接触通孔阵列的焊盘，位于所述焊盘开口中，其中，所述焊盘突出至所述层间介电层内以接触所述层间介电层和所述布线层；以及
焊盘介电层，填充所述焊盘周围的所述焊盘开口，其中，所述焊盘介电层覆盖所述焊盘并且由所述焊盘部分地覆盖，并且其中，所述焊盘介电层将所述焊盘的侧壁与所述焊盘开口的侧壁横向间隔开。
CN201710233628.XA 2016-04-13 2017-04-11 用于背照式（bsi）图像传感器的焊盘结构 Active CN107293529B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662321839P 2016-04-13 2016-04-13
US62/321,839 2016-04-13
US15/442,096 2017-02-24
US15/442,096 US10109666B2 (en) 2016-04-13 2017-02-24 Pad structure for backside illuminated (BSI) image sensors

Publications (2)

Publication Number Publication Date
CN107293529A true CN107293529A (zh) 2017-10-24
CN107293529B CN107293529B (zh) 2019-10-08

Family

ID=60038463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710233628.XA Active CN107293529B (zh) 2016-04-13 2017-04-11 用于背照式（bsi）图像传感器的焊盘结构

Country Status (3)

Country Link
US (2) US10109666B2 (zh)
CN (1) CN107293529B (zh)
TW (1) TWI622152B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087929A (zh) * 2018-08-23 2018-12-25 德淮半导体有限公司 背照式图像传感器及其制造方法
CN109841640A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 具有焊盘结构的图像传感器
CN110770896A (zh) * 2019-08-28 2020-02-07 长江存储科技有限责任公司 半导体器件及其制造方法
CN111092090A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN112349736A (zh) * 2019-08-06 2021-02-09 台湾积体电路制造股份有限公司 半导体器件结构及其制造方法
US11164903B2 (en) 2019-05-24 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063323A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Via & plug architectures for integrated circuit interconnects & methods of manufacture
US10283548B1 (en) * 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
CN109935607B (zh) * 2019-04-03 2021-05-07 德淮半导体有限公司 图像传感器及形成图像传感器的方法
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11424204B2 (en) * 2019-08-15 2022-08-23 Mediatek Inc. Semiconductor component and manufacturing method thereof
JP7200066B2 (ja) * 2019-08-22 2023-01-06 ルネサスエレクトロニクス株式会社 半導体装置
US20210104477A1 (en) * 2019-10-04 2021-04-08 Macronix International Co., Ltd. Pad structure
TWI731431B (zh) * 2019-10-04 2021-06-21 旺宏電子股份有限公司 接墊結構
US11437420B2 (en) * 2020-01-03 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with overlap of backside trench isolation structure and vertical transfer gate
US20210318238A1 (en) * 2020-04-08 2021-10-14 Quantum-Si Incorporated Integrated sensor with reduced skew
US11652127B2 (en) * 2020-04-17 2023-05-16 Taiwan Semiconductor Manufacturing Company Limited Image sensor device and methods of forming the same
KR20220008996A (ko) * 2020-07-14 2022-01-24 삼성전자주식회사 이미지 센서
US11469195B2 (en) * 2020-09-24 2022-10-11 Nanya Technology Corporation Semiconductor device with tilted insulating layers and method for fabricating the same
US11869916B2 (en) * 2020-11-13 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for bonding improvement
US20220231067A1 (en) * 2021-01-18 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Stilted pad structure
US20220367554A1 (en) * 2021-05-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density
CN113629087B (zh) * 2021-08-06 2023-12-22 武汉新芯集成电路制造有限公司 Bsi图像传感器装置及制作方法
TWI802973B (zh) * 2021-08-24 2023-05-21 矽品精密工業股份有限公司 基板結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612333A (zh) * 2003-10-29 2005-05-04 台湾积体电路制造股份有限公司 连接垫结构
US20050146042A1 (en) * 1998-10-01 2005-07-07 Yamaha Corporation Method of forming a bonding pad structure
US20100155949A1 (en) * 2008-12-24 2010-06-24 Texas Instruments Incorporated Low cost process flow for fabrication of metal capping layer over copper interconnects
CN102376683A (zh) * 2010-08-13 2012-03-14 台湾积体电路制造股份有限公司 带有金属焊盘的密封圈结构
CN103165477A (zh) * 2011-12-14 2013-06-19 新科金朋有限公司 形成垂直互连结构的方法和半导体器件
CN103367290A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有密集通孔阵列的接合焊盘结构
US20140308772A1 (en) * 2012-05-18 2014-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically Integrated Image Sensor Chips and Methods for Forming the Same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284738B1 (ko) * 1998-09-04 2001-04-02 윤종용 다층금속배선을갖는반도체소자의패드및그제조방법
JP3324581B2 (ja) 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
TW531776B (en) 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad
US7023090B2 (en) * 2003-01-29 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and via structure design
JP4046069B2 (ja) 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
US7741716B1 (en) * 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
KR100801447B1 (ko) 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
KR101349373B1 (ko) * 2007-07-31 2014-01-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7675101B2 (en) 2007-09-07 2010-03-09 Dongbu Hitek Co., Ltd. Image sensor and manufacturing method thereof
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US8344471B2 (en) 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
US8698316B2 (en) 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
US8373243B2 (en) * 2011-01-06 2013-02-12 Omnivision Technologies, Inc. Seal ring support for backside illuminated image sensor
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
TWI569400B (zh) 2012-06-11 2017-02-01 精材科技股份有限公司 晶片封裝體及其形成方法
JP2014154643A (ja) * 2013-02-06 2014-08-25 Olympus Corp 積層型固体撮像装置および撮像装置
US9536810B1 (en) 2015-06-12 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Flat pad structure for integrating complementary metal-oxide-semiconductor (CMOS) image sensor processes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146042A1 (en) * 1998-10-01 2005-07-07 Yamaha Corporation Method of forming a bonding pad structure
CN1612333A (zh) * 2003-10-29 2005-05-04 台湾积体电路制造股份有限公司 连接垫结构
US20100155949A1 (en) * 2008-12-24 2010-06-24 Texas Instruments Incorporated Low cost process flow for fabrication of metal capping layer over copper interconnects
CN102376683A (zh) * 2010-08-13 2012-03-14 台湾积体电路制造股份有限公司 带有金属焊盘的密封圈结构
CN103165477A (zh) * 2011-12-14 2013-06-19 新科金朋有限公司 形成垂直互连结构的方法和半导体器件
CN103367290A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有密集通孔阵列的接合焊盘结构
US20140308772A1 (en) * 2012-05-18 2014-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically Integrated Image Sensor Chips and Methods for Forming the Same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841640A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 具有焊盘结构的图像传感器
US11177309B2 (en) 2017-11-28 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
CN109087929A (zh) * 2018-08-23 2018-12-25 德淮半导体有限公司 背照式图像传感器及其制造方法
CN111092090A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN111092090B (zh) * 2018-10-23 2022-07-22 台湾积体电路制造股份有限公司 集成芯片及其形成方法
US11164903B2 (en) 2019-05-24 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
TWI748475B (zh) * 2019-05-24 2021-12-01 台灣積體電路製造股份有限公司 影像感測裝置、影像感測裝置的製作方法與影像感測器
CN112349736A (zh) * 2019-08-06 2021-02-09 台湾积体电路制造股份有限公司 半导体器件结构及其制造方法
CN110770896A (zh) * 2019-08-28 2020-02-07 长江存储科技有限责任公司 半导体器件及其制造方法
CN110770896B (zh) * 2019-08-28 2021-05-14 长江存储科技有限责任公司 半导体器件及其制造方法
US11430775B2 (en) 2019-08-28 2022-08-30 Yangtze Memory Technologies Co., Ltd. Semiconductor device with exposed input/output pad in recess
US11710730B2 (en) 2019-08-28 2023-07-25 Yangtze Memory Technologies Co., Ltd. Fabricating method of semiconductor device with exposed input/output pad in recess

Also Published As

Publication number Publication date
US20180342551A1 (en) 2018-11-29
US10109666B2 (en) 2018-10-23
TW201737450A (zh) 2017-10-16
TWI622152B (zh) 2018-04-21
CN107293529B (zh) 2019-10-08
US20170301715A1 (en) 2017-10-19
US10734429B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
CN107293529B (zh) 用于背照式（bsi）图像传感器的焊盘结构
KR102467845B1 (ko) 적층형 씨모스 이미지 센서
TWI693873B (zh) 半導體結構及其形成方法
CN106298715B (zh) 混合接合焊盘结构
CN105990383B (zh) 用于降低背照式图像传感器中的串扰的复合栅格结构
CN106611755B (zh) 用于前照式图像传感器的焊盘结构及其形成方法
US20170301709A1 (en) Deep trench isolation fabrication for bsi image sensor
CN106057832B (zh) 用于使光输入更为一致的堆叠栅格
TWI714329B (zh) 半導體結構及其形成方法
US20150171132A1 (en) Image Sensor Devices, Methods of Manufacture Thereof, and Semiconductor Device Manufacturing Methods
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
US9525001B2 (en) Semiconductor device and manufacturing method thereof
CN106057834A (zh) 被堆叠栅格结构深埋的滤色器阵列
TWI749682B (zh) 用於接合墊結構的隔離結構及其製造方法
TWI794728B (zh) 影像感測器結構及其形成方法
US20150263063A1 (en) Integrated circuit process
KR20180026592A (ko) 가드 댐들을 갖는 이미지 센서
CN103811415B (zh) 具有改进的形貌控制的衬底通孔形成
US10978655B2 (en) Semiconductor devices
KR101132852B1 (ko) 픽셀 어레이 및 이를 포함하는 이미지센서
CN109427835A (zh) 图像传感器及其形成方法
CN111627943A (zh) 半导体装置及其形成方法
TW202105699A (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
CN110010628A (zh) 用于均匀晶圆平坦化和接合的锚定结构和方法
TW202404059A (zh) 背面照射影像裝置結構及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant