TWI748475B - 影像感測裝置、影像感測裝置的製作方法與影像感測器 - Google Patents

影像感測裝置、影像感測裝置的製作方法與影像感測器 Download PDF

Info

Publication number
TWI748475B
TWI748475B TW109117231A TW109117231A TWI748475B TW I748475 B TWI748475 B TW I748475B TW 109117231 A TW109117231 A TW 109117231A TW 109117231 A TW109117231 A TW 109117231A TW I748475 B TWI748475 B TW I748475B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
semiconductor layer
metallization
oxide
Prior art date
Application number
TW109117231A
Other languages
English (en)
Other versions
TW202044576A (zh
Inventor
董懷仁
蘇慶忠
廖耕潁
陳柏仁
葉書佑
陳思穎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202044576A publication Critical patent/TW202044576A/zh
Application granted granted Critical
Publication of TWI748475B publication Critical patent/TWI748475B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露說明使用犧牲隔離區域與不具中介氮化物蝕刻停止層的矽氧基堆疊，在影像感測裝置中形成銲墊結構。此影像感測裝置包含半導體層及金屬化層。半導體層包含相對於第二水平表面的第一水平表面。金屬化層形成於半導體層的第二水平表面上，且金屬化層包含介電層。此影像感測裝置亦包含銲墊區域，銲墊區域係由第一水平表面到第二水平表面的橫過半導體層。銲墊區域包括不具有中介氮化層的氧化層及銲墊結構。氧化層形成於金屬化層的介電層上。銲墊結構物理接觸金屬化層的導電結構。

Description

影像感測裝置、影像感測裝置的製作方法與影像感測器
本揭露是關於一種影像感測裝置與影像感測器及其製造方法，且特別是一種具有銲墊結構的影像感測裝置與影像感測器及其製造方法。
半導體影像感測器是用於感測入射可見光輻射或非可見光輻射，例如：可見光、紅外光等。互補式金屬氧化半導體(Complementary Metal-Oxide-Semiconductor；CMOS)影像感測器(CMOS Image Sensors；CIS)及電荷耦合裝置(Charge-Coupled Device；CCD)感測器是被用於各種應用中，例如：數位相機、行動電話、平板、護目鏡等。這些影像感測器利用像素陣列以吸收(例如：感測)入射輻射並將其轉換為電子訊號。例示的影像感測器為背照式(Back Side Illuminated；BSI)影像感測器裝置，且其由基材的後側(back side)偵測輻射。
因此，本揭露之一實施例的一態樣是提供一種影像感測裝置。此影像感測裝置包含半導體層、金屬化層、一或多個輻射感測區域及銲墊區域。半導體層包含相對於第二水平表面的第一水平表面。金屬化層形成於半導體層的第二水平表面上，且金屬化層包含介電層。輻射感測區域係形成於半導體層內。銲墊區域係由第一水平表面到第二水平表面的橫過半導體層。銲墊區域包括不具有多個中介氮化層的氧化層與銲墊結構，其中氧化層形成於金屬化層的介電層上，而銲墊結構係橫過氧化層及金屬化層的介電層，且銲墊結構物理接觸金屬化層的導電結構。
本揭露之一實施例的另一態樣是提供一種影像感測裝置的製作方法。此方法包含：形成隔離區域在具有第一表面的半導體層中，其中隔離區域包含與半導體層的第一表面共面之頂表面和嵌埋在半導體層的底表面。然後，形成裝置層在半導體層的第一表面上，其中裝置層包括氮化層與介電層。氮化層接觸隔離區域的頂表面，且介電層係於氮化層上。接著，形成金屬化層於裝置層上。之後，由半導體層的第二表面形成銲墊結構，其中第二表面相對於第一表面。形成銲墊結構的操作包含：蝕刻半導體層的第二表面，以形成第一開口，其中第一開口暴露出隔離區域的底表面。然後，移除隔離區域及裝置層的氮化層，以暴露出裝置層的介電層。接著，沉積氧化層在暴露的介電層上。之後，形成多個第二開口於氧化層及介電層中，以 從金屬化層暴露導電結構。然後，沉積導電材料於第二開口中，以形成銲墊結構。
本揭露之一實施例的又一態樣是提供一種影像感測器。此影像感測器包含半導體層、裝置層、多層金屬化層、銲墊陣列及氧化結構。半導體層包括多個輻射感測區域的陣列。裝置層設置在半導體層的第一表面上。多層金屬化層係設置在裝置層上。銲墊陣列係位於半導體層的周邊區域，且銲墊陣列是由半導體層的第二表面形成，第二表面是相對於第一表面，其中銲墊陣列包括多個銲墊結構。氧化結構位於每一個銲墊結構之下。氧化結構包括：緩衝氧化層及裝置層的介電層，其中每一個銲墊結構的多個部分橫過氧化層，以電性連接至多層金屬化層中的導電結構。
100:感測裝置
102:像素陣列
104,202A,202B,202C:像素
106:銲墊陣列
108,1300:銲墊結構
200:影像感測器
204:半導體層
204A:像素區域
204B:後表面
204C:銲墊區域
204F:前表面
300,700,1000:光阻層
302,304,800,1002,1100,1304:開口
306:乾式蝕刻劑
400,402,600:隔離區域
500:裝置層
502:半導體裝置
504,510,512:導電結構
506:氮化層
508,508A,508B,508C,508D:金屬化層
514,1302:介電層
516:特殊應用積體電路
518:接合結構
602:鈍化層
900:氧化層
1004:區域
1102:襯墊層
1104:接觸面積
1400:方法
1402,1404,1406,1408,1410,1412,1414:操作
D:深度
T:厚度
θ:側壁角
當結合隨附圖式閱讀時，自以下詳細描述將最佳地理解本揭露之一實施例的態樣。應注意，根據工業中之標準實務，圖式中之各特徵並非按比例繪製。實際上，可出於論述清晰之目的任意增減所說明的特徵之尺寸。
圖1係繪示根據本揭露之一些實施例之例示影像感測裝置的平面示意圖。
圖2係繪示根據本揭露之一些實施例之具有半導體層與輻射感應區域之局部製成的影像感測裝置之剖視示意圖。
圖3及圖4係繪示根據本揭露之一些實施例之局部製成的 影像感測裝置於製作隔離區域期間時之剖視示意圖。
圖5係繪示根據本揭露之一些實施例之具有金屬化層與特殊應用積體電路之局部製成的影像感測裝置之剖視示意圖，其中特殊應用積體電路形成於影像感測裝置上。
圖6係繪示根據本揭露之一些實施例之局部製成的影像感測裝置於形成隔離區域在輻射感應區域之間和沉積鈍化層後的剖視示意圖。
圖7至圖10係繪示根據本揭露之一些實施例之局部製成的影像感測裝置於製作銲墊結構開口期間時之剖視示意圖。
圖11係繪示根據本揭露之一些實施例之局部製成的影像感測裝置中之隔離區域在形成銲墊結構開口後的放大剖視示意圖。
圖12係繪示根據本揭露之一些實施例之局部製成的影像感測裝置於形成銲墊結構開口後之剖視示意圖。
圖13係繪示根據本揭露之一些實施例之局部製成的影像感測裝置於形成銲墊結構後之剖視示意圖。
圖14A與圖14B係繪示根據本揭露之一些實施例之以銲墊結構形成影像感測裝置的例示方法之流程示意圖，其中銲墊結構形成於氧化堆疊中。
以下揭露提供許多不同實施例或例示，以實施發明的不同特徵。以下敘述之成份和排列方式的特定例示是為了簡化本揭露之一實施例。這些當然僅是做為例示，其目 的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接附接的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵無直接附接的實施例。此外，本揭露一實施例可在不同的例示中重複附圖標號或字母。這樣的重複是為了簡化與清楚的目的，而其本身並非意指所述的各種實施例或結構間的關係。
再者，空間相對性用語，例如「下方(beneath)」、「在…之下(below)」、「低於(lower)」、「在…之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的元件或特徵和其他元件或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本文所用的空間相對性描述也可以如此解讀。
本揭露之一實施例中所使用的用語「名詞性(nominal)」係指，在產物或製程的設計階段期間，特性的期望(或目標)數值或者元件或製程操作的參數，以及期望數值之上及/或之下的數值範圍之統稱。數值範圍係由於在製程中的些微差異及/或耐受性。
在一些實施例中，用語「約(about)」和「實質為(substantially)」可意指所給的量之數值是在5%的數值之差異內(例如：±1%、±2%、±3%、±4%、±5%的數值)。
背照式(Back Side Illuminated；BSI)影像感測裝置可包含半導體基材(例如：矽基材)，且半導體基材具有形成於其中的像素或輻射感測區域。如本揭露之一實施例所描述，用語「輻射感測區域」及「像素」可被替換地使用。BSI影像感測裝置可包含排列在半導體基材內的像素陣列。像素陣列覆蓋形成於半導體基材的第一表面上之多層金屬化層(例如：一或多個內連接結構)。半導體基材的第一表面在此被稱為半導體基材的「前側」表面。像素陣列延伸至半導體基材中，且像素陣列係配置以從半導體基材的第二表面接收輻射，其中第二表面係相對於半導體基材的前表面。接收輻射之半導體基材的第二表面(且是相對於半導體基材的前表面)在此係被稱為半導體基材的「後」表面。
在半導體基材中的像素是以隔離結構電性隔離的，例如深溝槽隔離(Deep Trench Isolation；DTI)結構。對準前述隔離結構(且形成於半導體基材的後表面上)的是各自的柵結構，且此些柵結構提供相鄰像素間的光學隔離。相鄰的柵結構共同地形成單元。再者，單元共同地形成配置以容納色彩過濾材料的複合柵結構。基於上述描述，複合柵結構是形成在半導體基材的後表面上。
色彩過濾材料可被設置在相鄰的柵結構間，以形成色彩過濾器。色彩過濾材料可為選擇性的，如此具有期望波長的光線通過色彩過濾材料，而具有其他波長的光線則被色彩過濾材料吸收。舉例來說，接收未過濾之自然光的 綠光過濾材料可允許綠光部分(波長實質界於495nm至570nm間)通過過濾器，但將吸收所有其他的波長。色彩過濾器係對準各別之像素，以提供經過濾的光線到相對應的像素。
透過線連接器，BSI感測裝置的組件(例如：像素、電晶體、電容器、記憶體結構、其他連接至BSI感測裝置的晶片等)可電性耦接外部裝置(例如：外部電路)，其中線連接器連接接觸形成在半導體基材的後表面上之銲墊結構。為了達成前述目的，BSI感測裝置的銲墊結構由半導體基材的後表面物理性地延伸至半導體基材的前表面，且銲墊結構是電性連接BSI感測器的多層金屬化層。因此，BSI感測裝置的多層金屬化層可透過銲墊結構電性耦合至外部裝置或電路，其中多層金屬化層提供至BSI感測裝置的電訊連接。銲墊結構可被設置在BSI感測裝置的周圍，圍繞像素或輻射感測區域。舉例來說，此排列係顯示於圖1中，圖1係顯示由半導體基材的後表面觀視BSI感測裝置100的俯視示意圖。在圖1中，像素104的像素陣列102被一或多個銲墊陣列106(包含銲墊結構108)橫向圍繞。
在半導體基材中形成銲墊結構108需要由後表面蝕刻半導體基材，直到鄰近於半導體基材的前表面之多層金屬化層的導電材料被暴露。藉由以導電材料(例如：銅鋁合金)填充銲墊結構開口，銲墊結構的形成可被達成。
根據本揭露的各種實施例，說明使用犧牲隔離區域及矽氧基(silicon oxide based)層(例如：矽氧基堆疊)， 在影像感測裝置(例如：BSI影像感測裝置)中銲墊結構的形成。矽氧基堆疊不包含中介氮化物蝕刻停止層，且因此在銲墊結構開口的形成期間，簡化蝕刻製程。在一些實施例中，蝕刻製程是依據蝕刻化學物質及蝕刻操作的次數而被簡化。在一些實施例中，矽氧基層包含氧化矽、無摻雜矽酸鹽玻璃(Undoped Silicate Glass；USG)、磷矽酸鹽玻璃(Phosphosilicate Glass；PSG)、硼磷矽酸鹽玻璃(Borophosphosilicate Glass；BPSG)、聚乙基噁唑啉(Polyethyloxazoline；PEOX)、摻氟矽酸鹽玻璃(Fluorine-Doped Silicate Glass；FSG)、低介電常數介電材料或前述之組合。
使用犧牲隔離區域及矽氧基層形成銲墊結構將於圖1至圖13中使用的例示結構討論。
圖2係局部製成之影像感測器200(例如：局部製成之BIS影像感測器)的剖視示意圖，其中局部製成之影像感測器200具有輻射感測區域或形成在半導體層204內之像素202A、202B與202C。在一些實施例中，半導體層204是具有厚度實質約大於6μm(例如：實質約6.15μm、實質約6.30μm、實質約6.50μm及實質約6.70μm)的半導體基材(例如：主體半導體晶圓或在絕緣層上覆半導體之晶圓(Semiconductor on Insulator wafer；SOI)的上層)。作為例示說明且不限於此，半導體層204可包含如矽、鍺、半導體化合物、半導體合金、任何適合的半導體材料及/或前述的組合之半導體材料。再者，半導 體層204可為磊晶材料，且其係被應變的，以提升性能及/或其係以n型摻質或p型摻質或前述之組合所摻雜。在進一步的實施例中，半導體層204具有p型摻雜區域與n型摻雜區域之結合。
輻射感測區域或像素202A、202B與202C是形成於半導體層204的部份(稱之為像素區域204A)中。在一些實施例中，像素區域204A是半導體層204的中心區域。舉例來說，像素區域204A可對應於顯示於圖1中像素陣列102形成在BSI感測裝置100中的區域。
輻射感測區域或像素202A、202B與202C是配置以感測電磁輻射，例如：入射可見光。作為例示說明且不限於此，每個像素202A、202B與202C包含光二極體結構，例如：釘紮層(pinned layer)光二極體、光閘(photogate)、重置電晶體(reset transistor)、源極隨耦器電晶體(source follower transistor)、轉移電晶體(transfer transistor)、任何其他適合的結構及/或前述之組合。再者，像素202A、202B與202C亦可稱之為「輻射偵測裝置」或「光感測器」。為了簡化之目的，三個像素202A、202B與202C係繪示於圖2中，然而，任何數量的像素可被實施於半導體層204中。在一些實施例中，藉由從前表面204F摻雜半導體層204，形成像素202A、202B與202C。作為例示說明且不限於此，摻雜製程可包含以p型摻質(例如：硼)或n型摻質(例如：磷或砷)摻雜半導體層204。在一些實施例中，像素202A、 202B與202C是藉由雜質擴散製程所形成。
在一些實施例中，銲墊結構是形成在位於半導體層204周邊之銲墊區域204C中。作為例示說明且不限於此，銲墊區域204C對應於圖1中銲墊陣列106在BSI感測裝置100內形成的區域。請參閱圖2，根據一些實施例，用於促進銲墊形成的隔離區域被形成於半導體層204的銲墊區域204C中。在一些實施例中，與在銲墊區域204C中的隔離區域併存的，隔離區域可被形成於像素區域204A中，以隔離像素202A、202B與202C。作為例示說明且不限於此，隔離區域可形成於後表面204B的部分。
請參閱圖3，光阻層300係設置在半導體層204的前表面204F上且被圖案化，由於圖案化操作，因此銲墊區域204C中之部分的前表面204F被暴露。接著，使用圖案化之光阻層300作為蝕刻遮罩，蝕刻製程在半導體層204的前表面204F內形成開口302與開口304。作為例示說明且不限於此，蝕刻製程是使用乾式蝕刻劑306，例如：鹵素基氣體。舉例來說，如半導體層204包含矽，乾式蝕刻劑306可包含溴化氫(HBr)氣體。根據一些實施例，隔離區域是形成於開口302與304中。從前表面204F所測量的開口302之深度D定義出隔離區域的厚度。作為例示說明且不限於此，由於蝕刻負載效應，開口304可具有相等或小於深度D的深度。在一些實施例中，開口302的深度D實質界於約100nm與約1000nm之間(例如：實質界於約100nm與200nm之間、實質界於約150nm 與300nm之間、實質界於約250nm與500nm間、實質界於約350nm與700nm之間、實質界於約450nm與900nm之間，及實質界於約600nm與1000nm間)。在形成開口302與開口304後，圖案化的光阻層300可以濕式蝕刻製程移除。
在一些實施例中，藉由設置包含(但不限於)氧化矽、USG、PSG、BPSG、PEOX、FSG、低介電常數介電材料(例如：介電常數實質低於約3.9)或前述之組合的一或多層，隔離區域接著被形成。一或多層的隔離區域可為「毯覆性沉積」(例如：沉積在半導體層204的整個前表面204F)，以填充開口302與304。因此，平面化製程(例如：化學機械研磨(Chemical Mechanical Planarization；CMP)製程)或回蝕製程(例如：乾式蝕刻製程)可移除在開口外的沉積材料。作為例示說明且不限於此，圖4顯示在銲墊區域204C中之隔離區域400及在像素區域204A中之隔離區域402的形成後，局部製成的影像感測器200。根據一些實施例，如圖4所示，隔離區域400與402的頂表面是實質共平面於半導體層204的前表面204F。在一些實施例中，隔離區域400的厚度或高度之範圍實質界於約100nm與1000nm之間(例如：在約100nm與200nm間、在約150nm與300nm間、在約250nm與500nm之間、在約350nm與700nm之間、在約450nm與900nm間，及在約600nm與1000nm之間)。在一些實施例中，隔離區域402的厚 度或高度是實質相等於或少於隔離區域400的厚度或高度。
請參閱圖5，依照半導體層204的前表面204F上之晶片佈局，具有半導體裝置502(例如：場效電晶體)的裝置層500可被形成。裝置層500亦可包含額外的元件或結構，例如：摻雜的區域、虛設區域、磊晶層、電容結構、電阻等。為了簡化，裝置層500的此些額外元件或結構並未在圖5中顯示。裝置層500更包含縱向的導電結構504(例如：金屬接觸)，且此些導電結構504電性連接半導體裝置502與裝置層500的其他元件至上金屬化層508。在一些實施例中，裝置層500更包含氮化層506，且在銲墊結構的形成期間，氮化層506於後續的蝕刻操作中被用作蝕刻停止層(Etch Stop Layer；ESL)。作為例示說明且不限於此，導電結構504可形成線路中段(Middle of the Line；MOL)之佈線網路。
在一些實施例中，上金屬化層508包含一或多個金屬化層，例如金屬化層508A至508D。在一些實施例中，金屬化層508A是第一金屬化層，且金屬化層508D是頂金屬化層。在一些實施例中，金屬化層508形成後段(Back End of the Line；BEOL)之佈線網路。每一金屬化層508(例如：金屬化層508A至508D)可包含橫向導電結構510(例如：導線)和縱向導電結構512(例如：縱向的內連接存取(介層窗))，其中縱向導電結構512延著z軸線相鄰於金屬化層。
在一些實施例中，裝置層500及上金屬化層508更包含介電層514，介電層514電性隔離其中之元件及結構。在一些實施例中，介電層514是層間介電層(Interlayer Dielectric；ILD)或內金屬介電層(Inter-Metal Dielectric；IMD)，且此層間介電層或內金屬介電層包含氧化矽、USG、BPSG、低介電常數介電質(例如：具有低於3.9的介電常數)或介電質堆疊，介電質堆疊例如低介電常數介電質與其他介電質，舉例來說：(1)低介電常數介電質(例如：碳摻雜氧化矽)與摻有氮的碳化矽；(2)低介電常數介電質(例如：碳摻雜氧化矽)與摻有氧的碳化矽；(3)低介電常數介電質(例如：碳摻雜氧化矽)與氮化矽；或(4)低介電常數介電質(例如：碳摻雜氧化矽)與氧化矽。在一些實施例中，裝置層500中的介電層514可不同於金屬化層508中的介電層514。再者，氮化層506可被設置在裝置層500的介電層514及半導體層204的前表面204F之間。在一些實施例中，氮化層506是在半導體裝置502周圍形成，而不形成在半導體裝置502與半導體層204之間。
在進一步的實施例中，裝置層500與上金屬化層508可形成在分開的半導體層上(例如：不同的半導體層204)，且接著附接至半導體層204的前表面204F。
在一些實施例中，特殊應用積體電路(Application Specific Integrated Circuit；ASIC)516可附接至局部製成之影像感測器200的頂金 屬化層508D，以形成三維(three-dimensional；3D)堆疊。作為例示說明且不限於此，接合結構518可用以電性且機械接合ASIC 516至局部製成之影像感測器200的頂金屬化層508D。作為例示說明且不限於此，ASIC 516可添加功能至局部製成之影像感測器200或可控制局部製成之影像感測器200的功能。在一些實施例中，ASIC 516包含金屬化層、半導體裝置、記憶體裝置，或者可為如記憶體晶片、中央處理器(Central Processing Unit；CPU)晶片、其他功能之晶片(例如：射頻(Radio Frequency；RF)晶片)或前述之組合的晶片之堆疊。
在一些實施例中，局部製成之影像感測器200的製作可接續於半導體層204中額外結構的形成，其中此些額外結構係由後表面204B形成。基於此理由，如圖6所示，局部製成之影像感測器200可繞著x軸旋轉180°。在一些實施例中，形成對準隔離區域402的隔離區域600，以進一步隔離半導體層204的像素區域204A中之輻射感測區域或像素202A、202B與202C。作為例示說明且不限於此，隔離區域600可包含一或多個介電材料且形成深溝槽隔離(DTI)結構。作為例示說明且不限於此，藉由蝕刻半導體層204可形成隔離區域600，以在輻射感測區域或像素202A、202B與202C之間形成各自的溝槽。溝槽接著以一或多個介電材料填充。如圖6所示，在一些實施例中，用以在像素區域204A中形成隔離區域600的一或多個介電層在半導體層204的銲墊區域204C上形成一 層。在更進一步的實施例中，如圖6所示，於後表面204B上之隔離區域600的形成之前，半導體層204係被薄化為厚度T。作為例示說明且不限於此，厚度T可實質為2μm至6μm(例如：實質為3μm)的範圍。舉例來說，半導體層204的薄化可藉由平面化製程(例如：CMP製程)、回蝕製程(例如：乾式蝕刻製程)、一些其他的薄化製程(例如：研磨)或前述之組合來進行。半導體層204的薄化有助於隔離區域600的形成，以及後續銲墊結構的形成。舉例來說，相較於較厚的半導體層204(例如：實質相等於或厚於6μm)，薄化之半導體層204(例如：實質為3μm)係較易蝕刻，且較易形成隔離區域600與銲墊結構。
接下來，如圖6所示，鈍化層602可被沉積在隔離區域600上。鈍化層602可為介電層，例如：氧化矽、氧化氮或前述之組合。在一些實施例中，如圖6所示，鈍化層602是生長或沉積於像素區域204A與銲墊區域204C上的保護層或硬遮罩(Hard Mask；HM)層。請參閱圖7，光阻層700可設置在鈍化層602上，且接著在銲墊區域204C被圖案化，以暴露出對準隔離區域400之部分的鈍化層602。在一些實施例中，如圖8所示，乾式蝕刻製程(例如：反應性離子蝕刻(Reactive Ion Etching；RIE)製程)(可使用一或多個蝕刻操作)形成開口800，以暴露出裝置層500的介電層514。
在一些實施例中，乾式蝕刻製程可使用一或多個不同的蝕刻氣體，以蝕刻鈍化層602、隔離區域600的前述 層、半導體層204、隔離區域400及氮化層506。作為例示說明且不限於此，半導體層204的材料(例如：矽)可用Cl2及HBr的混合氣體來蝕刻。在一些實施例中，乾式蝕刻製程終止於隔離區域400。在一些實施例中，於乾式蝕刻製程終止前，乾式蝕刻製程從隔離區域400蝕刻實質界於200Å至300Å的材料。接著，乾式蝕刻製程(例如：使用四氟甲烷(tetrafluoromethane；CF4)氣體)移除隔離區域400且終止於氮化層506。如圖8所示，過度蝕刻操作(例如：使用八氟環丁烷(octafluorocyclobutane；C4F8)氣體)移除氮化層506，以暴露出裝置層500的介電層514。換言之，當裝置層500的介電層514係透過開口800被暴露時，蝕刻製程終止。
如圖9所示，在開口800的形成後，圖案化的光阻層700可以濕式蝕刻製程來除去，且氧化層900可共形地沉積在開口800的暴露表面(例如：包含裝置層500的介電層514)及鈍化層602上。作為例示說明且不限於此，氧化層900是具有厚度實質界於約100nm與700nm間(例如：實質約400nm)的氧化矽介電質(例如：PEOX)。在進一步的實施例中，氧化層900包含材料(例如：USG、PSG、BPSG、FSG、低介電常數介電材料或前述之組合)。在一些實施例中，氧化層900是有助於銲墊結構開口形成之蝕刻製程的緩衝氧化層或緩衝氧化層堆疊。
請參閱圖10，光阻層1000接續在局部製成的影像感測器200上設置(例如：旋轉塗佈)及圖案化，以形成 開口1002，而在開口800中暴露出部分的氧化層900。在一些實施例中，在乾式蝕刻製程期間，圖案化的光阻層1000是作為蝕刻遮罩，以除去暴露之部分的氧化層900及裝置層500的介電層514。在一些實施例中，乾式蝕刻製程是包含CF4氣體的RIE製程。由於氧化層900及裝置層500的介電層514是矽氧基材料(例如：PEOX、USG、PSG、BPSG、氧化矽等)，簡便的蝕刻製程(例如：使用單一蝕刻化學物質的蝕刻製程)可用以暴露出金屬化層508A的最接近之橫向導電結構510。
根據一些實施例，圖11是在前述蝕刻製程後，圖10所示之局部製成的影像感測器200之區域1004的放大圖。於圖11中，於氧化層900與介電層514中所製得之開口1100暴露出部分之橫向導電結構510。圖11是區域1004之更多細節的示意圖，且圖11包含如橫向導電結構510的襯墊層1102之額外層，其中襯墊層1102因簡化而未顯示於圖10中。作為例示說明且不限於此，襯墊層1102可包含氮化鉭(tantalum nitride；TaN)，其功能是作為導電結構510中之導電材料(例如：銅)的擴散阻障層。在更進一步的實施例中，如圖11所示，襯墊層1102的功能是作為乾式蝕刻製程的ESL，且接著第二乾式蝕刻操作(例如：過度蝕刻製程)需「擊穿(punch-through)」襯墊層1102並暴露出橫向的導電結構510。作為例示說明且不限於此，過度蝕刻製程可使用C4F8氣體。在一些實施例中，襯墊層1102的範圍實質約25nm至60nm(例 如：實質界於約25nm與40nm間、實質界於約30nm與50nm之間、實質界於約35nm與60nm間)。在一些實施例中，如圖11所示，過度蝕刻製程可表面地蝕刻導電結構510，以形成淺凹陷(shallow divot)(例如：實質界於約1nm與5nm間)。在一些實施例中，因為此表面蝕刻增加導電結構510的接觸面積1104，且降低銲墊結構的接觸阻抗，故此表面蝕刻是特意的。
作為例示說明且不限於此，開口1100具有實質界於約1.2與2之間(例如：實質約1.2、1.5、1.8及2)的寬高比，且側壁角θ實質界於約75°與85°之間(例如：實質約75°、78°、80°、82°、83°及85°)。
根據一些實施例，相對於氧化物與蝕刻停止氮化層之結合，就蝕刻化學物質及蝕刻操作的所需次數，氧基堆疊(例如：氧化層900及介電層514)的使用簡化了蝕刻製程，並為開口1100提供實質更垂直之側壁。舉例來說，在堆疊(包含氧化物與蝕刻停止氮化層之結合)中之開口的側壁角度可為如45°張開。再者，由於氧基堆疊之同質性，氧基堆疊降低誘發至銲墊結構的機械應力，且減輕有關於失效的應力。舉例來說，由於氮化層與氧化層間不同的熱膨脹係數，熱應力在具有氮化層與氧化層的堆疊中可能增加。熱應力可能接著在銲墊結構中誘導機械應力。
根據一些實施例，圖12係繪示於圖10與圖11所示之開口1100的形成和圖案化光阻層1000的去除後之局部製成的影像感測器200。請參閱圖12和圖13，金 屬層可被沉積且在開口1100中接著被圖案化，以形成銲墊結構1300。舉例來說，金屬層的圖案化可以光微影與蝕刻操作來完成。在一些實施例中，銲墊結構1300包含金屬合金，例如：鋁銅合金(aluminum-copper；AlCu)。然而，此並非作為限制且其他適合的金屬或金屬合金可被使用。在更進一步的實施例中，介電層1302(例如：USG層或其他氧化層)是沉積在銲墊結構1300上。頂表面介電層1302可由於CMP製程而為碟狀，其中CMP製程研磨並移除介電層1302於氧化層900上之沉積量。在一些實施例中，介電層1302係被圖案化，如此形成開口以暴露出部分的銲墊結構1300。作為例示說明且不限於此，線連接器(未顯示於圖13中)可形成於開口1304中。根據一些實施例，線連接器透過銲墊結構1300電性連接金屬化層508至一或多個外部組件。
圖14A及圖14B根據一些實施例描述使用犧牲隔離區域與氧基堆疊，在影像感測裝置中銲墊結構的形成之方法1400。方法1400中所述的氧基堆疊不包含氮化物蝕刻停止層，例如：氮化矽層。其他製造操作可在方法1400的多個操作間進行，且可僅為了清楚而被省略。本揭露的實施例並非用以限制方法1400。方法1400可使用圖2至圖13中例示的結構來說明。
請參閱圖14A，方法1400始於操作1402，且形成隔離區域於半導體層的前表面上。作為例示說明且不限於此，方法1400的隔離區域是相似於圖4所示和圖2 與圖3所描述之半導體層204的前表面204F中所形成的隔離區域400。在一些實施例中，隔離區域400的厚度範圍實質界於約100nm與1000nm之間(例如：實質界於約100nm與200nm間、實質界於約150nm與300nm之間、實質界於約250nm與500nm間、實質界於約350nm和700nm之間、實質界於約450nm與900nm間及實質界於約600nm與1000nm間)，且隔離區域400包含一或多個氧化層，如氧化矽、USG、PSG、BPSG、PEOX、FSG、低介電常數介電材料(例如：摻碳的氧化矽)或前述之組合。
請參閱圖14A，方法1400繼續操作1404，且形成裝置層及一或多金屬化層在半導體層的前表面上。作為例示說明且不限於此，操作1404的裝置層及一或多個金屬化層是相似於圖5所示之裝置層500及金屬化層508A至508D。在一些實施例中，裝置層(例如：相似於裝置層500)可包含氮化層506，且其可在後續之蝕刻操作中作為蝕刻停止層。在一些實施例中，ASIC(例如：相似於圖5所示的ASIC 516)可機械且電性地接合一或多個金屬化層的頂金屬化層(例如：相似於頂金屬化層508D)，以形成圖5所示之3D堆疊。作為例示說明且不限於此，ASIC可添加功能至影像感測裝置，或可控制影像感測裝置的功能，或者兩者均可。因此，ASIC可包含金屬化層、半導體裝置、記憶體裝置或可為如記憶體晶片、CPU晶片、其他功能晶片(例如：RF晶片)或前述之組合的晶片之堆 疊。
請參閱圖14A，方法1400繼續操作1406，且形成開口於半導體層的後表面(例如：相對於半導體層的前表面)中，其中開口對準隔離區域，以暴露出裝置層的介電層。根據一些實施例，例示的操作1406是顯示於圖8中，其中光微影與蝕刻操作是用以形成開口800在半導體層204的後表面204B中，以暴露出裝置層500的介電層514。作為例示說明且不限於此，半導體層204的材料(例如：矽)可以Cl2與HBr的混合氣體來蝕刻。在一些實施例中，乾式蝕刻製程終止於隔離區域400，且於乾式蝕刻製程終止前，其從隔離區域400蝕刻實質界於約200Å至300Å的材料。接著，乾式蝕刻製程(例如：使用CF4氣體)移除隔離區域400，且終止於氮化層506。如圖8所示，過度蝕刻操作(例如：使用C4F8氣體)移除氮化層506，以暴露出裝置層500的介電層514。
請參閱圖14A，方法1400繼續操作1408，且沉積氧化層在開口的暴露表面上。根據一些實施例，例示的操作1408是顯示於圖9中，其中氧化層900是沉積在後表面204B及開口800之暴露表面(包含裝置層500的介電層514之暴露部分)上。在一些實施例中，操作1408的氧化層(相似於圖9之氧化層900)是具有厚度實質界於約100nm至700nm間(例如：實質界於100nm至250nm之間、實質界於150nm至300nm間、實質界於270nm至400nm間、實質界於350nm至500nm間、實 質界於420nm至600nm間、實質界於400nm至680nm間、實質界於450nm至700nm之間)的矽氧基介電質(例如：PEOX、USG、PSG、BPSG、FSG、低介電常數介電材料或前述之組合)。在一些實施例中，操作1408的氧化層是緩衝氧化層或緩衝氧化層堆疊，且其有助於方法1400之操作1410所述銲墊結構開口之蝕刻製程。
請參閱圖14A，方法1400繼續操作1410，其中裝置層的氧化層與介電層係被蝕刻，以形成銲墊結構開口，且銲墊結構開口暴露出一或多層金屬化層的金屬化層之導電結構。作為例示說明且不限於此，銲墊結構開口(例如：根據操作1410)是顯示於圖11與圖12中的開口1100。作為例示說明且不限於此，開口1100是以使用CF4氣體的乾式蝕刻製程所形成。因為裝置層500的氧化層900與介電層514是矽氧基介電材料(例如：PEOX、USG、PSG、BPSG等)，簡便的蝕刻製程(例如：使用單一蝕刻化學物質的蝕刻製程)可用以暴露出金屬化層508A之所選擇的橫向導電結構510。此外，使用CF4氣體的過度蝕刻製程可被用於擊穿襯墊層1102，並暴露出導電結構510。作為例示說明且不限於此，開口1100可具有實質界於約1.2至2的寬高比，且側壁角度θ實質界於約75°至85°(例如：實質約75°、78°、80°、82°、83°及85°)。
根據一些實施例，相對於氧化層與氮化物蝕刻停止層之結合，就蝕刻化學物質及蝕刻操作的所需次數，犧牲隔離區域400及氧基堆疊(例如：氧化層900及介電層514) 的使用簡化蝕刻製程，並為開口1100提供實質垂直的側壁(例如：實質約75°至85°)。再者，由於氧基堆疊之同質性，氧基堆疊降低誘發至銲墊結構的機械應力，且減輕在銲墊結構附近有關於失效之應力。
請參閱圖14B，方法1400繼續操作1412，且形成銲墊結構在開口中。作為例示說明且不限於此，根據方法1400之操作1420的銲墊結構是圖13中所示的銲墊結構1300。銲墊結構1300可藉由沉積與圖案化金屬層來形成。在一些實施例中，銲墊結構包含金屬合金(例如：AlCu)、其他適合的金屬或合金。
方法1400於操作1414終結，其中介電層是沉積在銲墊結構上，且開口是形成於介電層中，以暴露出部份的銲墊結構。在一些實施例中，在操作1414中所描述之例示的開口是圖13中所示的開口1304。作為例示說明且不限於此，線連接器可被形成於開口中，以電性連接影像感測器的金屬化層至外部組件或裝置(例如：其他晶片、電源供應等)。
根據本揭露之各種實施例說明銲墊結構於影像感測裝置(例如：BSI影像感測裝置)之形成，且此形成係使用犧牲隔離區域與不具有中介氮化物蝕刻停止層(例如：氮化矽層)的矽氧基堆疊。在一些實施例中，就蝕刻化學物質及蝕刻操作的次數，矽氧基堆疊(銲墊結構開口係形成於其中)包含介電材料(例如：氧化矽、USG、PSG、BPSG、PEOX、FSG、低介電常數介電材料或前述之組合)，且矽 氧基堆疊簡化蝕刻製程。再者，由於氧基堆疊之同質性，其可減少誘導到銲墊結構的機械應力，並緩和在銲墊結構附近相關於失效的應力。在一些實施例中，所製得的銲墊結構開口具有實質垂直的側壁(例如：實質界於約75°與85°之間)。
在一些實施例中，一種影像感測裝置包含半導體層與金屬化層。半導體層包含相對於第二水平表面的第一水平表面。金屬化層形成於半導體層的第二水平表面上，且金屬化層包含介電層。此影像感測裝置亦可包含一或多個輻射感測區域及銲墊區域。一或多個輻射感測區域形成於半導體層中。銲墊區域由第一水平表面到第二水平表面的橫過半導體層。銲墊區域包括不具有多個中介氮化層的氧化層及銲墊結構，其中氧化層形成於金屬化層的介電層上，而銲墊結構物理接觸金屬化層的導電結構，且銲墊結構橫過氧化層及金屬化層的介電層。
在一些實施例中，氧化層具有實質界於100nm至700nm的厚度，且氧化層包含氧化矽、無摻雜矽酸鹽玻璃(USG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、摻氟矽酸鹽玻璃(FSG)或前述之組合。在一些實施例中，氧化層包含聚乙基噁唑啉(PEOX)，且氧化層具有實質界於100nm至700nm的厚度。在一些實施例中，銲墊區域及輻射感測區域是設置在影像感測裝置之不同的多個區域中。在一些實施例中，輻射感測區域是位於影像感測裝置的中心部分，且銲墊區域是位於影像感測裝 置的周邊。在一些實施例中，影像感測裝置更包含多個隔離區域、裝置層與特殊應用積體電路(ASIC)。隔離區域設置在輻射感測區域之間。裝置層設置在金屬化層和半導體層的第二水平表面之間。特殊應用積體電路電性連接且機械連接至金屬化層，而使金屬化層插在特殊應用積體電路及裝置層之間。
在一些實施例中，一種方法包含：形成隔離區域在半導體層之第一表面中，且形成裝置層在半導體層之第一表面上。其中，裝置層包含氮化層與氮化層上之介電層，其中氮化層接觸隔離區域。此方法更包含形成金屬化層於裝置層上，且從半導體層之第二表面形成銲墊結構，其中第二表面相對於第一表面。形成銲墊結構之操作包含：(1)蝕刻半導體層之第二表面，以形成暴露出隔離區域之開口；(2)移除隔離區域與裝置層之氮化層，以暴露出裝置層之介電層；(3)沉積氧化層於暴露之介電層；(4)形成開口於氧化層與介電層中，以從金屬化層暴露出導電結構；以及(5)沉積導電結構於開口中，以形成銲墊結構。
在一些實施例中，移除隔離區域及裝置層的氮化層之操作包括：使用四氟甲烷(CF4)氣體蝕刻隔離區域；以及使用八氟環丁烷(C4F8)氣體蝕刻氮化層。在一些實施例中，形成第二開口於氧化層及介電層中的操作包含形成第二開口，其中第二開口具有實質界於1.2至2的寬高比，與實質界於75°至85°的側壁角。在一些實施例中，形成隔離區域之操作包含蝕刻半導體層的第一表面，以形成 溝槽，其中溝槽具有實質在100nm至1000nm之深度。在一些實施例中，蝕刻半導體層的第二表面，以形成第一開口，第一開口暴露出隔離區域的底表面之操作包含：蝕刻隔離區域的底表面之部分是實質界於200Å至300Å。在一些實施例中，沉積氧化層的操作包含：沉積厚度實質界於100nm至700nm的聚乙基噁唑啉。在一些實施例中，沉積氧化層的操作包含：沉積氧化矽、無摻雜矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、摻氟矽酸鹽玻璃或前述之組合。在一些實施例中，此方法更包含：形成多個輻射感測區域在半導體層中；以及形成隔離區域在相鄰的輻射感測區域之間。在一些實施例中，形成裝置層的操作包含：形成一或多個半導體裝置；沉積氮化層於半導體層的第一表面上，其中氮化層圍繞半導體裝置；沉積介電層；以及形成多個垂直導電結構在介電層中，以電性連接半導體裝置至金屬化層。
在一些實施例中，一種影像感測器包含半導體層、裝置層、多層金屬化層及銲墊陣列。半導體層包括多個輻射感測區域的陣列。裝置層設置在半導體層的第一表面上。多層金屬化層設置在裝置層上。銲墊陣列位於半導體層的周邊區域，且銲墊陣列形成於半導體層的第二表面中，其中第二表面是相對於第一表面。銲墊陣列包括多個銲墊結構。再者，影像感測器包含氧化結構，氧化結構位於每一個銲墊結構之下。氧化結構包括緩衝氧化層及裝置層的介電層，其中每一個銲墊結構的多個部分橫過氧化層，以電 性連接至多層金屬化層中的導電結構。
在一些實施例中，緩衝氧化層包含聚乙基噁唑啉、無摻雜矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、摻氟矽酸鹽玻璃或前述之組合。在一些實施例中，氧化結構不包含氮化層。在一些實施例中，裝置層的介電層包含矽氧基材料。在一些實施例中，緩衝氧化層具有實質界於100nm至700nm的厚度。
應理解，細節說明的部份(而非本揭露之摘要)是用於解釋申請專利範圍。本揭露摘要的部份可列舉思及的例示實施例之一或多者(但並未列舉思及的所有例示實施例)，因此，本揭露摘要的部份並非用於限制後述的申請專利範圍。
前述內容概述若干實施例之特徵以使得熟習此項技術者可較佳地理解本揭露之一實施例的內容態樣。熟習此項技術者應理解，其可容易地使用本揭露之一實施例的內容做為設計或修改其他製程及結構之基礎用於進行本文中所介紹之實施例之相同的目的及/或達成相同的優點。熟習此項技術者應同時意識到，此等等效建構不偏離本揭露之一實施例的內容之精神及範疇，且其可在本文中進行各種變化、替代及修飾而不偏離本揭露之一實施例的內容之精神及範疇。
200:影像感測器
202A,202B,202C:像素
204:半導體層
204A:像素區域
204B:後表面
204C:銲墊區域
204F:前表面
402,600:隔離區域
500:裝置層
506:氮化層
508:金屬化層
510,512:導電結構
514,1302:介電層
516:特殊應用積體電路
518:接合結構
602:鈍化層
900:氧化層
1300:銲墊結構
1304:開口

Claims (10)

  1. 一種影像感測裝置，包含：一半導體層，包含一或多個輻射感測區域；一金屬化層，形成於該半導體層的一水平表面上，且該金屬化層包含一介電層；一氮化層，形成於該金屬化層和於該或該些輻射感測區域之該半導體層的該水平表面之間；以及一銲墊區域，橫過該半導體層，其中該銲墊區域包括：一氧化層，其中該氧化層的一底表面物理接觸該介電層的一頂表面，且在該氧化層和該介電層之間，該氧化層的該底表面不和該氮化層物理接觸；以及一銲墊結構，橫過該氧化層及該金屬化層的該介電層，且該銲墊結構物理接觸該金屬化層的一導電結構，其中該銲墊結構是位於該半導體層的一開口且被該氧化層圍繞。
  2. 如請求項1所述之影像感測裝置，其中該銲墊區域及該或該些輻射感測區域是設置在該影像感測裝置之不同的複數個區域中。
  3. 如請求項1所述之影像感測裝置，該或該些輻射感測區域是位於該影像感測裝置的一中心部分，且該銲墊區域是位於該影像感測裝置的一周邊。
  4. 如請求項1所述之影像感測裝置，更包含：複數個隔離區域，設置在該或該些輻射感測區域之間；一裝置層，設置在該金屬化層和該半導體層的該水平表面之間；以及一特殊應用積體電路(Application Specific Integrated Circuit；ASIC)，電性連接且機械連接至該金屬化層，而使該金屬化層插在該特殊應用積體電路及該裝置層之間。
  5. 一種影像感測裝置的製作方法，包含：形成一隔離區域在具有一第一表面的一半導體層中，其中該隔離區域包含與該半導體層的該第一表面共面之一頂表面和嵌埋在該半導體層的一底表面；形成一裝置層在該半導體層的該第一表面上，其中該裝置層包括：一氮化層，接觸該隔離區域的該頂表面；以及一介電層，於該氮化層上；形成一金屬化層於該裝置層上；以及由該半導體層的一第二表面形成一銲墊結構，其中該第二表面相對於該第一表面，該形成該銲墊結構的操作包含：蝕刻該半導體層的該第二表面，以形成一第一開口，該第一開口暴露出該隔離區域的該底表面；移除該隔離區域及該裝置層的該氮化層，以暴露出該 裝置層的該介電層；沉積一氧化層在暴露的該介電層上；形成複數個第二開口於該氧化層及該介電層中，以從該金屬化層暴露一導電結構；以及沉積一導電材料於該些第二開口中，以形成該銲墊結構。
  6. 如請求項5所述之製作方法，更包含：形成複數個輻射感測區域在該半導體層中；以及形成一隔離區域在相鄰的該些輻射感測區域之間。
  7. 如請求項5所述之製作方法，其中該形成該裝置層的操作包含：形成一或複數個半導體裝置；沉積該氮化層於該半導體層的該第一表面上，其中該氮化層圍繞該或該些半導體裝置；沉積該介電層；以及形成複數個垂直導電結構在該介電層中，以電性連接該或該些半導體裝置至該金屬化層。
  8. 一種影像感測器，包含：一半導體層，包括複數個輻射感測區域的一陣列；一裝置層，設置在該半導體層的一底表面上且包括一介電層； 一多層金屬化層，設置在該裝置層之下；一銲墊陣列，位於該半導體層的一周邊區域，且該銲墊陣列形成在該半導體層的一頂表面上，該頂表面是相對於該底表面，其中該銲墊陣列包括複數個銲墊結構；以及一氧化結構，位於每一該些銲墊結構之下且包括一緩衝氧化層，其中：該緩衝氧化層的一底表面和該介電層的一頂表面物理接觸；每一該些銲墊結構的複數個部分橫過該緩衝氧化層，以電性連接至該多層金屬化層中的一導電結構；每一該些銲墊結構是位於該半導體層的一開口且被該緩衝氧化層圍繞；以及在該緩衝氧化層和該介電層之間，該緩衝氧化層不和一氮化層物理接觸。
  9. 如請求項8所述之影像感測器，其中該氧化結構不包含氮化層。
  10. 如請求項8所述之影像感測器，其中該裝置層的該介電層包含矽氧基材料。
TW109117231A 2019-05-24 2020-05-22 影像感測裝置、影像感測裝置的製作方法與影像感測器 TWI748475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/422,271 2019-05-24
US16/422,271 US11164903B2 (en) 2019-05-24 2019-05-24 Image sensor with pad structure

Publications (2)

Publication Number Publication Date
TW202044576A TW202044576A (zh) 2020-12-01
TWI748475B true TWI748475B (zh) 2021-12-01

Family

ID=73052909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117231A TWI748475B (zh) 2019-05-24 2020-05-22 影像感測裝置、影像感測裝置的製作方法與影像感測器

Country Status (5)

Country Link
US (1) US11164903B2 (zh)
KR (1) KR102389060B1 (zh)
CN (1) CN111987115B (zh)
DE (1) DE102019114944A1 (zh)
TW (1) TWI748475B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991667B2 (en) 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11217547B2 (en) 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
US11502123B2 (en) 2020-04-17 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Methods for forming image sensor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201201368A (en) * 2010-03-25 2012-01-01 Sony Corp Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic machine
TW201423970A (zh) * 2012-12-04 2014-06-16 Taiwan Semiconductor Mfg 元件與其形成方法
TW201523855A (zh) * 2013-11-06 2015-06-16 Sony Corp 固體攝像裝置及其製造方法、及電子機器
US20150214267A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Image Sensors, and Methods of Manufacture Thereof
CN107293529A (zh) * 2016-04-13 2017-10-24 台湾积体电路制造股份有限公司 用于背照式（bsi）图像传感器的焊盘结构
TW201911550A (zh) * 2017-08-16 2019-03-16 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145526A2 (en) 2008-05-29 2009-12-03 Dongwoo Fine-Chem. Co., Ltd. Protective film composition for wafer dicing
JP2010212735A (ja) 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
US8405182B2 (en) 2011-05-02 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with improved stress immunity
US8796805B2 (en) 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US9859323B1 (en) * 2016-06-13 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201201368A (en) * 2010-03-25 2012-01-01 Sony Corp Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic machine
TW201423970A (zh) * 2012-12-04 2014-06-16 Taiwan Semiconductor Mfg 元件與其形成方法
TW201523855A (zh) * 2013-11-06 2015-06-16 Sony Corp 固體攝像裝置及其製造方法、及電子機器
US20150214267A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Image Sensors, and Methods of Manufacture Thereof
CN107293529A (zh) * 2016-04-13 2017-10-24 台湾积体电路制造股份有限公司 用于背照式（bsi）图像传感器的焊盘结构
TW201911550A (zh) * 2017-08-16 2019-03-16 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置

Also Published As

Publication number Publication date
DE102019114944A1 (de) 2020-11-26
CN111987115B (zh) 2024-04-05
US20200373344A1 (en) 2020-11-26
KR102389060B1 (ko) 2022-04-22
TW202044576A (zh) 2020-12-01
KR20200135707A (ko) 2020-12-03
US11164903B2 (en) 2021-11-02
CN111987115A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
US8772072B2 (en) Backside illuminated image sensor
TWI748475B (zh) 影像感測裝置、影像感測裝置的製作方法與影像感測器
JP4912315B2 (ja) イメージ・センサ及びイメージ・センサ・アレイを製造する方法
TWI714329B (zh) 半導體結構及其形成方法
TWI473256B (zh) 抗分層及抗裂化之影像感測器結構及方法
TWI688085B (zh) 半導體影像感測裝置及其形成方法
US20230253433A1 (en) Image sensor device and methods of forming the same
TWI742790B (zh) 製造影像感測裝置的方法
KR20090058761A (ko) 후면 조사 이미지 센서 및 그 제조방법
TWI781600B (zh) 影像感測器裝置與其形成方法
US20230402481A1 (en) Semiconductor structure and method for forming same
CN112103302A (zh) 封装结构及其封装方法