CN107293325B - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN107293325B
CN107293325B CN201610879356.6A CN201610879356A CN107293325B CN 107293325 B CN107293325 B CN 107293325B CN 201610879356 A CN201610879356 A CN 201610879356A CN 107293325 B CN107293325 B CN 107293325B
Authority
CN
China
Prior art keywords
page
program operation
pages
memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610879356.6A
Other languages
English (en)
Other versions
CN107293325A (zh
Inventor
李熙烈
朴志晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Priority to CN202011517551.7A priority Critical patent/CN112509627B/zh
Publication of CN107293325A publication Critical patent/CN107293325A/zh
Application granted granted Critical
Publication of CN107293325B publication Critical patent/CN107293325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种存储装置及其操作方法。一种存储装置可以包括存储器块、外围电路和控制逻辑。存储器块可以包括沿垂直方向被布置在基板上的多个页面。外围电路可以对所选择的页面执行编程操作。控制逻辑可以控制外围电路以执行对一些所述页面依次进行编程直至第一页面的第一局部编程操作。控制逻辑可以执行对其它未编程页面进行擦除的第一局部擦除操作。控制逻辑可以执行对已执行第一局部擦除操作的页面进行局部编程的第二局部编程操作。

Description

存储装置及其操作方法
技术领域
本公开的一方面总体上涉及一种存储装置及其操作方法，且更具体地，涉及一种三维存储装置的编程方法。
背景技术
存储装置可以具有能够存储数据的存储器单元。存储器单元可以被分组成多个存储器块。存储装置可以具有用于执行诸如对所选择的存储器块进行编程操作的各种操作的外围电路，并且也可以具有用于控制外围电路的控制逻辑。
存储装置可以根据如何布置存储器块中所包括的存储器单元而被分类成两种类别：二维存储装置和三维存储装置。例如，在二维存储装置中，可以相对于基板水平地布置存储器单元，而在三维存储装置中，可以相对于基板垂直地布置存储器单元。
在三维存储装置中，存储器单元可以沿着垂直方向被层叠在基板上，以提高集成密度。非易失性存储装置即使在不存在电源的情况下也可以保持其数据。因此，非易失性存储装置被广泛地用作用于便携式电子装置的数据存储装置。
发明内容
实施方式提供了一种能够提高存储装置的编程操作的可靠性的存储装置及其操作方法。
根据本公开的一方面，提供了一种存储装置，该存储装置包括存储器块、外围电路和控制逻辑。存储器块可以包括沿垂直方向被布置在基板上的多个页面(page)。外围电路可以对页面当中的所选择的页面执行编程操作。控制逻辑可以控制外围电路以执行对一些所述页面依次进行编程直至第一页面的第一局部编程操作。该控制逻辑可以执行对其它未编程页面进行擦除的第一局部擦除操作。该控制逻辑可以执行对已执行第一局部擦除操作的页面进行局部编程的第二局部编程操作。
根据本公开的一方面，提供了一种操作存储装置的方法。该方法可以包括以下步骤：对选择的页面执行第A局部编程操作直至设置页面。该方法可以包括以下步骤：如果完成所述第A局部编程操作直至所述设置页面。该方法可以包括以下步骤：对其它未编程页面执行第B局部擦除操作。该方法可以包括：对已执行所述第B局部擦除操作的所述页面执行第(A+1)局部编程操作。
根据本公开的一方面，提供了一种操作存储装置的方法。该方法可以包括以下步骤：对被垂直地布置在基板上的第一串和第二串的存储器单元进行编程。所述第一串和所述第二串可以通过它们的下部彼此联接。位于所述第一串的最上端处的第一存储器单元可以被编程，且然后位于所述第二串的最上端处的第二存储器单元可以被编程。该方法可以包括以下步骤：对位于所述第一存储器单元的下部位置处的第三存储器单元进行编程，且然后对位于所述第二存储器单元的下部位置处的第四存储器单元进行编程。该方法可以包括以下步骤：对所述第一串的第N存储器单元进行编程，对所述第二串的第(N+1)存储器单元进行编程，且然后对位于所述第N存储器单元和所述第(N+1)存储器单元的下部位置处的存储器单元进行擦除。该方法可以包括以下步骤：对所擦除的存储器单元进行编程。
根据本公开的一方面，提供了一种操作存储装置的方法。该方法可以包括以下步骤：对被垂直地布置在基板上的第一串和第二串的存储器单元进行编程。所述第一串和所述第二串可以通过它们的下部彼此联接。可以按照从位于所述第一串的最上端处的第一存储器单元到位于下部位置处的存储器单元的顺序执行第一局部编程操作。该方法可以包括以下步骤：如果执行了所述第一局部编程操作直至所述第一串的设置存储器单元，则对在被包括在所述第一串中的所述存储器单元当中的其它未编程存储器单元执行局部擦除操作。该方法可以包括以下步骤：对已执行所述局部擦除操作的所述存储器单元执行第二局部编程操作；以及对被包括在所述第二串中的所述存储器单元执行第三局部编程操作。
附图说明
图1是例示根据本公开的实施方式的存储系统的示例的示图。
图2是例示图1中的存储装置的示例的示图。
图3是例示按照三维结构实现的存储器块的示例的立体图。
图4是例示根据本公开的实施方式的编程操作的示例的流程图。
图5是具体例示根据本公开的实施方式的编程操作的示图。
图6是例示根据本公开的实施方式的编程操作的流程图。
图7是具体例示根据本公开的实施方式的编程操作的示图。
图8是例示具有三维结构的存储器块的示例的立体图。
图9是例示根据本公开的实施方式的编程操作的示例的示图。
图10是例示根据本公开的实施方式的编程操作的示例的示图。
图11是例示根据本公开的实施方式的包括存储装置的存储系统的示例的示图。
图12是例示根据本公开的实施方式的包括存储装置的计算系统的示例的示图。
具体实施方式
现在将参照附图在下文中更充分地描述示例性实施方式；然而，所述示例性实施方式可以按照不同的形式来具体实现，并且不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使得本公开将是彻底且完整的，并且将示例性实施方式的范围完全传达给本领域技术人员。
在附图中，为了例示清楚起见，可以放大尺寸。将理解的是，当一个元件被称为“在”两个元件“之间”时，所述一个元件可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。遍及全文，相同的参考标号指代相同的元件。
在下面的详细描述中，简单地通过例示的方式，仅本公开的特定示例性实施方式已被例示并描述。本领域技术人员将意识到的是，在不脱离本公开的精神或范围的所有情况下，可以按照各种不同的方式来修改所描述的实施方式。因此，附图和说明书本质上应被视为例示性的而不是限制性的。
在整个说明书中，当一个元件被称为“连接”或者“联接”至另一元件时，所述一个元件可以直接连接或联接至所述另一元件，或者可以利用它们之间插入的一个或更多个中间元件而被间接连接或联接至所述另一元件。另外，当元件被称为“包括”组件时，除非存在不同的公开，否则其指示该元件还可以包括另一组件，而不是排除另一组件。
图1是例示根据本公开的实施方式的存储系统的示例的示图。
参照图1，存储系统1000可以包括存储装置1100和用于控制存储装置1100的主机1200。这里，主机1200可以是存储装置1100的用户。存储装置1100可以包括用于在其中存储数据的存储装置1110和用于控制存储装置1110的存储控制器1120。
主机1200可以通过使用诸如外围组件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议而与存储装置1100进行通信。另外，主机1200与存储装置1100之间的接口协议不限于上述示例，且可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小硬盘接口(ESDI)和集成驱动电子(IDE)的其它接口协议中的一种。
存储控制器1120可以控制存储装置1100的操作，并且可以控制主机1200与存储装置1110之间的数据交换。例如，响应于主机1200的请求，存储控制器1120可以控制存储装置1110来执行编程、读取或擦除操作。
存储装置1110可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、rambus动态随机存取存储器(RDRAM)以及闪速存储器。在实施方式中，将作为示例描述包括闪速存储器的存储装置1110。
图2是例示图1中的存储装置的示例的示图。
参照图2，存储装置1110可以包括用于存储数据的存储器单元阵列100。存储装置1110可以包括执行下列操作的外围电路200：执行用于在存储器单元阵列100中存储数据的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储装置1110可以包括用于在存储控制器(图1中的1120)的控制下控制外围电路200的控制逻辑300。
存储器单元阵列100可以被分成多个存储器块MB1至MBk(k为正整数)。字线WL和位线BL1至BLI(I为正整数)可以被联接至存储器块MB1至MBk。字线WL可以被联接至各自的存储器块，以及位线BL1至BLI可以被共同联接至存储器块MB1至MBk。存储器块MB1至MBk可以按照两维或三维结构来实现。当存储器块MB1至MBk按照三维结构来实现时，除了字线WL之外，源极选择线、漏极选择线和源极线可以被联接至存储器块MB1至MBk当中的各个存储器块。管线可以被附加地联接至存储器块MB1至MBk当中的各个存储器块。
外围电路200可以编程存储器单元，并且可以在控制逻辑300的控制下擦除来自存储器单元的数据。在编程操作中，外围电路200可以依次对所选择的页面的存储器单元进行编程。在实施方式中，如果预先设置的页面被选择，则外围电路200可以执行局部擦除操作。例如，如果设置页面被选择，则外围电路200可以对所有或一些未编程页面执行局部擦除操作，且然后对已执行局部擦除操作的页面执行编程操作。为此，外围电路200可以包括电压产生电路210、行解码器220、页面缓冲器单元230、列解码器240、输入/输出电路250以及电流感测电路260。
各个电路可以按照如下进行操作。
响应于操作信号OP_CMD，电压产生电路210可以产生各种操作电压Vop，所述各种操作电压Vop将被用于编程、读取或擦除操作中。例如，电压产生电路210可以产生编程电压、读取电压、通过电压、接通电压等。
响应于行地址RADD，行解码器220可以向被联接至所选择的存储器块的字线WL施加操作电压Vop。尽管图2中没有例示，但响应于行地址RADD，行解码器220可以向源极选择线、漏极选择线、源极线或管线施加操作电压Vop。
页面缓冲器单元230可以包括分别被联接至位线BL1至BLI的多个页面缓冲器PB1至PBI。响应于页面缓冲控制信号PBSIGNALS，页面缓冲器PB1至PBI可以进行操作。例如，页面缓冲器PB1至PBI可以临时地存储通过位线BL1至BLI接收的数据，或者可以在读取或验证操作中感测位线BL1至BLI的电压或电流。该验证操作可以包括在编程和擦除操作中执行的验证操作。
响应于列地址CADD，列解码器240可以在输入/输出电路250与页面缓冲器单元230之间发送数据。例如，列解码器240可以通过数据线DL向/从页面缓冲器PB发送/接收数据，或者可以通过列线CL向/从输入/输出电路250发送/接收数据。
输入/输出电路250可以向控制逻辑300发送从存储控制器(图1中的1120)发送的命令CMD和地址ADD，或者可以向/从列解码器240发送/接收数据DATA。
在读取或验证操作中，响应于允许位VRY_BIT<#>，电流感测电路260可以产生参考电流，并且可以将参考电流与从页面缓冲器单元230接收的感测电压VPB进行比较，从而输出“通过”信号PASS或“未通过”信号FAIL。
响应于命令CMD和地址ADD，控制逻辑300可以通过输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS和许可位VRY_BIT<#>来控制外围电路200。而且，响应于通过信号PASS或未通过信号FAIL，控制逻辑300可以确定特定存储器单元是否已通过或未通过验证处理。在编程操作中，控制逻辑300可以根据地址ADD选择一个或更多个页面，并控制外围电路200以对所选择的页面执行编程操作。在实施方式中，特定页面可以被设置以用于局部擦除操作。如果预先设置的页面当中的任何一个页面被选择，则可以在擦除状态下对所有或一些页面执行局部擦除操作，且然后可以执行编程操作。在这种情况下，可以将所选择的页面的地址与设置页面的地址进行比较，以确定是否在执行编程操作之前执行局部擦除操作。
图3是例示按照三维结构来实现的存储器块的示例的立体图。
参照图3，按照三维结构来实现存储器块。例如，具有I形单元串的存储器块可以沿着Z方向被形成在基板上方，并且可以包括在位线BL与源极线SL之间布置的单元串ST。I形结构的示例可以包括“位成本可扩展(BiCS)”结构。例如，如果源极线SL被水平地形成在基板上方，则串ST(例如，具有BiCS结构的串ST)可以沿垂直方向(例如，Z方向)被形成在源极线SL上方。更具体地，串ST可以包括被布置在第一方向(例如，Y方向)上并且彼此间隔开的源极选择线SSL、字线WL和漏极选择线DSL。源极选择线SSL、字线WL和漏极选择线DSL的数量不限于图3中所示的数量，并且可以根据存储装置而改变。串ST可以包括垂直地贯穿源极选择线SSL、字线WL和漏极选择线DSL的垂直信道层CH以及接触从漏极选择线DSL向上突出的垂直信道层CH的顶部的位线BL。位线BL可以被布置在垂直于第一方向(例如，Y方向)的第二方向(例如，X方向)上。存储器单元可以被形成在字线WL与垂直信道层CH之间。接触插塞CT还可以被形成在位线BL与垂直信道层CH之间。被联接至同一字线的存储器单元可以被称为页面。可以基于页面执行编程操作，并且可以在一个或更多个页面中执行局部擦除操作。
如下将描述图3中描述的三维存储装置的编程操作。
图4是例示根据本公开的实施方式的编程操作的示例的流程图。
参照图4，可以使用编程电压逐渐增大的增量步进脉冲编程(ISPP)方法来执行编程操作。如果开始编程操作，则可以根据行地址执行所选择的页面的编程操作(S41)。可以通过向被联接至所选择的页面的所选择的字线施加编程电压来执行对所选择的页面的编程操作。
在预定时间内向所选择的字线施加编程电压后，执行对所选择的页面的验证操作(S42)。可以通过向所选择的字线施加验证电压来执行对所选择的页面的验证操作。向所选择的字线施加编程电压的步骤S41和向所选择的字线施加验证电压的步骤S42可以构成编程循环。在使用ISPP方法的编程操作中，随着编程循环的数量增加，编程电压也逐渐增加。如果所选择的页面的任一存储器单元还未通过验证处理，则编程电压增加(S43)，并且重复步骤“S41”至“S43”。
如果所选择的页面已通过验证处理，则确定所选择的页面是否是设置页面(S44)。所述设置页面可以是容易受到干扰的页面中的一种。例如，设置页面可以被设置成容易受到干扰的页面当中的编程干扰开始增大的页面。可以基于它们的地址确定所选择的页面和设置页面。
设置页面的地址可以在存储装置的测试编程操作期间被设置，并且所选择的页面的地址可以被存储在存储装置的存储单元中。例如，在测试编程操作中，多个页面当中的编程干扰开始增大的页面的地址可以被存储为设置页面的地址。
如果在将所选择的页面的地址与设置页面的地址进行比较的步骤(S44)中，所选择的页面的地址与设置页面的地址不同，则选择下一页面以用于编程操作。因此，下一页面变成所选择的页面，并且可以通过重复上述步骤S41至S45来依次对所选择的页面执行编程操作。
如果所选择的页面的地址与设置页面的地址相同(S44)，则可以执行干扰补偿操作(S50)。
可以对未编程页面执行干扰补偿操作(S50)。例如，干扰补偿操作S50可以包括在擦除状态下对所有或一些页面的局部擦除操作(S46)以及对局部擦除页面的编程操作(S47)。
可以选择性地对未编程页面执行局部擦除操作(S46)。通过在执行编程操作之前对未编程页面执行擦除操作，可以初始化未编程页面的存储器单元的阈值电压的分布。即，当执行编程操作时，向被联接至未被选择的存储器单元的字线施加通过电压。在这种情况下，如果未被选择的存储器单元持续受到通过电压的影响，则可以改变未被选择的存储器单元的阈值电压。例如，如果发生编程干扰，则可能会无意地增大未编程存储器单元(擦除状态下的存储器单元)的阈值电压。在编程操作中，当对所选择的页面中的多个存储器单元执行编程操作时，以及当设定所选择的页面中的一些存储器单元保持处于擦除状态时，如果这样的存储器单元受到编程干扰的影响，则它们的阈值电压可能会被增大，且因此在读取操作中可能会发生错误。具体地，由于三维存储装置的特性，所以随着其越靠近串的下部，信道区域变得越窄。因此，与位于串的上部处的那些存储器单元相比，位于串的下部处的存储器单元还可能会受到编程干扰的影响。
在实施方式中，字线WL的编号可以从串的下部开始，并且字线编号可以朝向页面的顶部增大。另外，可以按照递减的顺序执行编程操作。在这种场景下，字线编号的数字越低，则干扰越大。在实施方式中，可以对被联接至低编号的字线的存储器单元执行局部擦除操作，使得可以防止在容易受到干扰的这样的存储器单元处发生错误。可以使用擦除电压被逐渐增大的增量步进脉冲擦除(ISPE)方法来执行局部擦除操作，或者可以使用仅使用擦除电压而不执行擦除验证操作的方法来执行局部擦除操作。
如果在擦除状态下完成所有或一些页面的局部擦除操作(S50)，则执行对局部擦除后的页面的编程操作(S47)。
在实施方式中，如果完成编程操作直至设置页面，则可以对其它页面执行局部擦除操作。然而，要执行局部擦除操作的页面可以被设置为设置页面。在这种情况下，如果调度要对设置页面执行的编程操作，则可以执行局部擦除操作。如上所述，设置页面可以根据存储装置的特性来确定。
以下，将描述编程方法。根据编程方法，在执行编程操作直至设置页面之后，执行局部擦除操作。
图5是具体例示根据本公开的实施方式的编程操作的示图。这里，将讨论图3中例示的I形串的编程操作。
参照图5，假设邻近源极选择线SSL的字线为第一字线WL1，且邻近漏极选择线DSL的字线为第n字线WLn(n为正整数)。可以按照从被联接至第n字线WLn的第n页面到被联接至第一字线WL1的第一页面的顺序依次执行编程操作。这里，第n字线WLn可以是在图3的字线当中的位于最上端处的字线，并且第一字线WL1可以是在图3的字线当中的位于最下端处的字线。
在存储装置的测试编程操作中，当确定出在分别被联接至第一字线WL1至第(i-1)字线WLi-1(i为正整数，且i<n)的第一页面至第(i-n)页面中经常发生编程干扰时，被联接至与第(i-1)字线WLi-1的上部相邻的第i字线WLi的第i页面可以是设置页面Pset。因此，可以按照从被联接至第n字线WLn的第n页面到被联接至第i字线WLi的第i页面的顺序依次执行编程操作。设定对第n页面至第i页面执行的编程操作为第一编程操作PGM1。
如果完成了第一编程操作PGM1，则可以对所有或一些未编程页面(擦除状态下的页面)执行局部擦除操作。例如，可以对分别被联接至第(i-1)字线WLi-1至第一字线WL1的第(i-1)页面至第一页面执行局部擦除操作ER。这里，第(i-1)页面至第一页面可以是未编程页面。
如果完成了第(i-1)页面至第一页面的局部擦除操作ER，则可以对局部擦除后的第(i-1)页面至第一页面依次执行编程操作。设定对第(i-1)页面至第1页面执行的编程操作为第二编程操作PGM2。
即，如果开始编程操作，则对一些页面执行第一编程操作PGM1，并且，如果完成了第一编程操作PGM1直至设置页面Pset，则对所有或一些其它页面执行局部擦除操作ER。随后，对已执行局部擦除操作ER的其它页面执行第二编程操作PGM2。
图6是例示根据本公开的实施方式的编程操作的流程图。
在图6的编程操作中，也可以执行上述步骤“S41”至“S44”，但图6中的干扰补偿操作可以与上述干扰补偿操作不同(S50)。
在根据实施方式的干扰补偿操作中，可以基于页面组执行局部擦除操作和对已擦除的页面的局部编程操作。例如，如果对页面执行第一编程操作(图5中的PGM1)直至设置页面并且完成第一编程操作，则可以对所有或一些其它未编程页面(擦除状态下的页面)执行第一局部擦除操作SER1。可以对还未执行第一编程操作PGM1的所有其它页面执行第一局部擦除操作SER1。
如果完成了第一局部擦除操作SER1，则可以对已执行第一局部擦除操作SER1的页面当中的一些页面执行第一局部编程操作SPGM1。未对已执行第一局部擦除操作SER1的所有页面执行第一局部编程操作SPGM1。相反，可以执行第一局部编程操作SPGM1，直至另一设置页面。
如果完成了第一局部编程操作SPGM1直至另一设置页面，则可以对所有或一些其它未编程页面执行第二局部擦除操作SER2。可以对还未执行第一局部编程操作SPGM1的所有其它页面执行第二局部擦除操作SER2。即，当正执行第一局部编程操作SPGM1时，在一些页面中可能会发生编程干扰。因此，执行第二局部擦除操作SER2，使得可以将未编程存储器单元的阈值电压初始化成擦除状态。
如果完成了第二局部擦除操作SER2，则可以对已执行第二局部擦除操作SER2的页面当中的一些页面执行第二局部编程操作SPGM2。未对已执行第二局部擦除操作SER2的所有页面执行第二局部编程操作SPGM2。可以执行第二局部编程操作SPGM2，直至另一设置页面。
按照这种方式，可以对其它页面执行第N局部擦除操作SERN和第N局部编程操作SPGMN。
图7是具体例示根据本公开的实施方式的编程操作的示图。这里，假设单元串为图3中例示的I形单元串。
参照图7，可以按照从被联接至第n字线WLn的第n页面到被联接至第一字线WL1的第一页面的顺序依次执行编程操作。这里，第n字线WLn可以是位于图3的字线当中的最上端处的字线，而第一字线WL1可以是位于图3的字线当中的最下端处的字线。
在存储装置的测试编程操作中，尽管确定出在分别被联接至第一字线WL1至第(a-1)字线WLa-1(a为正整数，且a<n)的第一页面至第(a-1)页面中经常会发生编程干扰，但在一些其它页面中仍然可能会发生编程干扰。因此，在实施方式中，页面可以被分成几组，并且可以对各个组执行编程操作和局部擦除操作。
例如，被联接至与第(c-1)字线WLc-1(c为正整数，且a<c<n)的上部相邻的第c字线WLc的第c页面可以是第一设置页面。可以按照从被联接至第n字线WLn的第n页面到被联接至第c字线WLc的第c页面的顺序依次执行编程操作。假设对第n页面至第c页面执行的编程操作为第一局部编程操作PGM1。
如果完成了第一局部编程操作PGM1，则可以对还未执行编程操作的分别被联接至其它的第(c-1)字线WLc-1至第一字线WL1的第(c-1)页面至第一页面执行第一局部擦除操作ER1。即，对未编程页面(擦除状态下的页面)执行局部擦除操作。
如果完成了第(c-1)页面至第一页面的第一局部擦除操作ER1，则可以依次对已执行第一局部擦除操作ER1的页面当中的分别被联接至第(c-1)字线WLc-1至第b字线WLb(b为正整数，且a<b<c)的第(c-1)页面至第b页面执行第二局部编程操作PGM2。
如果完成了第二局部编程操作PGM2直至第b页面，则对还未执行编程操作的分别被联接至第(b-1)字线WLb-1至第一字线WL1的第(b-1)页面至第一页面执行第二局部擦除操作ER2。
如果完成了第(b-1)页面至第一页面的第二局部擦除操作ER2，则可以依次对已执行第二局部擦除操作ER2的页面当中的分别被联接至第(b-1)字线WLb-1至第a字线WLa的第(b-1)页面至第a页面执行第三局部编程操作PGM3。
如果完成了第三局部编程操作PGM3直至第a页面，则对还未执行编程操作的分别被联接至其它的第(a-1)字线WLa-1至第一字线WL1的第(a-1)页面至第一页面执行第三局部擦除操作ER3。
如果完成了第(a-1)页面至第一页面的第三局部擦除操作ER3，则对已执行第三局部擦除操作ER3的第(a-1)页面至第一页面执行第四局部编程操作PGM4。
尽管为方便起见，在图7中仅已例示出四个局部编程操作PGM1至PGM4和三个局部擦除操作ER1至ER3，但应理解的是，本公开不限于此。因此，还可以基于设置页面的数量执行局部编程操作和局部擦除操作。
图8是例示按照三维结构来实现的存储器块的示例的立体图。
参照图8，存储器块是按照三维结构来实现的。例如，可以沿着Z方向在基板上方形成具有U形单元串的存储器块，并且该存储器块可以包括被联接在位线BL与源极线SL之间的源极串ST_S和漏极串ST_D。源极串ST_S与漏极串ST_D可以通过管信道层P_CH彼此联接以形成U形形状。管信道层P_CH可以被形成在管线PL中。更具体地，源极串ST_S可以被垂直地布置在源极线SL与管线PL之间，并且漏极串ST_D可以被垂直地布置在位线BL与管线PL之间。U形结构的示例可以包括“管形位成本可扩展(P-BiCS)”结构。
漏极串ST_D可以包括被布置在第一方向(例如，Y方向)上并且彼此间隔开的字线WL和漏极选择线DSL以及垂直地贯穿字线WL和漏极选择线DSL的漏极垂直信道层D_CH。源极串ST_S可以包括被布置在第一方向(例如，Y方向)上并且彼此间隔开的字线WL和源极选择线SSL以及垂直地贯穿字线WL和源极选择线SSL的源极垂直信道层S_CH。漏极垂直信道层D_CH与源极垂直信道层S_CH可以通过管线PL中的管信道层P_CH彼此联接。位线BL可以在接触从漏极选择线DSL向上突出的漏极垂直信道层D_CH的顶部的同时被布置在与第一方向(例如，Y方向)垂直的第二方向(例如，X方向)上。
如下将描述图8中描述的三维存储装置的编程操作。
图9是例示根据本公开的实施方式的编程操作的示例的示图。这里，将讨论图8中例示的U形串的编程操作。
参照图9，可以按照从位于最上端处的页面到位于最下端处的页面的顺序依次执行根据实施方式的编程操作。例如，在U形串中，可以假设在被联接至源极串(图8中的ST_S)的字线当中的位于最上端处的字线为第一字线WL1，以及可以假设在被联接至源极串(图8中的ST_S)的字线当中的位于最下端处的字线为第d字线WLd。而且，可以假设在被联接至漏极串(图8中的ST_D)的字线当中的位于最上端处的字线为第n字线WLn，以及可以假设在被联接至漏极串(图8中的ST_D)的字线当中的位于最下端处的字线为第(d+1)字线WLd+1(d和n为正整数，且1<d<n)。
当按照从位于最上端处的页面起的顺序来执行编程操作时，可以从被联接至第n字线WLn的第n页面或从被联接至第一字线WL1的第一页面开始编程操作。当假设从第n页面开始编程操作时，如果完成了第n页面的编程操作，则可以执行位于与第n页面同一层中的第一页面的编程操作。如果完成了第一页面的编程操作，则可以执行被联接至位于第n字线WLn的下端处的第(n-1)字线WLn-1的第(n-1)页面的编程操作。如果完成了第(n-1)页面的编程操作，则可以执行位于与第(n-1)页面同一层中的第二页面的编程操作，该第二页面被联接至位于第一字线WL1的下端处的第二字线WL2。按照这种方式，可以按照从位于源极串ST_S和漏极串ST_D的最上端处的页面到位于下部位置处的页面的顺序依次执行编程操作。
如果假设按照第n页面、第一页面、第(n-1)页面和第二页面的顺序执行的第一编程操作为第一局部编程操作PGM1，则可以执行第一局部编程操作PGM1，直至位于同一层中的分别被联接至第g字线WLg和第a字线WLa(g和a为正整数，且a<g)的第g页面和第a页面。这里，第g页面和第a页面可以是设置页面。
如果完成了第一局部编程操作PGM1，则同时对还未执行编程操作的其它的分别被联接至第(g-1)字线WLg-1至第(d+1)字线WLd+1的第(g-1)页面至第(d+1)页面以及还未执行编程操作的其它的分别被联接至第(a+1)字线WLa+1至第d字线WLd的第(a+1)页面至第d页面执行第一局部擦除操作ER1。
如果完成了第一局部擦除操作ER1，则对在已执行第一局部擦除操作ER1的页面当中的分别被联接至第(g-1)字线WLg-1至第f字线WLf的第(g-1)页面至第f页面(f为正整数，且a<f<g)以及分别被联接至第(a+1)字线WLa+1至第b字线WLb的第(a+1)页面至第b页面(b为正整数，且a<b<g)依次执行第二局部编程操作PGM2。如同第一局部编程操作PGM1，可以按照从位于上部位置处的页面到位于下部位置处的页面的顺序依次执行第二局部编程操作PGM2。
如果完成了第二局部编程操作PGM2，则对还未执行编程操作的其它的分别被联接至第(f-1)字线WLf-1至第(d+1)字线WLd+1的第(f-1)页面至第(d+1)页面以及还未执行编程操作的其它的分别被联接至第(b+1)字线WLb+1至第d字线WLd的第(b+1)页面至第d页面执行第二局部擦除操作ER2。
如果完成了第二局部擦除操作ER2，则对在已执行第二局部擦除操作ER2的页面当中的分别被联接至第(f-1)字线WLf-1至第e字线WLe的第(f-1)页面至第e页面(e为正整数，且d<e<f)以及分别被联接至第(b+1)字线WLb+1至第c字线WLc的第(b+1)页面至第c页面(c为正整数，且b<c<d)依次执行第三局部编程操作PGM3。如同第一局部编程操作PGM1，可以按照从位于上部位置处的页面到位于下部位置处的页面的顺序依次执行第三局部编程操作PGM3。
如果完成了第三局部编程操作PGM3，则可以对还未执行编程操作的其它的分别被联接至第(e-1)字线WLe-1至第(d+1)字线WLd+1的第(e-1)页面至第(d+1)页面以及还未执行编程操作的分别被联接至第(c+1)字线WLc+1至第d字线WLd的第(c+1)页面至第d页面执行第三局部擦除操作ER3。
如果完成了第三局部擦除操作ER3，则对已执行第三局部擦除操作ER3的第(e-1)页面至第(d+1)页面以及第(c+1)页面至第d页面依次执行第四局部编程操作PGM4。如同第一局部编程操作PGM1，可以按照从位于上部位置处的页面至位于下部位置处的页面的顺序依次执行第四局部编程操作PGM4。
尽管为方便起见，在图9中仅已例示出四个局部编程操作PGM1至PGM4和三个局部擦除操作ER1至ER3，但应理解的是，本公开不限于此。因此，还可以基于设置页面的数量执行局部编程操作和局部擦除操作。
图10是例示根据本公开的实施方式的编程操作的示例的示图。这里，将讨论图8中例示的U形串的编程操作。
参照图10，可以按照从位于源极串(图8中的ST_S)或漏极串(图8中的ST_D)的最上端处的页面到位于下部位置处的页面的顺序依次执行根据实施方式的编程操作。例如，在U形串中，可以假设在被联接至源极串(图8中的ST_S)的字线当中的位于最上端处的字线为第一字线WL1，并且可以假设在被联接至源极串(图8中的ST_S)的字线当中的位于最下端处的字线为第d字线WLd。而且，可以假设在被联接至漏极串(图8中的ST_D)的字线当中的位于最上端处的字线为第n字线WLn，并且可以假设在被联接至漏极串(图8中的ST_D)的字线当中的位于最下端处的字线为第(d+1)字线WLd+1(d和n为正整数，且1<d<n)。
如果假设从位于漏极串ST_D的最上端处的被联接至第n字线WLn的第n页面开始编程操作，则在完成第n页面的编程操作之后，可以对与第n页面的下端相邻并且被联接至第(n-1)字线的第(n-1)页面执行编程操作。
如果假设从第n页面执行的第一编程操作为第一局部编程操作PGM1，则可以按照从分别被联接至第n字线WLn至第h字线WLh的第n页面至第h页面(h为正整数，且d<h<n)的顺序依次执行第一局部编程操作PGM1。这里，第h页面可以是任意设置页面。
如果完成了第一局部编程操作PGM1，则可以对在还未执行编程操作的页面当中的已执行第一局部编程操作PGM1的被包括在漏极串ST_D中的页面执行第一局部擦除操作ER1。例如，可以对分别被联接至第(h-1)字线WLh-1至第(d+1)字线WLd+1的第(h-1)页面至第(d+1)页面执行第一局部擦除操作ER1。在实施方式中，可以按照从下端到上端的顺序执行源极串ST_S的编程操作，且因此，可以省略针对源极串ST_S中的页面的局部擦除操作，从而减少操作时间。
如果完成了第一局部擦除操作ER1，则可以对已执行第一局部擦除操作ER1的第(h-1)页面至第(d+1)页面依次执行第二局部编程操作PGM2。
如果完成了第二局部编程操作PGM2，则可以对分别被联接至源极串ST_S的第d字线WLd至第一字线WL1的第d页面至第一页面依次执行第三局部编程操作。即，如果完成了第二局部编程操作PGM2，则可以继续执行第三局部编程操作PGM3。
在实施方式中，可以预先设置并存储首先执行编程操作的漏极串ST_D和源极串ST_S中的一个的页面当中的多个页面的地址，并且可以使用作为设置地址的所存储的地址来执行局部编程操作和局部擦除操作。
图11是例示根据本公开的实施方式的包括存储装置的存储系统的示例的示图。这里，存储装置1110可以被配置成与图2中的存储装置基本上相同，且因此将省略对存储装置1110的详细描述。
参照图11，存储系统3000可以包括控制器3100和存储装置1110。控制器3100可以控制存储装置1110。SRAM 3110可以用作CPU 3120的工作存储器。主机接口(主机I/F)3130可以被设置有被联接至存储系统3000的主机的数据交换协议。被设置在控制器3100中的纠错电路(ECC)3140可以检测并纠正在从存储装置1110读出的数据中所包括的错误。半导体接口(半导体I/F)3150可以与存储装置1110接口连接。CPU 3120可以执行针对控制器3100的数据交换的控制操作。尽管图11中没有例示，但存储系统3000还可以包括用于存储用于与主机进行接口连接的编码数据的ROM(未例示)。
存储系统3000可以应用于计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、上网平板电脑、无线电话、移动电话、智能电话、数字相机、数字音频录音机、数字音频播放器、数字视频录像机、数字视频播放器、能够在无线环境下发送/接收信息的装置以及构成家庭网络的各种电子装置中的一种。
图12是例示根据本公开的实施方式的包括存储装置的计算系统的示例的示图。这里，存储装置1110可以配置成与图2中的存储装置基本上相同，且因此将省略对存储装置1110的详细描述。
参照图12，计算系统4000包括被电联接至总线4300的存储装置1110、控制器4100、调制解调器4200、微处理器4400以及用户接口4500。当计算系统4000为移动装置时，用于提供计算系统4000的操作电压的电池4600可以被附加地设置在计算系统4000中。尽管没有例示，但计算系统4000还可以包括应用芯片组、相机图像处理器(CIS)、移动DRAM等。
控制器4100和存储装置1110可以构成SSD。
可以按照各种形式封装根据本公开的实施方式的系统。例如，可以按照下述封装形式中的任一种形式来封装根据本公开的实施方式的系统：封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、Waffle组件的裸片、晶片形式的裸片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、缩小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)或晶片级加工堆叠封装(WSP)。
根据本公开的实施方式，可以提高存储装置的编程操作的可靠性。
本文中已公开了示例实施方式，并且尽管采用了特定术语，但这些特定术语被使用并且将被理解为仅具有一般性和描述性的意义，而不用于限制的目的。在一些实例中，如对本领域普通技术人员将显而易见的，自本申请的提交起，除非另外明确地指示，否则与特定实施方式有关地描述的特征、特性和/或元件可以被单独地使用或者与和其它实施方式有关地描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求书中所阐述的本公开的精神和范围的情况下，可以做出形式和细节上的各种改变。
相关申请的交叉引用
本申请要求于2016年4月11日在韩国知识产权局提交的韩国专利申请号10-2016-0044281的优先权，将其全部公开内容通过引用结合于此。

Claims (2)

1.一种操作存储装置的方法，该方法包括以下步骤：
对被垂直地布置在基板上的第一串和第二串的存储器单元进行编程，所述第一串和所述第二串通过它们的下部彼此联接，位于所述第一串的最上端处的第一存储器单元首先被编程，然后所述第二串的第二存储器单元被编程，其中，所述第二存储器单元与所述第一存储器单元位于同一层；
对位于比所述第一存储器单元更下层处的第三存储器单元进行编程，然后对位于比所述第二存储器单元更下层处的第四存储器单元进行编程；
对所述第一串的第N存储器单元进行编程，对所述第二串的第(N+1)存储器单元进行编程，然后对位于比所述第N存储器单元和所述第(N+1)存储器单元更下层处的存储器单元进行擦除；以及
对所擦除的存储器单元进行编程。
2.根据权利要求1所述的方法，其中，对位于比所述第N存储器单元和所述第(N+1)存储器单元更下层处的所述存储器单元进行编程的步骤包括对位于比所述第N存储器单元和所述第(N+1)存储器单元更下层处的所有所述存储器单元进行编程，或者依次对位于比所述第N存储器单元和所述第(N+1)存储器单元更下层处的一些所述存储器单元进行编程，然后对其它未编程存储器单元进行擦除和编程。
CN201610879356.6A 2016-04-11 2016-10-08 存储装置及其操作方法 Active CN107293325B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011517551.7A CN112509627B (zh) 2016-04-11 2016-10-08 存储装置的操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0044281 2016-04-11
KR1020160044281A KR102469549B1 (ko) 2016-04-11 2016-04-11 메모리 장치 및 이의 동작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011517551.7A Division CN112509627B (zh) 2016-04-11 2016-10-08 存储装置的操作方法

Publications (2)

Publication Number Publication Date
CN107293325A CN107293325A (zh) 2017-10-24
CN107293325B true CN107293325B (zh) 2021-01-22

Family

ID=59999419

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610879356.6A Active CN107293325B (zh) 2016-04-11 2016-10-08 存储装置及其操作方法
CN202011517551.7A Active CN112509627B (zh) 2016-04-11 2016-10-08 存储装置的操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011517551.7A Active CN112509627B (zh) 2016-04-11 2016-10-08 存储装置的操作方法

Country Status (3)

Country Link
US (3) US10049746B2 (zh)
KR (1) KR102469549B1 (zh)
CN (2) CN107293325B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10908966B1 (en) 2016-09-07 2021-02-02 Pure Storage, Inc. Adapting target service times in a storage system
US11886922B2 (en) 2016-09-07 2024-01-30 Pure Storage, Inc. Scheduling input/output operations for a storage system
US10146585B2 (en) 2016-09-07 2018-12-04 Pure Storage, Inc. Ensuring the fair utilization of system resources using workload based, time-independent scheduling
US11481261B1 (en) 2016-09-07 2022-10-25 Pure Storage, Inc. Preventing extended latency in a storage system
KR102289598B1 (ko) * 2017-06-26 2021-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 그리고 그것의 프로그램 방법
WO2019041082A1 (en) 2017-08-28 2019-03-07 Micron Technology, Inc. ARCHITECTURE AND MEMORY OPERATION
CN110400591B (zh) * 2018-04-24 2021-09-14 晶豪科技股份有限公司 用于闪存的抹除方法
KR102565913B1 (ko) * 2018-06-12 2023-08-11 에스케이하이닉스 주식회사 저장 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 이의 동작 방법
CN109960468A (zh) * 2019-01-29 2019-07-02 华中科技大学 一种具备验证功能的非易失性存储单元擦除方法及系统
KR20210088996A (ko) * 2020-01-07 2021-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
TWI790756B (zh) * 2021-09-24 2023-01-21 世界先進積體電路股份有限公司 儲存裝置及控制方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597609B2 (en) * 2001-08-30 2003-07-22 Micron Technology, Inc. Non-volatile memory with test rows for disturb detection
KR100742278B1 (ko) * 2005-11-23 2007-07-24 삼성전자주식회사 향상된 동작 속도 및 듀얼 프로그램 기능을 갖는 낸드플래시 메모리 장치
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
CN101414282B (zh) * 2007-10-15 2011-01-26 群联电子股份有限公司 平均磨损方法及使用此方法的控制器
US8014209B2 (en) * 2008-07-02 2011-09-06 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
US7965554B2 (en) * 2008-07-02 2011-06-21 Sandisk Corporation Selective erase operation for non-volatile storage
US8144511B2 (en) * 2009-08-19 2012-03-27 Sandisk Technologies Inc. Selective memory cell program and erase
KR20110032795A (ko) 2009-09-24 2011-03-30 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작방법
KR101703106B1 (ko) * 2011-01-04 2017-02-06 삼성전자주식회사 부분-이레이즈 동작을 수행할 수 있는 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 장치들
JP2012203943A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
US8743615B2 (en) * 2011-08-22 2014-06-03 Sandisk Technologies Inc. Read compensation for partially programmed blocks of non-volatile storage
KR20130042780A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US8488382B1 (en) * 2011-12-21 2013-07-16 Sandisk Technologies Inc. Erase inhibit for 3D non-volatile memory
US9099202B2 (en) * 2012-11-06 2015-08-04 Sandisk Technologies Inc. 3D stacked non-volatile storage programming to conductive state
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
KR20150094129A (ko) * 2014-02-10 2015-08-19 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20160021654A (ko) * 2014-08-18 2016-02-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법
KR102128406B1 (ko) * 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9543023B2 (en) * 2015-01-23 2017-01-10 Sandisk Technologies Llc Partial block erase for block programming in non-volatile memory

Also Published As

Publication number Publication date
US20190051357A1 (en) 2019-02-14
US10503439B2 (en) 2019-12-10
CN107293325A (zh) 2017-10-24
CN112509627B (zh) 2023-12-26
US20170293429A1 (en) 2017-10-12
CN112509627A (zh) 2021-03-16
KR20170116469A (ko) 2017-10-19
KR102469549B1 (ko) 2022-11-22
US10049746B2 (en) 2018-08-14
US10127986B1 (en) 2018-11-13
US20180322925A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
CN107293325B (zh) 存储装置及其操作方法
US10438674B2 (en) Memory device and method of operating the same
CN108281166B (zh) 存储装置及其操作方法
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US10468113B2 (en) Memory device and operating method thereof
US10559363B2 (en) Semiconductor memory device and method related to operating the semiconductor memory device
KR102375751B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN109949839B (zh) 存储器控制器及存储器控制器的操作方法
US20190096485A1 (en) Controller, semiconductor memory device, and memory system having the same
CN109979513B (zh) 半导体存储器装置及其操作方法
KR102563185B1 (ko) 컨트롤러 및 그의 동작 방법
US10586603B2 (en) Memory device and operating method thereof
KR102475445B1 (ko) 메모리 장치 및 이의 동작 방법
CN114420185A (zh) 存储器及其读取操作方法、存储器系统
US20180129559A1 (en) Semiconductor memory device, controller, and operating methods thereof
KR102461730B1 (ko) 메모리 장치 및 이의 동작 방법
KR20200137315A (ko) 반도체 메모리 장치, 컨트롤러를 포함하는 메모리 시스템 및 컨트롤러의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant