CN107230700A - 氮化镓晶体管和氮化镓晶体管的制造方法 - Google Patents

氮化镓晶体管和氮化镓晶体管的制造方法 Download PDF

Info

Publication number
CN107230700A
CN107230700A CN201610178251.8A CN201610178251A CN107230700A CN 107230700 A CN107230700 A CN 107230700A CN 201610178251 A CN201610178251 A CN 201610178251A CN 107230700 A CN107230700 A CN 107230700A
Authority
CN
China
Prior art keywords
layer
gallium nitride
protective layer
aluminum gallium
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610178251.8A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610178251.8A priority Critical patent/CN107230700A/zh
Publication of CN107230700A publication Critical patent/CN107230700A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种氮化镓晶体管和氮化镓晶体管的制作方法,其中氮化镓晶体管包括:硅衬底、在硅衬底上依次形成的氮化镓缓冲层、铝镓氮势垒层和保护层;在保护层中和保护层上形成的源极层、在保护层中和保护层上形成的漏极层、在铝镓氮势垒层和保护层中以及保护层上形成的栅极层;其中,所述保护层包括:形成在所述铝镓氮势垒层上的氮化铝层和形成在所述氮化铝层上的氮化硅层。本发明提供的氮化镓晶体管和氮化镓晶体管的制作方法,由于采用了氮化铝层和形成在氮化铝层上的氮化硅层作为保护层,从而可以防止镓氮势垒层表面的陷阱捕获的电子增大铝镓氮势垒层表面的漏电,因而增大了器件的击穿电压。

Description

氮化镓晶体管和氮化镓晶体管的制造方法
技术领域
本发明涉及一种半导体器件技术,特别是涉及氮化镓晶体管和氮化镓晶体管的制造方法。
背景技术
随着高效完备的功率转换电路及系统需求的日益增加,具有低功耗和高速特性的功率器件吸引了越来越多的关注。由于氮化镓具有较宽的禁带宽度,高电子饱和漂移速率,较高的击穿场强,良好的热稳定性,耐腐蚀和抗辐射性能,所以氮化镓在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势。是国际上广泛关注的新型宽禁带化合物半导体材料。而氮化镓晶体管由于铝镓氮/氮化镓异质结处形成高浓度、高迁移率的二维电子气,同时异质结对二维电子气具有良好的调节作用,使其在大功率和高速电子设备等方面有广泛的应用。
现有技术的氮化镓晶体中,在氮化镓晶体管正偏时,从沟道注入异质结表面陷阱的电子会耗尽沟道里的二维电子气电荷;在氮化镓晶体管反偏时,由于电子会被铝镓氮/氮化镓表面的陷阱捕获,从而使得表面漏电增,会造成器件提前击穿。
发明内容
本发明的目的是提供一种氮化镓晶体管和氮化镓晶体管的制作方法,用以解决现有技术中氮化镓晶体管反偏时,由于电子会被铝镓氮/氮化镓表面的陷阱捕获,从而使得表面漏电增,会造成器件提前击穿的问题。
本发明一方面提供了一种氮化镓晶体管,包括:硅衬底;
在所述硅衬底上依次形成的氮化镓缓冲层、铝镓氮势垒层和保护层;
在所述保护层中和所述保护层上形成的源极层;
在所述保护层中和所述保护层上形成的漏极层;
在所述铝镓氮势垒层和所述保护层中以及所述保护层上形成的栅极层;
其中,所述保护层包括:形成在所述铝镓氮势垒层上的氮化铝层和形成在所述氮化铝层上的氮化硅层。
本发明的另一方面提供一种氮化镓晶体管的制作方法,包括:在硅衬底上依次形成氮化镓缓冲层、铝镓氮势垒层和保护层,其中,所述保护层包括;形成在所述铝镓氮势垒层上的氮化铝层和形成在所述氮化铝层上的氮化硅层;
在所述保护层中以及所述保护层上形成源极层、漏极层和栅极层。
本发明提供的氮化镓晶体管的制作方法和氮化镓晶体管,由于采用了氮化铝层和形成在氮化铝层上的氮化硅层作为保护层,从而可以防止镓氮势垒层表面的陷阱捕获的电子增大铝镓氮势垒层表面的漏电,因而增大了器件的击穿电压。
附图说明
图1为本发明实施例一提供的氮化镓晶体管的结构示意图;
图2为本发明实施例三提供的氮化镓晶体管的制作方法的流程图;
图3A-3G为本发明实施例四提供的制作氮化镓晶体管的各步骤的剖面结构示意图。
附图标记
1-衬底; 2-氮化镓缓冲层;
3-铝镓氮势垒层; 4-保护层;
51-源极层; 52-漏极层;
53-栅极层; 52-第二栅极金属层;
61-源端接触孔; 62-漏端接触孔;
5-欧姆金属层; 63-栅极接触孔。
具体实施方式
实施例一
本实施例提供一种氮化镓晶体管,图1为本发明实施例一提供的氮化镓晶体管的结构示意图,如图1所示,该氮化镓晶体管包括:硅衬底1、在硅衬底1上依次形成的氮化镓缓冲层2、铝镓氮势垒层3和保护层4、在保护层4中以及保护层4上形成的源极层51、在保护层4中和保护层4上形成的漏极层52、在铝镓氮势垒层3和保护层4中以及保护层4上形成的栅极层53。
其中,保护层4上刻蚀有源极接触孔,源极层51形成于源极接触孔中和保护层上。当然,保护层4还刻蚀有漏极接触孔,漏极层52形成于漏极接触孔中和保护层上,源极层51和漏极层52不相互接触。
保护层4上还刻蚀有栅极接触孔,该栅极接触孔是通过刻蚀保护层4和部分氮化镓缓冲层形成的,在栅极接触孔中形成栅极层53,栅极层53位于漏极层51和源极层51之间。
其中,保护层4包括:形成在铝镓氮势垒层3上的氮化铝层41和形成在氮化铝层41上的氮化硅层42。
氮化铝层41可以防止铝镓氮势垒层3表面的陷阱捕获的电子增大铝镓氮表面漏电,进一步的,氮化硅层42不仅可以防止表面漏电,同时还起到表面钝化的作用,使得铝镓氮势垒层3不受机械擦伤。
本实施例中,在制造氮化镓晶体管的源极、漏极和栅极后,还包括对氮化镓晶体管后续其他操作,这些操作与现有技术相同,在此不再一一赘述。
本实施例提供的氮化镓晶体管,由于采用了氮化铝层41和形成在氮化铝层41上的氮化硅层42作为保护层,从而可以防止镓氮势垒层3表面的陷阱捕获的电子增大铝镓氮势垒层3表面的漏电,因而增大了器件的击穿电压。
实施例二
本实施例是对上述实施例进一步的解释说明。
在本实施例中,对氮化镓晶体管的具体材料和结构进行了进一步的说明。
其中,铝镓氮势垒层的厚度与氮化铝层的厚度相等。可选的,铝镓氮势垒层的厚度与氮化铝层的厚度均为120埃-170埃,优选的,铝镓氮势垒层的厚度与氮化铝层的厚度均为150埃,二者加在一起的厚度为300埃。具体的,形成氮化铝层可采用磁控溅射镀膜工艺,形成铝镓氮势垒层可采用低压化学气相沉积法形成。
源极层51和漏极层52由于是同时形成的,因而材料相同,源极层51和漏极层52均包括:在铝镓氮势垒层3上形成的第一钛层、在第一钛层上形成的铝层、在铝层上形成的第二钛层及在第二钛层上形成的氮化钛层。
其中,第一钛层和第二钛层的厚度相等,均为150埃-250埃,铝层的厚度为1100埃-1300埃,氮化钛层的厚度为150埃-250埃。
优选的,第一钛层和第二钛层的厚度为200埃,铝层的厚度为1200埃,氮化钛层的厚度为200埃。
栅极层53包括:镍层和在镍层上形成的金层。
本实施例提供的氮化镓晶体管,由于采用了氮化铝层41和形成在所述氮化铝层41上的氮化硅层42作为保护层,从而可以防止镓氮势垒层3表面的陷阱捕获的电子增大铝镓氮势垒层3表面的漏电,因而增大了器件的击穿电压。
实施例三
本实施例提供一种氮化镓晶体管的制作方法,该制作方法可以用于制造上述实施例中的氮化镓晶体管。图2为本发明实施例三提供的氮化镓晶体管的制作方法的流程图,如图2所示,该氮化镓晶体管的制作方法,包括:
步骤101,在硅衬底上依次形成氮化镓缓冲层、铝镓氮势垒层和保护层,其中,保护层包括;形成在铝镓氮势垒层上的氮化铝层和形成在氮化铝层上的氮化硅层。
其中,采用低压化学气相沉积法形成铝镓氮势垒层,采用磁控溅射镀膜工艺在铝镓氮势垒层形成氮化铝层。
氮化铝层可以防止铝镓氮势垒层表面的陷阱捕获的电子增大铝镓氮表面漏电,进一步的,氮化硅层不仅可以防止表面漏电,同时还起到表面钝化的作用,使得铝镓氮势垒层不受机械擦伤。
步骤102,在保护层中以及保护层上形成源极层、漏极层和栅极层。
其中,需要对保护层进行刻蚀,以形成源端接触孔、漏端接触孔、栅极接触孔,进一步的,在源端接触孔中形成源极,在漏端接触孔中形成漏极,在栅极接触孔中形成栅极,其中,栅极位于源极和漏极之间。
一般来说,源极和漏极同时形成,制作栅极可以在制作源极和漏极之前,也可以在制作源极和漏极之后。
可选的,可以采用干法刻蚀对保护层进行刻蚀。
本实施例中,在制造氮化镓晶体管的源极、漏极和栅极后,还包括对氮化镓晶体管后续其他操作,这些操作与现有技术相同,在此不再一一赘述。
本实施例提供的氮化镓晶体管制作方法,在铝镓氮势垒层表面形成了氮化铝层,并在氮化铝层上形成氮化硅层,氮化铝层和氮化硅层作为保护层,从而可以防止镓氮势垒层表面的陷阱捕获的电子增大铝镓氮势垒层表面的漏电,因而增大了器件的击穿电压。
实施例四
本实施例是对上述方法实施例进一步的解释说明。如图3A至3G所示,图3A-3G为本发明实施例四提供的制作双向开关晶体管的各步骤的剖面结构示意图。
如图3A所示,在硅衬底1上依次形成氮化镓缓冲层2、铝镓氮势垒层3和保护层4,其中,保护层包括;形成在铝镓氮势垒层3上的氮化铝层41和形成在氮化铝层上的氮化硅层42。
其中,铝镓氮势垒层的厚度与氮化铝层的厚度相等。
可选的,铝镓氮势垒层的厚度与氮化铝层的厚度均为120埃-170埃,优选的,铝镓氮势垒层的厚度与氮化铝层的厚度均为150埃,二者加在一起的厚度为300埃。具体的,形成氮化铝层可采用磁控溅射镀膜工艺,形成铝镓氮势垒层可采用低压化学气相沉积法形成。
氮化铝层41可以防止铝镓氮势垒层3表面的陷阱捕获的电子增大铝镓氮表面漏电,进一步的,氮化硅层42不仅可以防止表面漏电,同时还起到表面钝化的作用,使得铝镓氮势垒层3不受机械擦伤。
如图3B所示,刻蚀保护层4,以形成源端接触孔61和漏端接触孔62。
具体的,可以保护层4是通过在保护层4上形成有光刻胶,并对光刻胶进行曝光显影,以曝光后的光刻胶为掩膜,对预设区域进行刻蚀,从而形成源端接触孔61和漏端接触孔62。
如图3C,在源端接触孔61、漏端接触孔62以及保护层4上方形成形成欧姆金属层5。
其中,形成在源端接触孔61和漏端接触孔62中的欧姆金属层的高度大于漏端接触孔61和源端接触孔62的深度。
进一步的,如图3D,对保护层4上形成的欧姆接触层进行机械研磨,使得保护层4上的欧姆接触层与形成在源端接触孔61和漏端接触孔61中的欧姆金属层的高度相等。
其中,欧姆金属层5包括:在铝镓氮势垒层3上形成的第一钛层、在所述第一钛层上形成的铝层、在所述铝层上形成的第二钛层及在所述第二钛层上形成的氮化钛层。
其中,第一钛层和第二钛层的厚度相等,均为150埃-250埃,所述铝层的厚度为1100埃-1300埃,所述氮化钛层的厚度为150埃-250埃。
优选的,第一钛层和第二钛层的厚度为200埃,铝层的厚度为1200埃,氮化钛层的厚度为200埃。
其中,形成欧姆金属层5采用磁控溅射镀膜工艺。
另外,由于铝镓氮势垒层3表面会形成自然氧化膜,例如会形成氧化铝,氧化镓等氧化膜。优选的,在形成欧姆金属层5之前包括:对源端接触孔61和漏端接触孔62进行表面清洗。
具体的,可以依次采用DHF溶液,SC1溶液和SC2溶液对对源端接触孔61和漏端接触孔62进行表面清洗。
DHF溶液为稀释的氢氟酸溶液,首先采用DHF溶液对源端接触孔61和漏端接触孔62下方的铝镓氮势垒层表面进行清洗处理,DHF溶液与铝镓氮势垒层3表面的自然氧化膜反应,以腐蚀掉铝镓氮势垒层表面的自然氧化膜。
然后,采用SC1溶液对源端接触孔61和漏端接触孔62下方的铝镓氮势垒层表面进行清洗处理。
本实施例中,SC1溶液为由氢氧化氨、过氧化氢和水混合而成的溶液。SC1溶液与铝镓氮势垒层表面的颗粒、有机物和金属杂质反应,以去除掉铝镓氮势垒层表面的颗粒、有机物和金属杂质。
最后,采用SC2溶液对源端接触孔61和漏端接触孔62下方的铝镓氮势垒层表面进行清洗处理。
本实施例中,SC2溶液为由氯化氢、过氧化氢和水混合而成的溶液。SC2溶液与铝镓氮势垒层表面的原子和离子杂质反应,以去除掉铝镓氮势垒层表面的原子和离子杂质。
优选的,在形成欧姆金属层5之后还包括:
对欧姆金属层5在氮气条件下进行高温退火,高温退火的温度为800℃-1000℃。
进行高温退火可以使得欧姆金属层5中的金属向铝镓氮势垒层3扩散,与铝镓氮发生反应,铝镓氮势垒层3中的氮向欧姆金属层5扩散,形成大量空穴,在退火温度和退火时间达到预设时间后,在铝镓氮势垒层和欧姆金属层之间形成欧姆接触。优选的,在840℃的条件下,在氮气氛围内退火30秒可以形成良好的欧姆接触的电极金属。
本实施例中,退火处理的温度和时间为达到形成欧姆接触要求的温度和时间。
如图3E所示,去除源端接触孔61以及源端接触孔62之间的保护层上方形成的部分欧姆金属层5,以使得在源端接触孔61中以及保护层4上形成源极层51,在漏端接触孔62中以及保护层4上形成漏极层52。
其中,去除欧姆金属层5的方法可以采用光刻,具体的,光刻步骤与现有技术相同,在此不再赘述。
如图3F所示,刻蚀源极层51和漏极层52之间的保护层4并刻蚀部分铝镓氮势垒层3以形成栅极接触孔63。
其中,部分铝镓氮势垒层指的是在图3E中的深度方向上,并不将铝镓氮势垒层完全刻蚀穿至氮化镓缓冲层。
如图3G所示,在栅极接触孔63中以及保护层4上形成栅极层53。
具体的形成栅极层53首先在源极层51、漏极层52、保护层4以及栅极接触孔63内采用磁控溅射镀膜工艺沉积栅极金属。
进一步的,对栅极金属金属光刻,从而形成栅极层。其中,源极层51、漏极层52以及栅极层53之间不相互接触。
其中,栅极层包括:镍层和在镍层上形成的金层。
本实施例提供的氮化镓晶体管制作方法,在铝镓氮势垒层表面形成了氮化铝层,并在氮化铝层上形成氮化硅层,氮化铝层和氮化硅层作为保护层,从而可以防止镓氮势垒层表面的陷阱捕获的电子增大铝镓氮势垒层表面的漏电,因而增大了器件的击穿电压。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种氮化镓晶体管,其特征在于,包括:
硅衬底;
在所述硅衬底上依次形成的氮化镓缓冲层、铝镓氮势垒层和保护层;
在所述保护层中和所述保护层上形成的源极层;
在所述保护层中和所述保护层上形成的漏极层;
在所述铝镓氮势垒层和所述保护层中以及所述保护层上形成的栅极层;
其中,所述保护层包括:形成在所述铝镓氮势垒层上的氮化铝层和形成在所述氮化铝层上的氮化硅层。
2.根据权利要求1所述的氮化镓晶体管,其特征在于,所述铝镓氮势垒层的厚度与所述氮化铝层的厚度相等,均为120埃-170埃。
3.根据权利要求2所述的氮化镓晶体管,其特征在于,所述铝镓氮势垒层的厚度以及所述氮化铝层的厚度均为120埃-170埃。
4.根据权利要求1-3任一项所述的氮化镓晶体管,其特征在于,所述源极层和所述漏极层材料相同,均包括:在所述铝镓氮势垒层上形成的第一钛层、在所述第一钛层上形成的铝层、在所述铝层上形成的第二钛层及在所述第二钛层上形成的氮化钛层。
5.根据权利要求4所述的氮化镓晶体管,其特征在于,所述第一钛层和第二钛层的厚度相等,均为150埃-250埃,所述铝层的厚度为1100埃-1300埃,所述氮化钛层的厚度为150埃-250埃。
6.一种氮化镓晶体管的制作方法,其特征在于,包括:
在硅衬底上依次形成氮化镓缓冲层、铝镓氮势垒层和保护层,其中,所述保护层包括;形成在所述铝镓氮势垒层上的氮化铝层和形成在所述氮化铝层上的氮化硅层;
在所述保护层中以及所述保护层上形成源极层、漏极层和栅极层。
7.根据权利要求6所述的方法,其特征在于,采用低压化学气相沉积法形成所述铝镓氮势垒层,采用磁控溅射镀膜工艺在所述铝镓氮势垒层形成所述氮化铝层。
8.根据权利要求6所述的方法,其特征在于,所述铝镓氮势垒层的厚度与所述氮化铝层的厚度相等。
9.根据权利要求8所述的方法,其特征在于,所述铝镓氮势垒层的厚度以及所述氮化铝层的厚度均为120埃-170埃。
10.根据权利要求6-10任一项所述的方法,其特征在于,所述在所述保护层中以及所述保护层上形成源极层、漏极层和栅极层包括:
刻蚀所述保护层,以形成源端接触孔和漏端接触孔;
在所述源端接触孔、所述漏端接触孔以及所述保护层上方形成形成欧姆金属层;
去除源端接触孔以及源端接触孔之间的保护层上方形成的部分欧姆金属层,以使得在所述源端接触孔中以及所述保护层上形成源极层,在所述漏端接触孔中以及所述保护层上形成漏极层;
刻蚀所述源极层和所述漏极层之间的保护层并刻蚀部分铝镓氮势垒层以形成栅极接触孔;
在所述栅极接触孔中以及所述保护层上形成栅极层。
CN201610178251.8A 2016-03-25 2016-03-25 氮化镓晶体管和氮化镓晶体管的制造方法 Pending CN107230700A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610178251.8A CN107230700A (zh) 2016-03-25 2016-03-25 氮化镓晶体管和氮化镓晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610178251.8A CN107230700A (zh) 2016-03-25 2016-03-25 氮化镓晶体管和氮化镓晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN107230700A true CN107230700A (zh) 2017-10-03

Family

ID=59931893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178251.8A Pending CN107230700A (zh) 2016-03-25 2016-03-25 氮化镓晶体管和氮化镓晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN107230700A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146224A1 (en) * 2007-12-07 2009-06-11 Northrop Grumman Space & Mission Systems Corp. Composite Passivation Process for Nitride FET
CN102723358A (zh) * 2012-05-30 2012-10-10 程凯 绝缘栅场效应晶体管及其制造方法
CN103165445A (zh) * 2011-12-12 2013-06-19 电力集成公司 原位生长的栅介质和场板介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146224A1 (en) * 2007-12-07 2009-06-11 Northrop Grumman Space & Mission Systems Corp. Composite Passivation Process for Nitride FET
CN103165445A (zh) * 2011-12-12 2013-06-19 电力集成公司 原位生长的栅介质和场板介质
CN102723358A (zh) * 2012-05-30 2012-10-10 程凯 绝缘栅场效应晶体管及其制造方法

Similar Documents

Publication Publication Date Title
CN105810722B (zh) 一种碳化硅mosfet器件及其制备方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN103730359A (zh) 复合栅介质SiC MISFET器件的制作方法
CN102938413A (zh) AlGaN/GaN异质结增强型器件及其制作方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN106373874A (zh) 基于AlGaN/GaN HEMT的欧姆接触电极的制造方法
CN107785258A (zh) 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法
CN114220735A (zh) 一种功率半导体器件的制作方法及功率半导体器件
CN107230617A (zh) 氮化镓半导体器件的制备方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
Oh et al. Output power enhancement in AlGaN/GaN heterostructure field-effect transistors with multilevel metallization
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
Zhang et al. Plasma-assisted ohmic contact for AlGaN/GaN heterostructure field-effect transistors
CN111048471A (zh) n沟道和p沟道增强型GaN器件集成结构的制备方法
CN107230700A (zh) 氮化镓晶体管和氮化镓晶体管的制造方法
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
CN108831923A (zh) 一种增强型高电子迁移率晶体管及其制备方法
CN107895738B (zh) 一种阱局部高掺的mos型器件及制备方法
CN107275385A (zh) 氮化镓半导体器件及其制备方法
CN107393815B (zh) 金刚石基场效应晶体管的制备方法及场效应晶体管
CN104882367A (zh) 一种改善SiC MOSFET器件沟道迁移率的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003