CN107196881A

CN107196881A - 一种高动态脉冲成形信号模拟方法和装置

Info

Publication number: CN107196881A
Application number: CN201710373854.8A
Authority: CN
Inventors: 王永庆; 陆绍中; 张春; 陈岩; 杨娜; 刘东磊; 何宜根
Original assignee: Beijing Institute of Technology BIT
Current assignee: Beijing Institute of Technology BIT
Priority date: 2017-05-24
Filing date: 2017-05-24
Publication date: 2017-09-22
Anticipated expiration: 2037-05-24
Also published as: CN107196881B

Abstract

本发明公开了一种高动态脉冲成形信号模拟方法和装置，其中，该装置包括：参数计算模块与成形滤波器模块；参数计算模块包括上位机、NCO累加器、存储器与参数解算模块；成形滤波器模块包括并行的多个FIR滤波器模块与加权求和模块；FIR滤波器模块又包括寻址控制子模块、参数控制子模块、滤波器系数ROM以及基本FIR滤波器。本发明采用多项式的插值滤波器实现，不仅可以实现变比率采样率转换，同时不存在中间采样率概念。而且，基于多项式的插值滤波器采用Farrow结构，大大降低了实现复杂度。因此，本发明采用基于多项式的插值滤波器可以满足高动态脉冲成形信号模拟的基本要求。

Description

一种高动态脉冲成形信号模拟方法和装置

技术领域

本发明属于航天测控通信、卫星导航定位、卫星通信领域，尤其涉及一种高动态脉冲成形信号模拟方法和装置。

背景技术

脉冲成形滤波作为数字通信的基本技术，可以有效提高频谱利用率，降低码间串扰，并广泛应用于各种通信领域，包括航天测控通信及卫星通信领域。无论是航天测控通信还是卫星通信领域，它们均工作在高动态环境下，为了测试和验证系统对多普勒效应的处理能力，需要信号模拟器对脉冲成形信号的高动态特性进行模拟。

脉冲成形滤波器是一种常规的脉冲成形信号产生设备，针对不同的应用背景或目的，脉冲成形滤波器结构也不尽相同，主要包括FIR、IIR、递归结构等。这一类方法的主要问题在于只能实现固定比率的采样率转换，从而无法实现高动态脉冲成形信号的模拟。

为了高动态脉冲成形信号的模拟，需要实现变比率的采样率转换，目前国内外主要的研究包括查表法，脉冲成形滤波器与CIC滤波器级联、基于多抽样率的多项结构滤波器组实现、基于多项式的插值滤波器实现等。第一类方法的主要问题在于需要较大的存储器存储脉冲成形滤波器的离散冲击响应序列，因此占用过多硬件资源；第二、三类方法的主要问题在于对于某些采样率转换比率需要很高的中间采样率，致使脉冲成形滤波器难以实现；第四类方法的主要问题在于滤波器性能通常会受到多项式对滤波器冲击响应近似程度的影响。

针对上述问题，本发明提出了一种高动态脉冲成形信号模拟方法，采用基于多项式的插值滤波器实现；并对传统的基于多项式的插值滤波器设计及结构进行改进，使其具备更好频域性能，国内外未见相关报道。

发明内容

有鉴于此，本发明提供了一种高动态脉冲成形信号模拟方法和装置，解决基于多项式的插值滤波器实现模拟时，滤波器性能通常会受到多项式对滤波器冲击响应近似程度的影响的问题，可以得到较好的频域性能。

为了解决上述技术问题，本发明是这样实现的：

一种高动态脉冲成形信号模拟装置，包括：参数计算模块与成形滤波器模块；参数计算模块包括上位机、NCO累加器、存储器与参数解算模块；成形滤波器模块包括并行的N+1个FIR滤波器模块与加权求和模块；FIR滤波器模块又包括寻址控制子模块、参数控制子模块、滤波器系数ROM以及基本FIR滤波器；

上位机，用于根据接收自外部的符号速率R₀、符号多普勒速率R_d[k]以及运动初始距离d₀，计算得到频率字FW[k]与NCO累加器初值m₀、μ₀，将其输出给NCO累加器；

NCO累加器，用于对接收自上位机的累加器初值m₀、μ₀及频率字FW[k]并进行累加，获得基本点索引m_k和小数间隔μ_k，将基本点索引m_k输出给存储器，将小数间隔μ_k输出给参数解算模块；其中，

其中，p为NCO累加器的量化位数，k为频率字索引；

存储器，用于根据接收的基本点索引m_k读取存储的待传输信息的符号x[m_k]，输出给并行的FIR滤波器模块；

参数解算模块，用于根据接收到的pbit的小数间隔μ_k产生符号内分段索引i_k′与段内小数间隔μ_k′；i_k′为μ_k的高qbit，μ_k′为μ_k的低p-q bit；将符号内分段索引i_k′输出给各FIR滤波器模块，将段内小数间隔μ_k′输出给加权求和模块；

FIR滤波器模块中的寻址控制子模块，用于根据接收到的符号内分段索引i_k′产生地址i_k″至滤波器系数ROM：当符号内分段索引i_k′最高位为‘0’时，输出i_k′的低q-1bit作为地址i_k″；当符号内分段索引i_k′最高位为‘1’时，对i_k′的低q-1bit求反作为地址i_k″；

滤波器系数ROM，用于存储FIR滤波器系数矩阵C(n)；C(n)中滤波器系数的获取方式为：利用窗函数对成形滤波器冲击响应截断、平滑，对加窗后的冲击响应等间隔分段，每个符号内分段个数为γ＝2^q，q为设定的数值；然后基于拉格朗日插值用N阶多项式对分段后的冲击响应近似，并求解滤波器系数并存储；其中，C(n)上下平均分割为两部分C_l(n)与C_r(n)，根据对称性仅存储C_l(n)；n为并行FIR滤波器模块的索引，n＝0,1,...,N；

滤波器系数ROM根据所接收的地址i_k″提取相应的滤波器系数C(n,i_k″)，并输出给系数控制子模块；

系数控制子模块，用于根据接收到的符号内分段索引i_k′以及滤波器系数C(n,i_k″)，产生基本FIR滤波器所需的相应乘法器上的滤波器系数：当i_k′的最高位为‘0’时，将所接收的滤波器系数C(n,i_k″)直接输出至基本FIR滤波器相应位置的乘法器上；当i_k′的最高位为‘1’时，将所接收的滤波器系数C(n,i_k″)乘以(-1)ⁿ后输出至基本FIR滤波器相反位置的乘法器上；

基本FIR滤波器，用于根据接收到的符号x[m_k]以及滤波器系数，经过滤波运算输出结果v(n)至加权求和模块；

加权求和模块，用于根据接收到输出结果v(n)，经过加权求和运算，得到最终的离散高动态脉冲成形信号y_d[k]：

一种高动态脉冲成形信号模拟方法，包括如下步骤：

步骤一、利用窗函数对成形滤波器冲击响应截断、平滑，对加窗后的冲击响应等间隔分段，每个符号内分段个数为γ＝2^q，q为设定的数值；然后基于拉格朗日插值用N阶多项式对分段后的冲击响应近似，并求解滤波器系数矩阵C(n)，并存储到并行FIR滤波器中的滤波器系数ROM中；

步骤二、NCO累加器量化位数为p，根据获得频率字FW[k]，根据对频率字FW[k]进行累加，计算得到基本点索引m_k，并利用计算得到小数间隔μ_k；

其中，R₀＝1/T₀为已知的符号速率，R_d[k]为符号多普勒速率，f_s为模拟频率；m₀、μ₀均为累加初值；

步骤三、根据基本点索引m_k，读取存储的待传输信息的符号x[m_k]，输出给成形滤波器模块；根据pbit的小数间隔μ_k产生符号内分段索引i_k′与段内小数间隔μ_k′；i_k′为μ_k的高qbit，μ_k′为μ_k的低p-qbit；将符号内分段索引i_k′和段内小数间隔μ_k′输出给成形滤波器模块；成形滤波器模块中包括N+1个并行的FIR滤波器，每个FIR滤波器中具有基本FIR滤波器和滤波器系数ROM；

步骤四、成形滤波器模块接收存储器输出的符号x[m_k]，并保存在基本FIR滤波器中的移位寄存器中；

步骤五、成形滤波器模块中的并行的FIR滤波器接收符号内分段索引i_k′，其最高位MSB作为控制位，低q-1位用于产生滤波器系数ROM的地址；当最高位MSB为‘0’时，将i_k′的低q-1位作为地址i_k″；当最高位MSB为1时，对i_k′的低q-1bit逐位取反，再作为地址i_k″；

步骤六、各FIR滤波器中滤波器系数ROM存储有步骤一得到的基本FIR滤波器的滤波器系数矩阵C(n)，且C(n)上下平均分割为两部分C_l(n)与C_r(n)，根据对称性仅存储C_l(n)；n为并行FIR滤波器的索引，n＝0,1,...,N；根据步骤五产生的地址i_k″，对滤波器系数ROM寻址，提取滤波器系数C(n,i_k″)；当所述符号内分段索引i_k′的最高位MSB为‘0’时，直接输出滤波器系数C(n,i_k″)至基本FIR滤波器相应位置的乘法器上；当所述符号内分段索引i_k′的最高位MSB为‘1’时，将提取的滤波器系数C(n,i_k″)乘以(-1)ⁿ后输出至相反位置的基本FIR滤波器的乘法器上；

步骤七、基本FIR滤波器接收符号x[m_k]及滤波器系数C(n,i_k″)，进行滤波操作，输出滤波结果v(n)；

步骤八、并行FIR滤波器的滤波结果v(n)再与参数μ_k进行加权求和处理，最终输出高动态脉冲成形信号：

有益效果：

1、本设计可以有效实现高动态脉冲成形信号模拟，并适用于任意基带波形。

2、与众多脉冲成形滤波器实现方法相比，基于多项式的插值滤波器不仅可以实现变比率采样率转换，同时不存在中间采样率概念。基于多项式的插值滤波器可以满足高动态脉冲成形信号模拟的基本要求，从而本发明采用该滤波器实现。

3、基于多项式的插值滤波器采用Farrow结构，大大降低了实现复杂度。

4、引入新的脉冲成形滤波器设计参数γ，可以有效改善脉冲成形滤波器的频域性能，使得通带足够平坦，阻带抑制足够大；从而有效改善高动态脉冲成形信号的旁瓣抑制；同时，还可以在滤波器性能及实现复杂度等方面进行调节，使设计更为灵活；与其他方法相比，在滤波器性能相同的情况下，可以有效降低滤波器乘法器数量。

附图说明

图1为高动态脉冲成形信号模数混合模型。

图2为简化后的离散高动态脉冲成形信号模型。

图3为高动态脉冲成形信号模拟方法框图。

图4为索引为n的FIR滤波器结构框图。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

针对高动态脉冲成形信号模拟问题，需要采样率转换比率可以实时变化，同时希望尽量降低实现复杂度。与众多脉冲成形滤波器实现方法相比，基于多项式的插值滤波器不仅可以实现变比率采样率转换，同时不存在中间采样率概念；而且，基于多项式的插值滤波器采用Farrow结构，大大降低了实现复杂度。因此，基于多项式的插值滤波器可以满足高动态脉冲成形信号模拟的基本要求，从而本发明采用该滤波器实现。然而，为了解决滤波器性能受到多项式对冲击响应近似程度影响的问题，本发明还对该滤波器设计方法与结构进行改进，同样可以得到较好的频域性能。

本发明提供了一种高动态脉冲成形信号模拟装置，其包括：参数计算模块以及成形滤波器模块。其中成形滤波器模块的设计是本发明的核心。下面简述高动态脉冲成形信号模拟方法原理以及成形滤波器设计步骤。

根据基带脉冲成形信号在动态信道内传输特点，建立高动态脉冲成形信号模数混合模型，从而对离散高动态脉冲成形信号建模。高动态脉冲成形信号模数混合模型主要由四部分组成，如图1所示，包括数字/脉冲序列转换，脉冲成形滤波器、动态信道模型以及信号采样。

数字/脉冲序列转换部分将离散时间的待传输的基带符号序列表示为连续时间的符号脉冲序列，即

其中x[l]为基带符号序列，T₀为符号位宽，δ(t)为单位冲击函数，t为时间变量。连续时间符号脉冲序列经过脉冲成形滤波器可得连续时间的无动态脉冲成形信号

其中h_PSF(t)为脉冲成形滤波器的冲击响应。

动态信道模型用于模拟动态信道的传输时延特性，其频率响应可以表示为

H_C(jΩ)＝e^-jΩD， (C3)

其中Ω为模拟域频率，D为传输时延。因此，高动态脉冲成形信号为

最后，对上述连续高动态脉冲成形信号采样，采样时刻为t＝kT_s，T_s为模拟时钟周期，从而得到离散高动态脉冲成形信号模型为：

根据插值理论，定义基本点索引m_k与小数间隔μ_k为

其中为向下取整操作。再对脉冲成形滤波器冲击响应加窗截断，即

h(t)＝h_PSF(t)w(t)， (C7)

其中w(t)为窗函数，截断长度为2IT₀，截断范围t∈[-IT₀,IT₀)。因此，(C5)可以重写为

其中i＝m_k-l。所以，高动态脉冲成形信号模数混合模型可以简化为一个单独的数字脉冲成形滤波器，如图2所示，其离散时间的冲击响应为h(i,μ_k)＝h[(i+μ_k)T₀]，输入为基带符号序列x[m_k]，输出即为离散高动态脉冲成形信号y_d[k]。

由于模拟的高动态特性主要体现在传输延时D中，且由(C6)可知传输延时D影响了基本点索引m_k与小数间隔μ_k的取值。因此，高动态特性完全由参数m_k及μ_k决定。下面对参数m_k、μ_k与动态多普勒频率的关系进行分析。

假设信号接收机在t时刻接收到信号的传输距离为d(t)，则相应传输延时为

其中c为光速。假设信号发射机静止，接收机的径向运动速度为v(t)，则信号传输距离d(t)可以表达为

其中d₀为t＝0时刻信号的传输距离。根据多普勒效应，符号多普勒速度定义为：

其中R₀＝1/T₀为符号速率。将(C10)代入(C9)可得

对上式采样可得

其中R_d[l]＝R_d(lT_s)。将(C12)与(C8)代入(C6)可得

根据上式，m_k与μ_k可以通过NCO(数字控制振荡器)对频率字累加计算得到。频率字定义为

其中p为NCO累加器的量化位数，f_s＝1/T_s为离散信号采样频率。因此(C13)可以重写为

其中m₀与μ₀为NCO累加器初值，定义为

下面对脉冲成形滤波器设计进行分析。对冲击响应h(t)等间隔分段，设分段间隔为T＝γ^-1T₀，γ＝2^q(q＝1,2,...)为符号内分段个数，q为设定的数值，小于p，q与滤波器的频率性能相关，q越大性能越好。将T＝γ^-1T₀代入公式(1)可得

其中h(γi+i_k′,μ_k′)＝h[(γi+i_k′)T+μ_k′T]，γi+i_k′＝-γI,-γI+1,...,γI-1表示所有分段索引，

i_k′＝0,1,...,γ-1为符号内的分段索引；0≤μ_k′＜1为段内小数间隔。

利用N次多项式对分段后的冲击响应近似

其中，多项式系数c_n(γi+i_k′)与b_n(γi+i_k′)满足下式关系

其中c_n(γi+i_k′)本身满足对称性

c_n(γi+i_k′)＝(-1)ⁿc_n(-(γi+i_k′)-1) (8)

根据拉格朗日插值定理，系数b_n(γi+i_k′)可以通过下式计算得到

B＝HA (9)

其中

B＝[b_n(γi+i_k′)],H＝[h_n(γi+i_k′)],A＝[a_n(m)]^T (10)

其中h_n(γi+i_k′)＝h(γi+i_k′,n/N)，γi+i_k′和m为矩阵的行索引，n为矩阵的列索引，系数a_n(m)可以通过下式得到

上式等号右侧为拉格朗日插值的N次插值基函数，通过等号左右变量μ_k′对应次幂系数相等，从而得到a_n(m)。

将公式(6)代入公式(4)中，可得基于多项式的插值滤波器Farrow结构的数学表达式

其中

为并行FIR滤波器，共N+1个FIR滤波器并行，其传递函数为

根据(13)，

C(n,i_k″)＝{c_n(-γi+i_k″)|i＝-I,-I+1,...I-1}为当前FIR滤波器运算所需的滤波器系数，其相当于滤波器C_n(z)的γ级多项分解的初相为i_k″的多项单元。用矩阵C(n)表示滤波器C_n(z)多相分解的所有初相的多项单元，可得并行FIR滤波器的系数矩阵为：

其中C(n)每一行为一个多项单元，可见C(n)包括了所有的滤波器系数。将C(n)上下平均分割为两部分：C_l(n)与C_r(n)，根据对称性(8)，C_r(n)可以由(-1)ⁿC_l(n)旋转180°得到。因此，在存储时，只需要记录系数矩阵C_l(n)就可得到滤波器所需的所有系数，从而减少了一半的滤波器系数存储资源。

根据上述理论分析，成形滤波器系数设计步骤包括3步：

(1)选取合适的窗函数对成形滤波器冲击响应截断、平滑；

(2)对加窗后的冲击响应等间隔分段，每个符号内分段个数为γ；

(3)基于拉格朗日插值，用N阶多项式对分段后的冲击响应近似，并求解滤波器系数。

参数计算模块处理流程包括3个步骤：

(1)NCO累加器量化位数为p，根据(pbit量化后结果)设置NCO累加器初值，根据获得频率字FW[k]，根据对频率字FW[k]进行累加，计算得到m_k，输出给存储器，并利用计算得到μ_k(pbit量化后结果)，输出给成形滤波器模块，其中，R₀＝1/T₀为已知的符号速率，R_d[l]为符号多普勒频率，f_s为模拟频率；

(2)存储器根据接收的基本点索引m_k，查表后得到符号x[m_k]，输出给成形滤波器模块；

(3)累加器内容μ_k高qbit作为参数i'_k(qbit量化结果)，μ_k低p-qbit作为参数μ'_k(p-qbit量化结果)。

成形滤波器模块步骤包括6个步骤：

(1)成形滤波器模块接收存储器输出的符号x[m_k]，并保存在基本FIR滤波器中的移位寄存器中；

(2)并行的N+1个FIR滤波器寻址接收参数i_k′，其最高位MSB作为控制位，控制低q-1bit产生滤波器系数ROM的地址；当MSB为‘0’时，寻址控制子模块直接输出i_k′的低q-1bit作为地址i_k″；当MSB为1时，寻址控制子模块对i'_k的低q-1bit逐位取反，再作为地址i_k″输出；

(3)滤波器系数ROM存储滤波器系数C_l(n)；根据寻址控制模块输出地址i_k″，对ROM寻址，输出滤波器系数C(n,i_k″)；

(4)当MSB为‘0’时，系数控制子模块直接输出滤波器系数C(n,i_k″)至基本FIR滤波器相应位置的乘法器上；当MSB为‘1’时，系数控制子模块将所有滤波器系数C(n,i_k″)乘以(-1)ⁿ后输出至相反位置的基本FIR滤波器的乘法器上；

(5)基本FIR滤波器接收符号及滤波器系数C(n,i_k″)，进行滤波操作，输出v(n)；

(6)并行的N+1个FIR滤波器输出结果v(n)，再与参数μ_k进行加权求和处理，最终输出高动态脉冲成形信号y_d[k]。

装置：

本发明包括：参数计算模块以及成形滤波器模块。其中成形滤波器模块的设计是本发明的核心。包括参数计算模块与成形滤波器模块；参数计算模块包括上位机、NCO累加器、存储器与参数解算模块；成形滤波器模块包括并行的N+1个FIR滤波器模块与加权求和模块；每个FIR滤波器模块又包括寻址控制子模块、参数控制子模块、滤波器系数ROM以及基本FIR滤波器。

上位机用于接收自外部的符号速率R₀，符号多普勒速率R_d[l]以及运动初始距离d₀，计算得到频率字FW[k]与NCO累加器初值m₀、μ₀，将其输出给NCO模块；

其中p为NCO累加器的量化位数，R₀＝1/T₀为符号速率，R_d[l]为符号多普勒频率，f_s为模拟时钟频率，k为频率字索引。

NCO累加器用于接收自上位机的累加器初值m₀、μ₀及频率字FW[k]并进行累加，获得基本点索引m_k和小数间隔μ_k，将基本点索引m_k输出给存储器，将小数间隔μ_k输出给参数解算模块；

存储器进一步根据接收的基本点索引m_k读取存储的待传输信息的符号x[m_k]，输出给并行的FIR滤波器模块；

参数解算模块进一步根据接收到的pbit的小数间隔μ_k产生符号内分段索引i_k′与段内小数间隔μ_k′；i_k′为μ_k的高qbit，μ_k′为μ_k的低p-qbit；将符号内分段索引i_k′输出给各FIR滤波器模块，将段内小数间隔μ_k′输出给加权求和模块；

FIR滤波器模块中的寻址控制子模块根据接收到的符号内分段索引i_k′产生地址i_k″至滤波器系数ROM；当符号内分段索引i_k′最高位(MSB)为‘0’时，输出i_k′的低q-1bit作为地址i_k″；当符号内分段索引i_k′最高位(MSB)为‘1’时，对i_k′的低q-1bit求反作为地址i_k″；

FIR滤波器模块的滤波器系数ROM存储系数C_l(n)，根据所接收到的地址i_k″产生相应的滤波器系数C(n,i_k″)，并输出给系数控制子模块；

FIR滤波器模块的系数控制子模块根据接收到的符号内分段索引i_k′的MSB以及滤波器系数C(n,i_k″)，产生基本FIR滤波器所需的相应乘法器上的滤波器系数；当i_k′的MSB为‘0’时，将滤波器系数C(n,i_k″)直接输出至基本FIR滤波器相应位置的乘法器上；当i_k′的MSB为‘1’时，将滤波器系数C(n,i_k″)乘以(-1)ⁿ后输出至基本FIR滤波器相反位置的乘法器上；

FIR滤波器模块内的基本FIR滤波器根据接收到的信息符号x[m_k]以及滤波器系数C(n,i_k″)，经过滤波运算输出结果v(n)至加权求和模块；

加权求和模块根据接收到的并行FIR滤波器的输出v(n)，经过加权求和运算，得到最终的离散高动态脉冲成形信号y_d[k]；

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种高动态脉冲成形信号模拟装置，其特征在于，包括：参数计算模块与成形滤波器模块；参数计算模块包括上位机、NCO累加器、存储器与参数解算模块；成形滤波器模块包括并行的N+1个FIR滤波器模块与加权求和模块；FIR滤波器模块又包括寻址控制子模块、参数控制子模块、滤波器系数ROM以及基本FIR滤波器；

<mrow> <msub> <mi>&mu;</mi> <mi>k</mi> </msub> <mo>=</mo> <mrow> <mo>(</mo> <munderover> <mi>&Sigma;</mi> <mrow> <mi>l</mi> <mo>=</mo> <mn>0</mn> </mrow> <mi>k</mi> </munderover> <mi>F</mi> <mi>W</mi> <mo>(</mo> <mi>l</mi> <mo>)</mo> <mo>+</mo> <msub> <mi>&mu;</mi> <mn>0</mn> </msub> <mo>)</mo> </mrow> <mo>-</mo> <msub> <mi>m</mi> <mi>k</mi> </msub> <mo>&times;</mo> <msup> <mn>2</mn> <mi>p</mi> </msup> </mrow>

其中，p为NCO累加器的量化位数，k为频率字索引；

参数解算模块，用于根据接收到的pbit的小数间隔μ_k产生符号内分段索引i′_k与段内小数间隔μ′_k；i′_k为μ_k的高qbit，μ′_k为μ_k的低p-q bit；将符号内分段索引i′_k输出给各FIR滤波器模块，将段内小数间隔μ′_k输出给加权求和模块；

FIR滤波器模块中的寻址控制子模块，用于根据接收到的符号内分段索引i′_k产生地址i″_k至滤波器系数ROM：当符号内分段索引i′_k最高位为‘0’时，输出i′_k的低q-1bit作为地址i″_k；当符号内分段索引i′_k最高位为‘1’时，对i′_k的低q-1bit求反作为地址i″_k；

滤波器系数ROM根据所接收的地址i″_k提取相应的滤波器系数C(n,i″_k)，并输出给系数控制子模块；

系数控制子模块，用于根据接收到的符号内分段索引i′_k以及滤波器系数C(n,i″_k)，产生基本FIR滤波器所需的相应乘法器上的滤波器系数：当i′_k的最高位为‘0’时，将所接收的滤波器系数C(n,i″_k)直接输出至基本FIR滤波器相应位置的乘法器上；当i′_k的最高位为‘1’时，将所接收的滤波器系数C(n,i″_k)乘以(-1)ⁿ后输出至基本FIR滤波器相反位置的乘法器上；

<mrow> <msub> <mi>y</mi> <mi>d</mi> </msub> <mo>&lsqb;</mo> <mi>k</mi> <mo>&rsqb;</mo> <mo>&ap;</mo> <munderover> <mo>&Sigma;</mo> <mrow> <mi>n</mi> <mo>=</mo> <mn>0</mn> </mrow> <mi>N</mi> </munderover> <mi>v</mi> <mrow> <mo>(</mo> <mi>n</mi> <mo>)</mo> </mrow> <msup> <mrow> <mo>(</mo> <mn>2</mn> <msubsup> <mi>&mu;</mi> <mi>k</mi> <mo>&prime;</mo> </msubsup> <mo>-</mo> <mn>1</mn> <mo>)</mo> </mrow> <mi>n</mi> </msup> <mo>.</mo> </mrow>

2.一种高动态脉冲成形信号模拟方法，其特征在于，

步骤三、根据基本点索引m_k，读取存储的待传输信息的符号x[m_k]，输出给成形滤波器模块；根据pbit的小数间隔μ_k产生符号内分段索引i′_k与段内小数间隔μ′_k；i′_k为μ_k的高qbit，μ′_k为μ_k的低p-qbit；将符号内分段索引i′_k和段内小数间隔μ′_k输出给成形滤波器模块；成形滤波器模块中包括N+1个并行的FIR滤波器，每个FIR滤波器中具有基本FIR滤波器和滤波器系数ROM；

步骤五、成形滤波器模块中的并行的FIR滤波器接收符号内分段索引i′_k，其最高位MSB作为控制位，低q-1位用于产生滤波器系数ROM的地址；当最高位MSB为‘0’时，将i′_k的低q-1位作为地址i″_k；当最高位MSB为1时，对i′_k的低q-1bit逐位取反，再作为地址i″_k；

步骤六、各FIR滤波器中滤波器系数ROM存储有步骤一得到的基本FIR滤波器的滤波器系数矩阵C(n)，且C(n)上下平均分割为两部分C_l(n)与C_r(n)，根据对称性仅存储C_l(n)；n为并行FIR滤波器的索引，n＝0,1,...,N；根据步骤五产生的地址i″_k，对滤波器系数ROM寻址，提取滤波器系数C(n,i″_k)；当所述符号内分段索引i′_k的最高位MSB为‘0’时，直接输出滤波器系数C(n,i″_k)至基本FIR滤波器相应位置的乘法器上；当所述符号内分段索引i′_k的最高位MSB为‘1’时，将提取的滤波器系数C(n,i″_k)乘以(-1)ⁿ后输出至相反位置的基本FIR滤波器的乘法器上；

步骤七、基本FIR滤波器接收符号x[m_k]及滤波器系数C(n,i″_k)，进行滤波操作，输出滤波结果v(n)；

<mrow> <msub> <mi>y</mi> <mi>d</mi> </msub> <mo>&lsqb;</mo> <mi>k</mi> <mo>&rsqb;</mo> <mo>&ap;</mo> <munderover> <mo>&Sigma;</mo> <mrow> <mi>n</mi> <mo>=</mo> <mn>0</mn> </mrow> <mi>N</mi> </munderover> <mi>v</mi> <mrow> <mo>(</mo> <mi>n</mi> <mo>)</mo> </mrow> <msup> <mrow> <mo>(</mo> <mn>2</mn> <msubsup> <mi>&mu;</mi> <mi>k</mi> <mo>&prime;</mo> </msubsup> <mo>-</mo> <mn>1</mn> <mo>)</mo> </mrow> <mi>n</mi> </msup> <mo>.</mo> </mrow> 3