CN107170750A - 一种半导体元器件结构及其制作方法 - Google Patents
一种半导体元器件结构及其制作方法 Download PDFInfo
- Publication number
- CN107170750A CN107170750A CN201710318802.0A CN201710318802A CN107170750A CN 107170750 A CN107170750 A CN 107170750A CN 201710318802 A CN201710318802 A CN 201710318802A CN 107170750 A CN107170750 A CN 107170750A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- oxide layer
- oxide
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 91
- 239000010703 silicon Substances 0.000 claims abstract description 88
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000010276 construction Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 130
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 3
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 abstract description 10
- 238000013461 design Methods 0.000 abstract description 7
- 230000009467 reduction Effects 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明公开一种半导体元器件结构，包括绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底；第一氧化层，位于所述硅衬底的第一表面上；第二氧化层，位于所述第二氧化层上；顶层硅，位于所述第二层氧化物上；半导体器件，位于所述顶层硅内或表面；所述硅衬底的第二表面依次设置有所述第三氧化层、介电层和阻挡层；开口区贯穿所述阻挡层、介电层、第三氧化层和硅衬底；陷阱区，位于所述开口区内。本发明通过将埋氧区和开口区分别设置在硅衬底的两个相对面，且在开口区内设置有陷阱区；通过对陷阱层进行至少一层的结构设计，该发明不仅具有结构简单、制作方便和成本低的特点，而且大大提高信号传输的效率以及降低信号传输的失真率。
Description
技术领域
本发明属于半导体技术领域，涉及到一种半导体元器件结构及其制作方法。
背景技术
随着半导体技术的发展，集成电路的集成度越来越高，半导体的应用范围也越来越广，目前射频通信领域中，为了优化半导体器件的射频特性，开始广泛采用绝缘体上硅(silicon on insulator,SOI)技术，具体的SOI技术是通过形成一层埋氧层，将硅衬底硅与用于形成半导体器件的顶层硅隔离开来。
但是，由于现今对于组成的元器件的体积要求越来越高，进而对半导体的体积要求也逐渐增加，体积大的半导体在安装的过程中占有很大的安装空间，不利于芯片向轻、小等特点发展，同时芯片对信号的抗干扰能力也有待提高，由于SOI硅片的硅衬底与顶层硅之间有埋氧层隔离，硅衬底与顶层硅之间会存在固有的结电容，在一些情况下，经过的射频信号可能会干扰到半导体器件中硅衬底的载流子，使得硅衬底与硅衬底上方形成器件的区域之间的结电容会随着射频信号产生不规律的、非线性的变化，进而导致经过半导体器件的信号波形失真。
为了解决半导体的体积大、成本高以及失真率大等问题，现设计一种半导体元器件结构及其制作方法。
发明内容
本发明的目的在于提供一种半导体元器件结构及其制作方法，解决了半导体元器件的体积大、成本高以及在信号传输的过程中传输效率低和失真率大的问题。
本发明的目的可以通过以下技术方案实现：
一种半导体元器件结构，包括绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底；
第一氧化层，位于所述硅衬底的第一表面上；
第二氧化层，位于所述第二氧化层上；
顶层硅，位于所述第二层氧化物上；
半导体器件，位于所述顶层硅内或表面；
所述硅衬底的第二表面依次设置有所述第三氧化层、介电层和阻挡层；
开口区贯穿所述阻挡层、介电层、第三氧化层和硅衬底；
陷阱区，位于所述开口区内。
进一步地，所述开口区的截面为矩形、圆形或三角形结构。
进一步地，所述开口区的数量为3-6个。
进一步地，所述陷阱区包括单层结构或多层结构。
一种半导体元器件的制作方法，包括以下步骤：
步骤S1：提供一绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底，在硅衬底的第一表面依次形成第一氧化层、第二氧化层，以及在第二氧化层上形成有顶层硅；
步骤S2：在顶层硅表面及内部形成半导体器件；
步骤S3：在硅衬底的第二表面形成有第三氧化层；
步骤S4：在第三氧化层上形成有介电层；
步骤S5：在介电层上形成有阻挡层；
步骤S6：依次蚀刻阻挡层、介电层、第三氧化层和硅衬底，直至露出第一氧化层或第二氧化层，形成开口区；
步骤S7：在开口区中形成单层或多层陷阱层。
进一步地，所述第一氧化层、第二氧化层和第三氧化层采用的材料为二氧化硅、氧化锰或氧化铬中至少一种。
进一步地，所述开口区与陷阱区间的间隙填充有材料，所述填充的材料为二氧化硅、氮化硅或二氧化硅与氮化硅的混合物。
本发明的有益效果：
本发明通过将埋氧区和开口区分别设置在硅衬底的两个相对面，且形成埋氧层和半导体器件后再对开口进行设置，并在开口区内设置有陷阱区，因而由于制造工艺的先后，使得陷阱区不受埋氧层和半导体器件的形成过程的影响，保证陷阱区具有很好的使用效果，避免硅衬底与顶层硅间形成的固有结电容对硅衬底中载流子的影响，进而提高信号通过半导体器件的效率，且降低信号的失真率；通过将开口区依次贯穿阻挡层、介电层、第三氧化层和硅衬底，且在开口区设置有陷阱区，降低该半导体元器件的厚度，同时降低半导体的体积；通过对陷阱层进行至少一层的结构设计，提高信号传输的速度以及信号传输的准确性，该发明不仅具有结构简单、制作方便和成本低的特点，而且大大提高信号传输的效率，在未来半导体的信号传输过程中具有深远的意义。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图3为本发明一种半导体元器件结构示意图；
图4为本发明一种半导体元器件结构中一开口区位置示意图；
图5为本发明一种半导体元器件结构中另一开口区位置示意图；
图6为本发明一种半导体元器件结构中一陷阱层示意图；
图7为本发明一种半导体元器件结构中另一陷阱层示意图；
图8为本发明一种半导体元器件的制作方法示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1、2所示，本发明为一种半导体元器件结构，包括绝缘体上硅结构，绝缘体上硅结构包括硅衬底100，以及位于硅衬底100第一表面的第一氧化层200，以及位于第一氧化层200上的第二氧化层300，以及位于第二氧化层300上方的顶层硅400和嵌入顶层硅400内及表面的半导体器件410；
硅衬底第二表面与硅衬底100的第一表面相对设计，如图3所示，硅衬底100的第二表面上设置有第三氧化层110，以及在第三氧化层110上设置有介电层120，以及在介电层120上设置有阻挡层130，以及贯穿阻挡层130、介电层120、第三氧化层110和硅衬底100的开口区140；
如图4至7所示，开口区140的截面为矩形、圆形或三角形结构，开口区140的内侧设置有陷阱区150，陷阱区150与开口区140间存在间隙区160，间隙区160用于填充材料，使得陷阱区150与开口区140之间的间隙填充充分，增加硅衬底结构的轻度，其中填充的材料为二氧化硅、氮化硅或二氧化硅与氮化硅的混合物。
其中陷阱区150包括单层结构或多层结构，陷阱区150的层数与捕捉硅衬底100中受到射频信号的而移动的载流子的速度成正比，进而使得硅衬底100与半导体顶层硅410间的结电容相对减小，提高信号传输的速度以及信号传输的准确性。
如图8所示，本发明提供的一种半导体元器件的制作方法，包括以下步骤：
步骤S1：提供一绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底100，在硅衬底的第一表面依次形成第一氧化层200、第二氧化层300，以及在第二氧化层300上形成有顶层硅400；
步骤S2：在顶层硅400表面及内部形成半导体器件410；
步骤S3：在硅衬底100的第二表面形成有第三氧化层110；
步骤S4：在第三氧化层110上形成有介电层120；
步骤S5：在介电层上形成有阻挡层130；
步骤S6：依次蚀刻阻挡层130、介电层120、第三氧化层110和硅衬底100，直至露出第一氧化层200或第二氧化层300,形成开口区140；
步骤S7：在开口区140中形成单层或多层陷阱层150。
该实施例中第一氧化层200为埋氧层；也可将第二氧化层300设置为埋氧层，若第二氧化层300为埋氧层，则开口区140依次贯穿阻挡层130、介电层120、第三氧化层110、硅衬底100和第一氧化层200。
陷阱区150与开口区140间的间隙通过添加填充材料进行填充，用于增加硅衬底架构的强度，填充的材料为二氧化硅、氮化硅或二氧化硅与氮化硅的混合物。
本实施例中形成的陷阱区150通过机械结构对其进行研磨，使得表面光滑、平整。
本实施例中第一氧化层200、第二氧化层300和第三氧化层110所采用的材料为二氧化硅、氧化锰或氧化铬中至少一种。
本实施例中绝缘体上硅结构上的开口区140的数量在3-6个，避免开口区140的数量过多造成硅衬底的硬度降低。
本发明通过将埋氧区和开口区分别设置在硅衬底的两个相对面，且形成埋氧层和半导体器件后再对开口进行设置，并在开口区内设置有陷阱区，因而由于制造工艺的先后，使得陷阱区不受埋氧层和半导体器件的形成过程的影响，保证陷阱区具有很好的使用效果，避免硅衬底与顶层硅间形成的固有结电容对硅衬底中载流子的影响，进而提高信号通过半导体器件的效率，且降低信号的失真率；通过将开口区依次贯穿阻挡层、介电层、第三氧化层和硅衬底，且在开口区设置有陷阱区，降低该半导体元器件的厚度，同时降低半导体的体积；通过对陷阱层进行至少一层的结构设计，提高信号传输的速度以及信号传输的准确性，该发明不仅具有结构简单、制作方便和成本低的特点，而且大大提高信号传输的效率，在未来半导体的信号传输过程中具有深远的意义。
以上内容仅仅是对本发明的构思所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的构思或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。
Claims (7)
1.一种半导体元器件结构，其特征在于：包括绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底(100)；
第一氧化层(200)，位于所述硅衬底(100)的第一表面上；
第二氧化层(300)，位于所述第二氧化层(200)上；
顶层硅(400)，位于所述第二层氧化物(300)上；
半导体器件(410)，位于所述顶层硅(400)内或表面；
所述硅衬底(100)的第二表面依次设置有所述第三氧化层(110)、介电层(120)和阻挡层(130)；
开口区(140)贯穿所述阻挡层(130)、介电层(120)、第三氧化层(110)和硅衬底(100)；
陷阱区(150)，位于所述开口区(140)内。
2.根据权利要求1所述的一种半导体元器件结构，其特征在于：所述开口区(140)的截面为矩形、圆形或三角形结构。
3.根据权利要求1所述的一种半导体元器件结构，其特征在于：所述开口区(140)的数量为3-6个。
4.根据权利要求1所述的一种半导体元器件结构，其特征在于：所述陷阱区(150)包括单层结构或多层结构。
5.如权利要求1-4中任一项所述的一种半导体元器件的制作方法，其特征在于，包括以下步骤：
步骤S1：提供一绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底(100)，在硅衬底的第一表面依次形成第一氧化层(200)、第二氧化层(300)，以及在第二氧化层(300)上形成有顶层硅(400)；
步骤S2：在顶层硅(400)表面及内部形成半导体器件(410)；
步骤S3：在硅衬底(100)的第二表面形成有第三氧化层(110)；
步骤S4：在第三氧化层(110)上形成有介电层(120)；
步骤S5：在介电层(120)上形成有阻挡层(130)；
步骤S6：依次蚀刻阻挡层(130)、介电层(120)、第三氧化层(110)和硅衬底(100)，直至露出第一氧化层(200)或第二氧化层(300)，形成开口区(140)；
步骤S7：在开口区(140)中形成单层或多层陷阱层(150)。
6.根据权利要求5所述的一种半导体元器件的制作方法，其特征在于：所述第一氧化层(200)、第二氧化层(300)和第三氧化层(110)采用的材料为二氧化硅、氧化锰或氧化铬中至少一种。
7.根据权利要求5所述的一种半导体元器件结构，其特征在于：所述开口区(140)与陷阱区(150)间的间隙填充有材料，所述填充的材料为二氧化硅、氮化硅或二氧化硅与氮化硅的混合物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710318802.0A CN107170750B (zh) | 2017-05-08 | 2017-05-08 | 一种半导体元器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710318802.0A CN107170750B (zh) | 2017-05-08 | 2017-05-08 | 一种半导体元器件结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170750A true CN107170750A (zh) | 2017-09-15 |
| CN107170750B CN107170750B (zh) | 2019-08-02 |
Family
ID=59813634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710318802.0A Active CN107170750B (zh) | 2017-05-08 | 2017-05-08 | 一种半导体元器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170750B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109637971A (zh) * | 2018-12-07 | 2019-04-16 | 合肥市华达半导体有限公司 | 一种具有改进性能的半导体器件 |
| CN110021559A (zh) * | 2018-01-09 | 2019-07-16 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101065840A (zh) * | 2004-12-08 | 2007-10-31 | 先进微装置公司 | 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法 |
| CN101593771A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN101692434A (zh) * | 2009-10-15 | 2010-04-07 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的深槽隔离结构的填充方法 |
| CN102945851A (zh) * | 2012-11-30 | 2013-02-27 | 上海宏力半导体制造有限公司 | 绝缘体上硅结构以及半导体器件结构 |
| CN103824837A (zh) * | 2014-03-10 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 半导体器件结构及其制作方法 |
-
2017
- 2017-05-08 CN CN201710318802.0A patent/CN107170750B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101065840A (zh) * | 2004-12-08 | 2007-10-31 | 先进微装置公司 | 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法 |
| CN101593771A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN101692434A (zh) * | 2009-10-15 | 2010-04-07 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的深槽隔离结构的填充方法 |
| CN102945851A (zh) * | 2012-11-30 | 2013-02-27 | 上海宏力半导体制造有限公司 | 绝缘体上硅结构以及半导体器件结构 |
| CN103824837A (zh) * | 2014-03-10 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 半导体器件结构及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110021559A (zh) * | 2018-01-09 | 2019-07-16 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN110021559B (zh) * | 2018-01-09 | 2021-08-24 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN109637971A (zh) * | 2018-12-07 | 2019-04-16 | 合肥市华达半导体有限公司 | 一种具有改进性能的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170750B (zh) | 2019-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110429118A (zh) | 显示面板及其制备方法和显示装置 | |
| US7906381B2 (en) | Method for integrating silicon-on-nothing devices with standard CMOS devices | |
| CN103594440B (zh) | 半导体基板 | |
| EP1860686A3 (en) | Semiconductor memory device having a recess-type control gate electrode and method of fabricating the semiconductor memory device | |
| SG126734A1 (en) | Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices | |
| TW200603384A (en) | Integrated circuit devices including a dual gate stack structure and methods of forming the same | |
| US20230060193A1 (en) | Integrated High Voltage Isolation Capacitor and Digital Capacitive Isolator | |
| CN107170750A (zh) | 一种半导体元器件结构及其制作方法 | |
| CN103552980A (zh) | Mems芯片圆片级封装方法及其单片超小型mems芯片 | |
| CN105244315B (zh) | 显示面板结构及制备方法 | |
| CN103744238A (zh) | 阵列基板及显示装置 | |
| CN104282751B (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 | |
| CN104409464A (zh) | 带应力保护结构的高可靠性影像传感器封装 | |
| CN106252360A (zh) | 显示屏及其制作方法 | |
| CN109192701B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN110429092A (zh) | 图像传感器及其形成方法 | |
| CN102509730A (zh) | 图像传感器制备方法 | |
| JP2003174082A (ja) | 半導体装置およびその製造方法 | |
| CN209087817U (zh) | 微波芯片封装结构 | |
| CN103824837B (zh) | 半导体器件结构及其制作方法 | |
| CN206878006U (zh) | 一种用于检测平面vdmos栅击穿的测试结构 | |
| CN102364674B (zh) | 接触孔刻蚀方法、集成电路制造方法以及集成电路 | |
| CN202231013U (zh) | 无硅通孔低成本图像传感器封装结构 | |
| CN109637971A (zh) | 一种具有改进性能的半导体器件 | |
| CN102544045B (zh) | 带有绝缘埋层的图像传感器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220616 Address after: 230000 Room 301 and 302, building 4, phase I, mechanical and Electrical Industrial Park, No. 767, Yulan Avenue, high tech Zone, Hefei City, Anhui Province Patentee after: Hefei Huayu Semiconductor Co.,Ltd. Address before: 6 / F, building B, public service and applied technology R & D Center for scientific and technological innovation, Hewu Beng Experimental Zone, 860 Wangjiang West Road, high tech Zone, Hefei City, Anhui Province, 230000 Patentee before: HEFEI HUADA SEMICONDUCTOR Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: 230000, No. 66 Tiantangzhai Road, High tech Zone, Hefei City, Anhui Province Patentee after: Hefei Huayu Semiconductor Co.,Ltd. Country or region after: China Address before: 230000 Room 301 and 302, building 4, phase I, mechanical and Electrical Industrial Park, No. 767, Yulan Avenue, high tech Zone, Hefei City, Anhui Province Patentee before: Hefei Huayu Semiconductor Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |