CN107134495B - 一种半导体晶体管结构及其制备方法 - Google Patents
一种半导体晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN107134495B CN107134495B CN201710457174.4A CN201710457174A CN107134495B CN 107134495 B CN107134495 B CN 107134495B CN 201710457174 A CN201710457174 A CN 201710457174A CN 107134495 B CN107134495 B CN 107134495B
- Authority
- CN
- China
- Prior art keywords
- lightly doped
- layer
- drain
- source region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000010276 construction Methods 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 2
- 125000001475 halogen functional group Chemical group 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 43
- 230000000694 effects Effects 0.000 abstract description 15
- 238000002955 isolation Methods 0.000 abstract description 15
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 238000012545 processing Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 125000005843 halogen group Chemical group 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910008486 TiSix Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910019044 CoSix Inorganic materials 0.000 description 3
- 229910005889 NiSix Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- -1 SiON Chemical compound 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体晶体管结构及其制备方法，该结构包括：半导体衬底、位于半导体衬底上的沟道、位于沟道上的栅极组件、位于栅极组件侧壁的侧壁隔离结构、分别位于沟道两端的源区和漏区、以及源、漏接触电极；其中侧壁隔离结构由栅极组件侧壁向外依次包括第一隔离层、第二隔离层以及第三隔离层；源区包括第一轻掺杂源区、第二轻掺杂源区以及重掺杂源区；漏区包括第一轻掺杂漏区、第二轻掺杂漏区以及重掺杂漏区。本发明有效改善了热电子效应及源漏穿通等漏电问题，并且简化制程使源漏注入区域屏蔽以接触窗结构作自对准注入。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及一种半导体晶体管结构及其制备方法。
背景技术
随着集成电路技术的快速发展，集成电路中器件的密集度越来越高，半导体器件的特征尺寸不断减小，特别是有效栅长(effective gate length)的缩短，短沟道效应(Short-channel effects)导致的漏电问题、热载流子效应(Hot carrier effect)等问题，对器件可靠性提出了挑战。
专利公开号为CN101248528B的一篇专利文献，名为存储器上的侧壁隔离件，公开了一种在存储器件上制造侧壁间隔件(sidewall spacer)的方法、以及包括这种侧壁间隔件的存储器件，在其外围电路中的晶体管的侧壁间隔为“L”型，厚度大于其存储阵列中晶体管的侧壁间隔，并利用该侧壁间隔的厚度来确定外围电路中晶体管源极/漏极注入的位置。其中提到使用侧壁间隔使源极与漏极的离子注入分步进行，梯度式的掺杂分布，即源漏外延的轻掺杂区域(LDD)和源漏重掺杂区域，这对于短沟道效应的改善具有帮助。此外，也可改善组件的可靠度，如热电子效应。然而，目前这种仅包含轻掺杂区域和重掺杂区域的简单的梯度分布，对器件性能的改善并不能满足器件尺寸进一步缩小的要求。
因此，如何能够进一步改善器件的短沟道效应，提高半导体器件的可靠性，已成为本领域技术人员亟待解决的一个重要问题。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种半导体晶体管结构及其制备方法，用于改善现有技术中短沟道效应导致的种种问题。
为实现上述目的及其他相关目的，本发明提供一种半导体晶体管结构，包括：
半导体衬底；
沟道，位于所述半导体衬底之上；
栅极组件，位于所述沟道之上，所述栅极组件包括栅氧层、位于所述栅氧层上的栅电极；侧壁隔离结构，位于所述栅极组件的侧壁，由所述栅极组件侧壁由内向外依次包括第一隔离层、第二隔离层以及第三隔离层；
源区和漏区，形成于所述半导体衬底中并分别位于所述沟道的两端，所述源区包括由所述沟道向外依次排布的第一轻掺杂源区、第二轻掺杂源区以及重掺杂源区；所述漏区包括由所述沟道向外依次排布的第一轻掺杂漏区、第二轻掺杂漏区以及重掺杂漏区；及
源接触电极和漏接触电极，分别设置于所述重掺杂源区和所述重掺杂漏区的上方；其中在相邻两个的所述栅极组件中的所述第一隔离层之间的第一间隙界定所述第一轻掺杂源区与所述第一轻掺杂漏区的形成轮廓、所述第二隔离层之间的第二间隙界定所述第二轻掺杂源区与所述第二轻掺杂漏区的形成轮廓、以及所述第三隔离层之间的第三间隙界定所述重掺杂源区与所述重掺杂漏区的任一形成轮廓。
可选地，晕环区形成于所述半导体衬底中在所述第一轻掺杂源区下方且所述第二轻掺杂源区靠近所述沟道的一侧，以及在所述第一轻掺杂漏区下方且所述第二轻掺杂漏区靠近所述沟道的一侧。
进一步可选地，所述晕环区的掺杂类型与所述半导体晶体管的沟道导电类型相反。
可选地，所述栅极组件还包括位于所述栅氧层与所述栅电极之间的多晶硅栅，所述多晶硅栅采用掺杂多晶硅，其掺杂类型与所述半导体晶体管的沟道导电类型相同。
可选地，所述栅电极包括金属衬垫层和位于所述金属衬垫层上的金属钨；所述金属衬垫层的材料包含具有导电性能的金属-非金属化合物、多元化合物和合金中的其中一种，其电阻率为2×10-8～1×102Ω·m，任一的所述源接触电极和所述漏接触电极皆包括金属钨和包裹所述金属钨的金属衬垫层，所述金属衬垫层的材料选自于具有导电性能的金属-非金属化合物、多元化合物、合金中所构成群组的其中一种，其电阻率为2×10-8～1×102Ω·m。
可选地，所述侧壁隔离结构的材料选自于氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)、氧化硅(SiO2)中所构成群组的其中一种，其电阻率为2×1011～1×1025Ω·m。
可选地，所述第一隔离层的材料包含氮化硅(SiN)，第二隔离层的材料包含氧化硅(SiO2)，第三隔离层的材料至少包含氮化硅(SiN)和氮氧化硅(SiON)中的其中一种。
可选地，所述第一轻掺杂源区、所述第二轻掺杂源区、所述第一轻掺杂漏区以及所述第二轻掺杂漏区的任一掺杂浓度低于所述重掺杂漏区和所述重掺杂源区的任一掺杂浓度；并且所述第一轻掺杂源区、所述第二轻掺杂源区、所述重掺杂源区、所述第一轻掺杂漏区、所述第二轻掺杂漏区、所述重掺杂漏区的掺杂类型与所述半导体晶体管的沟道导电类型相同。
可选地，所述重掺杂源区用于接合所述源接触电极的表面相对凹陷于所述第一轻掺杂源区与所述第二轻掺杂源区的上表面，并且所述重掺杂漏区用于接合所述漏接触电极的表面相对凹陷于所述第一轻掺杂漏区与所述第二轻掺杂漏区的上表面。
为实现上述目的及其他相关目的，本发明还提供一种半导体晶体管结构的制备方法，包括如下步骤：
S1在半导体衬底上依次形成沟道区层、栅氧层、多晶硅栅层、栅电极层和介质层；
S2刻蚀沟槽至所述栅氧层，根据所述栅电极层预设的栅电极宽度定义形成栅极组件；
S3在步骤S2所得的所述栅极组件结构表面形成第一隔离层材料；
S4刻蚀去除位于所述沟槽底部的第一隔离层材料、所述栅氧层和所述沟道区层，在所述沟槽底部露出所述半导体衬底，并在相邻两个的所述栅极组件中的所述第一隔离层材料之间形成第一间隙；
S5向所述沟槽底部进行第一次离子注入，在所述半导体衬底内形成第一轻掺杂源区和第一轻掺杂漏区，其中所述第一间隙界定所述第一轻掺杂源区与所述第一轻掺杂漏区的形成轮廓；
S6在步骤S5所得结构表面形成第二隔离层材料；
S7刻蚀去除所述栅极组件顶部和所述沟槽底部的第二隔离层材料，在所述沟槽底部露出部分所述第一轻掺杂源区和第一轻掺杂漏区，并在相邻两个的所述栅极组件中的所述第二隔离层材料之间形成第二间隙；
S8向所述沟槽底部进行第二次离子注入，在所述半导体衬底内形成第二轻掺杂源区和第二轻掺杂漏区；其中所述第二间隙界定所述第二轻掺杂源区与所述第二轻掺杂漏区的形成轮廓；
S9在步骤S8所得结构表面形成第三层隔离层材料；
S10向所述沟槽填充介质材料，使所述介质材料填满所述沟槽并覆盖步骤S9所得结构的顶部；
S11刻蚀出源接触通孔和漏接触通孔在相邻两个的所述栅极组件中的所述第三隔离层材料之间，任一的所述源接触通孔和所述漏接触通孔具有在所述第三隔离层材料之间的第三间隙；
S12经由所述源接触通孔和所述漏接触通孔进行第三次离子注入，分别形成重掺杂源区和重掺杂漏区，其中所述第三间隙界定所述重掺杂源区与所述重掺杂漏区的任一形成轮廓；及
S13在所述源接触通孔和所述漏接触通孔内形成源接触电极和漏接触电极。
可选地，步骤S8中，向所述沟槽底部进行第二次离子注入时，并采用倾斜角度离子注入，在所述第一轻掺杂源区和所述第一轻掺杂漏区的下方，与所述第二轻掺杂源区和第二轻掺杂漏区靠近所述沟道区两端的部位，形成晕环区。
可选地，步骤S1中，形成所述多晶硅栅层时，包括对所述多晶硅栅层进行离子注入。
可选地，刻蚀所述第一隔离层材料、所述第二隔离层材料、所述源接触通孔和所述漏接触通孔采用等离子体干法刻蚀。
可选地，在离子注入后，形成所述第一轻掺杂源区、所述第二轻掺杂源区、所述重掺杂漏区、所述第一轻掺杂漏区、所述第二轻掺杂漏区、所述重掺杂源区以及所述晕环区后进行退火扩散的步骤。
可选地，步骤S10中，采用旋涂介电材料的方法填充介质材料，并通过干法刻蚀或化学机械抛光平坦化顶部表面。
可选地，形成所述第一隔离层材料、所述第二隔离层材料、所述第三隔离层材料的方法为原子层沉积或低压化学气相沉积；形成所述栅电极层、所述源接触电极以及所述漏接触电极的方法为原子层沉积、化学气相沉积或物理气相沉积。
可选地，步骤S7刻蚀去除所述沟槽底部的所述第二隔离层材料时，过刻蚀入所述半导体衬底，过刻蚀深度为第一深度；步骤S11刻蚀所述源、漏接触通孔时，在底部过刻蚀入所述半导体衬底，过刻蚀深度为第二深度；所述第二深度大于所述第一深度。
为实现上述目的及其他相关目的，本发明提供一种半导体晶体管结构，包括：
半导体衬底，包含源漏区及沟道，所述源漏区包括由所述沟道向外依次排布的第一轻掺杂区、第二轻掺杂区以及重掺杂区；
栅极组件，位于所述沟道之上，所述栅极组件包括栅氧层、位于所述栅氧层上的栅电极；及
侧壁隔离结构，位于所述栅极组件的侧壁，由所述栅极组件侧壁包括第一隔离层、第二隔离层以及第三隔离层；
其中在相邻两个的所述栅极组件中的所述第一隔离层之间的第一间隙界定所述第一轻掺杂区的形成轮廓、所述第二隔离层之间的第二间隙界定所述第二轻掺杂区的形成轮廓、以及所述第三隔离层之间的第三间隙界定所述重掺杂区的形成轮廓。
可选地，所述第二轻掺杂区连接所述第一轻掺杂区与所述重掺杂区，并且所述第二轻掺杂区的掺杂深度相对大于所述第一轻掺杂区的掺杂深度，亦相对大于所述重掺杂区的掺杂深度。
可选地，所述第一隔离层与所述第三隔离层包含相同隔离层材料，而产生不相同于所述第二隔离层的刻蚀选择比。即所述侧壁隔离结构的各隔离层材料为交替变化。
如上所述，本发明的半导体晶体管结构及其制备方法，具有以下有益效果：
本发明的半导体晶体管结构及制备方法，采用了多层复合结构作为侧壁隔离，利用侧壁隔离结构形成多梯度的掺杂分布，有效改善了热电子效应及源漏穿通等漏电问题，提高了器件可靠性，并且简化制程使源漏注入区域屏蔽以接触窗结构作自对准注入。
附图说明
图1显示为本发明实施例提供的半导体晶体管结构的示意图。
图2a-2n显示为本发明实施例提供的半导体晶体管结构的制备流程示意图。
元件标号说明
100 半导体衬底
200 沟道
200’ 沟道区层
300 栅极组件
301 栅氧层
302 多晶硅栅
302’ 多晶硅栅层
303 栅电极
303’ 栅电极层
3031 栅电极的金属衬垫层
3032 栅电极的金属钨
304 介质层
400 侧壁隔离结构
401 第一隔离层
401’ 第一隔离层材料
402 第二隔离层
402’ 第二隔离层材料
403 第三隔离层
403’ 第三隔离层材料
501 第一轻掺杂源区
502 第二轻掺杂源区
503 重掺杂源区
504 源接触电极
5041 源接触电极的金属衬垫层
5042 源接触电极的金属钨
601 第一轻掺杂漏区
602 第二轻掺杂漏区
603 重掺杂漏区
604 漏接触电极
6041 漏接触电极的金属衬垫层
6042 漏接触电极的金属钨
700 晕环区
800 介质材料
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
为了改善短沟道效应，本实施例将提供一种侧壁隔离(sidewall spacer)为多层复合结构的半导体晶体管及制备方法，利用侧壁隔离结构形成多梯度的源漏掺杂分布，可有效改善热电子效应及源漏穿通等漏电问题。
请参阅图1，本实施例提供的半导体晶体管结构，包括：
半导体衬底100；
沟道200，位于所述半导体衬底100之上；
栅极组件300，位于所述沟道200之上，包括栅氧层301、以及位于所述多晶硅栅302上的栅电极303；
侧壁隔离结构400，位于所述栅极组件300的侧壁，由所述栅极组件300侧壁向外依次包括第一隔离层401、第二隔离层402以及第三隔离层403；
源区和漏区，形成于所述半导体衬底100中，分别位于所述沟道200的两端，所述源区包括由所述沟道200向外依次排布的第一轻掺杂源区501、第二轻掺杂源区502以及重掺杂源区503；所述漏区包括由所述沟道200向外依次排布的第一轻掺杂漏区601、第二轻掺杂漏区602以及重掺杂漏区603；在所述第一轻掺杂源区501下方所述第二轻掺杂源区502靠近所述沟道200的一侧；
源接触电极504、漏接触电极604，分别设置于所述重掺杂源区503和所述重掺杂漏区603的上方。
具体地，在相邻两个的所述栅极组件300中的所述第一隔离层401之间的第一间隙可以界定所述第一轻掺杂源区501与所述第一轻掺杂漏区601的形成轮廓、所述第二隔离层402之间的第二间隙可以界定所述第二轻掺杂源区502与所述第二轻掺杂漏区602的形成轮廓、以及所述第三隔离层403之间的第三间隙可以界定所述重掺杂源区503与所述重掺杂漏区603的任一形成轮廓。
具体地，所述半导体衬底100可以为硅或其他适合的半导体材料衬底，本实施例中所述半导体衬底100为硅衬底上的P阱外延层。
具体地，所述沟道200的掺杂类型和掺杂浓度可以根据阈值电压的需要进行调整，例如可以为轻掺杂的N型或P型。
具体地，所述栅极组件300还可以包括位于所述栅氧层301上的多晶硅栅302。栅氧层301可以为SiO2或其他适合的介电材料。多晶硅栅302可以采用掺杂多晶硅，其掺杂类型与所述半导体晶体管的沟道导电类型相同，以增强多晶硅栅302的导电性。即当所述半导体晶体管为PMOS时，所述多晶硅栅302的掺杂类型为P型；当所述半导体晶体管为NMOS时，所述多晶硅栅302的掺杂类型为N型。栅电极303可以包括金属衬垫层3031和位于所述金属衬垫层3031上的金属钨3032。其中，所述金属衬垫层3031的材料为具有导电性能的金属-非金属化合物、多元化合物或合金，电阻率为2×10-8～1×102Ω·m，例如可以是TiN、TiSix、CoSix、NiSix或TiSixNy。
具体地，所述侧壁隔离结构400的材料至少包括SiN、SiON、SiCN、SiO2中的一种，电阻率为2×1011～1×1025Ω·m。本实施例中，所述第一隔离层401为SiN、第二隔离层402为SiO2、第三隔离层403为SiN或SiON。
具体地，在所述第一轻掺杂漏区601下方所述第二轻掺杂漏区602靠近所述沟道200的一侧，可以设置有晕环(halo)区700。所述晕环区700的掺杂类型与所述半导体晶体管的沟道导电类型相反，以避免反穿通漏电流，防止源漏穿通，即当所述半导体晶体管为PMOS时，所述晕环区700的掺杂类型为N型；当所述半导体晶体管为NMOS时，所述晕环区700的掺杂类型为P型。
具体地，所述第一轻掺杂源区501、第二轻掺杂源区502、第一轻掺杂漏区601以及第二轻掺杂漏区602的任一掺杂浓度要低于所述重掺杂漏区503和重掺杂源区603的任一掺杂浓度；所述第一轻掺杂源区501、第二轻掺杂源区502、重掺杂源区503、第一轻掺杂漏区601、第二轻掺杂漏区602、重掺杂漏区603的掺杂类型与所述半导体晶体管的沟道导电类型相同，即当所述半导体晶体管为PMOS时，所述第一轻掺杂源区501、第二轻掺杂源区502、重掺杂源区503、第一轻掺杂漏区601、第二轻掺杂漏区602、重掺杂漏区603的掺杂类型为P型；当所述半导体晶体管为NMOS时，所述第一轻掺杂源区501、第二轻掺杂源区502、重掺杂源区503、第一轻掺杂漏区601、第二轻掺杂漏区602、重掺杂漏区603的掺杂类型为N型。在本实施例中，所述重掺杂源区503用于接合所述源接触电极504的表面可以相对凹陷于所述第一轻掺杂源区501与所述第二轻掺杂源区502的上表面，并且所述重掺杂漏区603用于接合所述漏接触电极604的表面可以相对凹陷于所述第一轻掺杂漏区601与所述第二轻掺杂漏区602的上表面。具体地，源接触电极504和漏接触电极604结构相同，可以包括金属钨5042，6042和包裹所述金属钨5042，6042的金属衬垫层5041，6041。其中，所述金属衬垫层5041，6041的材料为具有导电性能的金属-非金属化合物、多元化合物或合金，电阻率为2×10-8～1×102Ω·m，例如可以为TiN、TiSix、CoSix、NiSix或TiSixNy。
下面进一步详细说明本实施例提供的半导体晶体管结构的制备方法。
请参阅图2a-2n，本实施例提供的半导体晶体管结构的制备方法，包括如下步骤：
S1在半导体衬底100上依次形成沟道区层200’、栅氧层301、多晶硅栅层302’、栅电极层303’和介质层304，如图2a所示。
本实施例中，半导体衬底100采用P阱外延层；沟道区层200’根据阈值电压的需要设计掺杂类型和掺杂浓度；栅氧层301采用SiO2；形成多晶硅栅层302’时，包括对多晶硅栅层302’进行离子注入，以增强导电性；栅电极层303’包括金属衬垫层3031和位于所述金属衬垫层3031上的金属钨3032。其中，所述金属衬垫层3031的材料为具有导电性能的金属-非金属化合物、多元化合物或合金，电阻率为2×10-8～1×102Ω·m，例如可以是TiN、TiSix、CoSix、NiSix或TiSixNy。介质层304采用SiN或其他适合的绝缘材料。形成所述栅电极层303’的方法为原子层沉积、化学气相沉积或物理气相沉积。
S2刻蚀沟槽至栅氧层301，根据预设的栅电极宽度定义形成栅极组件300。如图2b所示，所述栅极组件300包括预设宽度w1的栅电极303和多晶硅栅302以及其下的栅氧层301。预设宽度w1可根据实际需要的栅电极宽度来设定。
S3在步骤S2所得结构表面形成第一隔离层材料401’。如图2c所示，所述第一隔离层材料401’覆盖所述沟槽的内表面。本实施例中，所述第一隔离层材料401’的材料为SiN，形成所述第一隔离层材料401’的方法为原子层沉积或低压化学气相沉积。
S4刻蚀去除位于所述沟槽底部的第一隔离层材料401’、栅氧层301和沟道区层200’，在所述沟槽底部露出所述半导体衬底100，保留在所述沟槽侧壁的第一隔离层材料401’，得到位于所述栅极组件300侧壁的第一隔离层401。在相邻两个的所述栅极组件300中的第一隔离层401之间形成第一间隙。如图2d所示，所述第一隔离层401覆盖栅电极303和多晶硅栅302的侧壁。本实施例中，具体采用等离子体干法刻蚀的方法进行本步骤的刻蚀。
S5如图2e所示，向所述沟槽底部进行离子注入，在所述半导体衬底100内形成第一轻掺杂源区501和第一轻掺杂漏区601。其中所述第一间隙界定所述第一轻掺杂源区501与所述第一轻掺杂漏区601的形成轮廓。
S6在步骤S5所得结构表面形成第二隔离层材料402’。如图2f所示，所述第二隔离层材料402’覆盖所述沟槽侧壁的第一隔离层401、所述沟槽底部的第一轻掺杂源区501和第一轻掺杂漏区601。本实施例中，所述第二隔离层材料402’的材料为SiO2，形成所述第二隔离层材料402’的方法为原子层沉积或低压化学气相沉积。
S7刻蚀去除所述栅极组件300顶部和所述沟槽底部的第二隔离层材料402’，保留位于所述沟槽侧壁的第二隔离层材料402’，得到第二隔离层402，在所述沟槽底部露出部分所述第一轻掺杂源区501和第一轻掺杂漏区601，如图2g所示。在相邻两个的所述栅极组件300中的第二隔离层402之间形成第二间隙。本实施例中，具体采用等离子体干法刻蚀的方法进行本步骤的刻蚀。为了形成源漏区的渐变结，刻蚀去除所述沟槽底部的第二隔离层材料402’时，过刻蚀入半导体衬底100，过刻蚀深度为第一深度d1。具体地，第一深度d1可以为1～8nm。
S8如图2h所示，向所述沟槽底部进行离子注入，形成第二轻掺杂源区502和第二轻掺杂漏区602。其中所述第二间隙界定所述第二轻掺杂源区502与所述第二轻掺杂漏区602的形成轮廓。此外，还可以采用倾斜角度离子注入，在所述第一轻掺杂源区501和第一轻掺杂漏区601的下方所述第二轻掺杂源区502和第二轻掺杂漏区602靠近所述沟道200的一侧，形成晕环(halo)区700，倾斜角度为θ。
S9在步骤S8所得结构表面形成第三层隔离层材料403’；如图2i所示，所述第三层隔离层材料403’覆盖所述沟槽侧壁的第二隔离层402、所述沟槽底部的第二轻掺杂源区502和第二轻掺杂漏区602。本实施例中，第三层隔离层材料403’的材料为SiN或SiON，采用原子层沉积或低压化学气相沉积形成。
S10如图2j所示，向所述沟槽填充介质材料800，使所述介质材料800填满所述沟槽并覆盖步骤S9所得结构的顶部。具体地，可以采用旋涂介电材料(Spin On Dielectric，SOD)的方法填充介质材料800，并通过干法刻蚀或化学机械抛光(CMP)平坦化顶部表面。介质材料800覆盖在步骤S9所得结构的顶部具有一定厚度h1。
S11如图2k所示，刻蚀出源、漏接触通孔(contact via)。可以在相邻两个的所述栅极组件300中的所述第三隔离层材料403’之间，任一的所述源接触通孔和所述漏接触通孔具有在所述第三隔离层材料403’之间的第三间隙。刻蚀源、漏接触通孔时，在底部过刻蚀入半导体衬底100，以形成源漏区的渐变结。过刻蚀深度为第二深度d2，具体地，第二深度d2可以为2～15nm。刻蚀源、漏接触通孔可以采用等离子体干法刻蚀。
S12如图2l所示，经由所述源、漏接触通孔进行离子注入，分别形成重掺杂源区503和重掺杂漏区603，即实现源漏极的自对准离子注入。其中所述第三间隙界定所述重掺杂源区503与所述重掺杂漏区603的任一形成轮廓。
S13如图2m所示，在所述源、漏接触通孔内分别形成源触电极504和漏接触电极604。具体地，源触电极504和漏接触电极604分别包括金属钨5042，6042和包裹所述金属钨5042，6042的金属衬垫层5041，6041。形成源触电极504和漏接触电极604的方法可以为原子层沉积、化学气相沉积或物理气相沉积。
具体地，形成所述第一轻掺杂源区501、第二轻掺杂源区502、重掺杂源区503、第一轻掺杂漏区601、第二轻掺杂漏区602、重掺杂漏区603以及晕环(halo)区700还包括在离子注入后进行退火扩散，图2n为各掺杂区实施退火扩散之后的示意图。实际应用中，退火扩散可以在每次离子注入之后实施。
需要说明的是，上述制备方法可以用于制备单个半导体晶体管，例如PMOS或NMOS，也可以采用本方法同时制备多个半导体晶体管结构，例如制作CMOS结构或制作集成电路中的晶体管阵列等器件结构。
综上所述，本发明的半导体晶体管结构及制备方法，采用了多层复合结构作为侧壁隔离，利用侧壁隔离结构形成多梯度的掺杂分布，有效改善了热电子效应及源漏穿通等漏电问题，提高了器件可靠性，并且简化制程使源漏注入区域屏蔽以接触窗结构作自对准注入。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种半导体晶体管结构的制备方法，其特征在于，所述方法包括以下步骤：
S1、在半导体衬底上依次形成沟道区层、栅氧层、多晶硅栅层、栅电极层和介质层；
S2、刻蚀沟槽至所述栅氧层，根据所述栅电极层预设的栅电极宽度定义形成栅极组件；
S3、在步骤S2所得的所述栅极组件结构表面形成第一隔离层材料；
S4、刻蚀去除位于所述沟槽底部的第一隔离层材料、所述栅氧层和所述沟道区层，在所述沟槽底部露出所述半导体衬底，并在相邻所述第一隔离层材料之间形成第一间隙；
S5、向所述沟槽底部进行第一次离子注入，在所述半导体衬底内形成第一轻掺杂源区和第一轻掺杂漏区，其中所述第一间隙界定所述第一轻掺杂源区与所述第一轻掺杂漏区的形成轮廓；
S6、在步骤S5所得结构表面形成第二隔离层材料；
S7、刻蚀去除所述栅极组件顶部和所述沟槽底部的第二隔离层材料，在所述沟槽底部露出部分所述第一轻掺杂源区和所述第一轻掺杂漏区，并在相邻所述第二隔离层材料之间形成第二间隙；
S8、向所述沟槽底部进行第二次离子注入，在所述半导体衬底内形成第二轻掺杂源区和第二轻掺杂漏区，其中所述第二间隙界定所述第二轻掺杂源区与所述第二轻掺杂漏区的形成轮廓；
S9、在步骤S8所得结构表面形成第三隔离层材料；
S10、向所述沟槽填充介质材料，使所述介质材料填满所述沟槽并覆盖步骤S9所得结构的顶部；
S11、刻蚀出源接触通孔和漏接触通孔在相邻所述第三隔离层材料之间，任一的所述源接触通孔和所述漏接触通孔具有在所述第三隔离层材料之间的第三间隙；
S12、经由所述源接触通孔和所述漏接触通孔进行第三次离子注入，分别形成重掺杂源区和重掺杂漏区，其中所述第三间隙界定所述重掺杂源区与所述重掺杂漏区的任一形成轮廓；及
S13、在所述源接触通孔和所述漏接触通孔内形成源接触电极和漏接触电极。
2.根据权利要求1所述的半导体晶体管结构的制备方法，其特征在于：步骤S8中，向所述沟槽底部进行第二次离子注入后，采用倾斜角度离子注入，在所述第一轻掺杂源区和所述第一轻掺杂漏区的下方，与所述第二轻掺杂源区和第二轻掺杂漏区靠近所述沟道区两端的部位，形成晕环区。
3.根据权利要求1所述的半导体晶体管结构的制备方法，其特征在于：步骤S1中，形成所述多晶硅栅层时，对所述多晶硅栅层进行离子注入。
4.根据权利要求1所述的半导体晶体管结构的制备方法，其特征在于：刻蚀所述第一隔离层材料、所述第二隔离层材料、所述源接触通孔和所述漏接触通孔采用等离子体干法刻蚀。
5.根据权利要求2所述的半导体晶体管结构的制备方法，其特征在于：所述方法还包括：在每次离子注入之后进行退火扩散的步骤。
6.根据权利要求1所述的半导体晶体管结构的制备方法，其特征在于：步骤S10中，采用旋涂介电材料的方法填充所述介质材料，并通过干法刻蚀或化学机械抛光平坦化顶部表面。
7.根据权利要求1所述的半导体晶体管结构的制备方法，其特征在于：形成所述第一隔离层材料的方法为原子层沉积或低压化学气相沉积，形成所述第二隔离层材料的方法为原子层沉积或低压化学气相沉积，形成所述第三隔离层材料的方法为原子层沉积或低压化学气相沉积；形成所述栅电极层的方法为原子层沉积、化学气相沉积或物理气相沉积，形成所述源接触电极的方法为原子层沉积、化学气相沉积或物理气相沉积，以及形成所述漏接触电极的方法为原子层沉积、化学气相沉积或物理气相沉积。
8.根据权利要求1至7任一项所述的半导体晶体管结构的制备方法，其特征在于：步骤S7刻蚀去除所述沟槽底部的所述第二隔离层材料时，过刻蚀入所述半导体衬底，过刻蚀深度为第一深度；步骤S11刻蚀所述源、漏接触通孔时，在底部过刻蚀入所述半导体衬底，过刻蚀深度为第二深度；所述第二深度大于所述第一深度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710457174.4A CN107134495B (zh) | 2017-06-16 | 2017-06-16 | 一种半导体晶体管结构及其制备方法 |
| CN201810188897.3A CN108305902B (zh) | 2017-06-16 | 2017-06-16 | 一种半导体晶体管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710457174.4A CN107134495B (zh) | 2017-06-16 | 2017-06-16 | 一种半导体晶体管结构及其制备方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810188897.3A Division CN108305902B (zh) | 2017-06-16 | 2017-06-16 | 一种半导体晶体管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107134495A CN107134495A (zh) | 2017-09-05 |
| CN107134495B true CN107134495B (zh) | 2018-05-15 |
Family
ID=59734715
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810188897.3A Active CN108305902B (zh) | 2017-06-16 | 2017-06-16 | 一种半导体晶体管结构 |
| CN201710457174.4A Active CN107134495B (zh) | 2017-06-16 | 2017-06-16 | 一种半导体晶体管结构及其制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810188897.3A Active CN108305902B (zh) | 2017-06-16 | 2017-06-16 | 一种半导体晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN108305902B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113764444B (zh) * | 2020-06-05 | 2024-10-11 | 格科微电子（上海）有限公司 | 图像传感器及其制作方法 |
| CN114078764B (zh) * | 2020-08-21 | 2024-10-22 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
| CN113241372B (zh) * | 2021-05-19 | 2022-09-06 | 深圳真茂佳半导体有限公司 | 自对准功率场效应管的制备方法与结构 |
| CN114068725B (zh) * | 2021-11-23 | 2024-05-28 | 武汉新芯集成电路制造有限公司 | Pip电容器及pip电容器的制造方法 |
| CN116031285B (zh) * | 2023-03-24 | 2023-08-18 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940004446B1 (ko) * | 1990-11-05 | 1994-05-25 | 미쓰비시뎅끼 가부시끼가이샤 | 반도체장치의 제조방법 |
| US5719425A (en) * | 1996-01-31 | 1998-02-17 | Micron Technology, Inc. | Multiple implant lightly doped drain (MILDD) field effect transistor |
| KR100269510B1 (ko) * | 1998-05-20 | 2000-10-16 | 윤종용 | 반도체 장치의 제조 방법 |
| JP2004111746A (ja) * | 2002-09-19 | 2004-04-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100627962B1 (ko) * | 2004-12-30 | 2006-09-25 | 동부일렉트로닉스 주식회사 | 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 |
| CN101452850A (zh) * | 2007-12-06 | 2009-06-10 | 上海华虹Nec电子有限公司 | 高压晶体管制造方法 |
| CN103632943A (zh) * | 2012-08-24 | 2014-03-12 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104078360B (zh) * | 2013-03-28 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN104124167A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| CN104332406A (zh) * | 2013-07-22 | 2015-02-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105702582A (zh) * | 2014-11-27 | 2016-06-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN106409832B (zh) * | 2016-09-30 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
-
2017
- 2017-06-16 CN CN201810188897.3A patent/CN108305902B/zh active Active
- 2017-06-16 CN CN201710457174.4A patent/CN107134495B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108305902A (zh) | 2018-07-20 |
| CN108305902B (zh) | 2019-04-16 |
| CN107134495A (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107134495B (zh) | 一种半导体晶体管结构及其制备方法 | |
| US10079279B2 (en) | FET with local isolation layers on S/D trench sidewalls | |
| CN102104041B (zh) | 具有用以隔离装置的虚设结构的集成电路 | |
| US9023715B2 (en) | Methods of forming bulk FinFET devices so as to reduce punch through leakage currents | |
| US8691640B1 (en) | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material | |
| US7804140B2 (en) | Field effect transistor with reduced shallow trench isolation induced leakage current | |
| KR20080114608A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US8518811B2 (en) | Schottky diodes having metal gate electrodes and methods of formation thereof | |
| US10629734B2 (en) | Fabricating method of fin structure with tensile stress and complementary FinFET structure | |
| TW201324621A (zh) | 半導體裝置的製造方法 | |
| CN103165457A (zh) | 半导体器件制造方法 | |
| CN109494191A (zh) | 半导体器件及其制备方法 | |
| US7550330B2 (en) | Deep junction SOI MOSFET with enhanced edge body contacts | |
| US9768054B2 (en) | High voltage device with low Rdson | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| CN102315265A (zh) | 半导体器件及其制造方法 | |
| CN103579314A (zh) | 半导体器件及其制造方法 | |
| Xu et al. | Two methods of tuning threshold voltage of bulk FinFETs with replacement high-k metal-gate stacks | |
| CN105742282A (zh) | 半导体器件及其制造方法 | |
| US11682725B2 (en) | Semiconductor device with isolation layer | |
| TW202139439A (zh) | 具有嵌入式磁性儲存結構的半導體元件及其製備方法 | |
| TW202139427A (zh) | 具有嵌入式儲存結構的半導體元件及其製備方法 | |
| CN103531627B (zh) | 半导体器件及其制造方法 | |
| WO2022048216A1 (zh) | 半导体结构及其制作方法 | |
| CN108346563B (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181012 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: Ever power integrated circuit Co Ltd |