CN107134434A - 一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板 - Google Patents

一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN107134434A
CN107134434A CN201710233398.7A CN201710233398A CN107134434A CN 107134434 A CN107134434 A CN 107134434A CN 201710233398 A CN201710233398 A CN 201710233398A CN 107134434 A CN107134434 A CN 107134434A
Authority
CN
China
Prior art keywords
mask
patterned
array base
base palte
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710233398.7A
Other languages
English (en)
Inventor
曾勉
刘晓娣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710233398.7A priority Critical patent/CN107134434A/zh
Priority to US15/540,948 priority patent/US20180292694A1/en
Priority to PCT/CN2017/083692 priority patent/WO2018188142A1/zh
Publication of CN107134434A publication Critical patent/CN107134434A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板。该方法包括在非显示区形成图形化的掩膜；对该图形化的掩膜覆盖不到的非显示区部分进行刻蚀；沉积透明电极层，以在该图形化的掩膜表面及非显示区被刻蚀的表面分别形成图形化的第一透明电极层及图形化的第二电极层；去除该图形化的掩膜。通过该方法能够提高阵列基板掩膜的剥离效率，进而提高显示面板的制作效率。

Description

一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示 面板
技术领域
本申请涉及显示面板技术领域，特别是涉及一种提高阵列基板掩膜 剥离效率的方法、阵列基板及显示面板。
背景技术
三道光罩制程技术是一种能极大化缩减显示面板的阵列基板光罩 次数的新型技术，该技术不仅可节约阵列基板的制造成本，还可缩短其 制作工序时间，提高产能。三道光罩制程中的剥离制程是先形成图形化 的掩膜，然后在掩膜上形成透明电极层，最后通过剥离液去除掩膜及掩 膜上的透明电极层，从而形成图形化的透明电极层。
掩膜剥离速度跟被剥离的掩膜的整块面积有关，需要被剥离的掩膜 的整块面积越大，剥离液浸润该掩膜的时间就越久，剥离时间也就越长。
本申请的发明人在长期的研发中发现，在目前现有技术中，由于阵 列基板的显示区需要形成图形化的透明电极层，而非显示区并不需要保 留透明电极层，因此，通常会在显示区表面形成图形化的掩膜，而在非 显示区直接形成整块非图形化的掩膜，但在采用剥离液去除该掩膜时， 非显示区的非图形化掩膜由于面积相对较大，剥离液完全浸透该非图形 化的掩膜的时间远大于浸透显示区的图形化的掩膜的时间，从而导致整 个阵列基板掩膜的剥离效率降低，从而降低显示面板的制作效率。
发明内容
本申请主要解决的技术问题是提供一种提高阵列基板掩膜剥离效 率的方法、阵列基板及显示面板，以提高该阵列基板制作过程中掩膜剥 离的效率，进而提高该显示面板的制作效率。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种提 高阵列基板掩膜剥离效率的方法。所述阵列基板包括显示区及设置在所 述显示区周围的非显示区，所述方法包括：在所述非显示区形成图形化 的掩膜；对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀； 沉积透明电极层，以在所述图形化的掩膜表面及所述非显示区被刻蚀的 表面分别形成图形化的第一透明电极层及图形化的第二电极层；去除所 述图形化的掩膜。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种 阵列基板。所述阵列基板包括显示区及设置在所述显示区周围的非显示 区；所述非显示区设有蚀刻槽，所述蚀刻槽内嵌有透明电极层，所述蚀 刻槽的分布轮廓由图形化的掩膜定义。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种 显示面板。所述显示面板包括第一基板、第二基板及液晶层；所述第一 基板和/或第二基板为上述阵列基板；其中，液晶层位于所述第一基板及 所述第二基板之间，且在所述第一基板及所述第二基板的控制下调节背 光的透过率。
本申请实施例的有益效果是：区别于现有技术，本申请实施例首先 在非显示区形成图形化的掩膜，并对该图形化的掩膜覆盖不到的非显示 区部分进行刻蚀；然后在该图形化的掩膜表面及非显示区被刻蚀的表面 分别沉积并形成图形化的第一透明电极层及图形化的第二电极层；最后 去除该图形化的掩膜。本申请实施例将需剥离的掩膜制作为图形化的掩 膜，使得剥离液可以通过图形化的掩膜的所有侧边而不仅仅是其周围的 侧边，对该其进行浸润，通过这种方式，能够明显提高阵列基板掩膜的 剥离效率，进而提高显示面板的制作效率。
附图说明
图1是本申请提高阵列基板掩膜剥离效率的方法的流程示意图；
图2是本申请阵列基板掩膜剥离工艺一实施例的流程示意图；
图3是图2实施例中图形化的非显示区一实施例的结构示意图；
图4是本申请的图形化的掩膜一实施例的结构示意图；
图5是本申请的图形化的掩膜另一实施例的结构示意图；
图6是本申请阵列基板一实施例的结构示意图；
图7是本申请显示面板的一实施例的结构示意图。
具体实施方式
一并参阅图1及图2，图1是本申请提高阵列基板掩膜剥离效率的 方法的流程示意图；图2是本申请阵列基板掩膜剥离工艺一实施例的流 程示意图。本申请的阵列基板包括显示区及设置在显示区周围的非显示 区。本实施例包括以下步骤：
步骤101：在非显示区201形成图形化的掩膜202(如图2第一张 图所示)。
在阵列基板的制作过程中，掩膜202主要为形成各图形化的膜层提 供刻蚀模板，其图形随着各膜层的图形而定。
在一个应用场景中，掩膜为光刻胶。光刻胶由感光树脂、增感剂和 溶剂三种主要成分组成的对光敏感的混合液体。它具有良好的流动性和 覆盖。当然，在其它应用场景中，还可以采用其它的材料代替光刻胶。
步骤102：对图形化的掩膜202覆盖不到的非显示区部分203进行 刻蚀。可以理解为，将非显示区201刻蚀成图形化的非显示区201(如 图2第二张图所示)。在一个应用场景中，本实施例的掩膜202的图形 与非显示区201的图形完全重叠且吻合。
刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择 地把没有被抗蚀剂掩蔽的那一部分膜层除去，从而在膜上得到和抗蚀剂 膜上完全一致的图形。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻 蚀主要利用反应气体与等离子体进行刻蚀；而湿法刻蚀主要利用化学试 剂与被刻蚀材料发生化学反应进行刻蚀。本实施例不对刻蚀的具体类型 做限定。
可选地，本实施例的非显示区201上表面从上到下设有钝化层204 及绝缘层205，且钝化层204位于绝缘层205和图形化的掩膜202之间； 在一个应用场景中，可将钝化层204刻蚀成图形化的钝化层204，在其 它应用场景中，还可将钝化层301及绝缘层302刻蚀成图形化的钝化层 301及图形化的绝缘层302(如图3所示)。
步骤103：沉积透明电极层206及207，以在图形化的掩膜202表 面及非显示区201被刻蚀的表面分别形成图形化的第一透明电极层206 及图形化的第二电极层207(如图2第三张图所示)。
可选地，本实施例的图形化的钝化层204的图形厚度，或图形化的 钝化层301及图形化的绝缘层302的图形厚度和不小于第二透明电极层 207的厚度。
通过上述设置，本实施例的整个第二透明电极层207嵌入到了非显 示区201的钝化层204,或钝化层301及绝缘层302，从而使剥离液能完 全接触图形化的掩膜202的整个侧边，且使第二透明电极层207顶面不 高于钝化层204或301的顶面，进而使非显示区201的表面不会残留相 对上表面突出的第二透明电极层207，能减少第二透明电极层207对非 显示区201对阵列基板及显示面板带来的静电干扰。
透明电极层是阵列基板中不可或缺的组成部分。它主要用于给阵列 基板提供透明电极。在一个应用场景中，透明电极层为掺锡氧化铟 (Indium Tin Oxide，ITO)材料。当然，在其它应用场景中，也可以 采用其它具有可轻松弯曲、有助于降低成本以及光线透过率高等特点的 新材料代替ITO，例如纳米氧化锌等。
步骤104：去除图形化的掩膜202(如图2第四张图所示)。
区别于现有技术，本实施例将需剥离的掩膜制作为图形化的，使得 剥离液可以通过图形化的掩膜的所有侧边而不仅仅是其周围的侧边，对 该图形化的掩膜进行浸润，通过这种方式，能够提高该掩膜的剥离速度， 从而能够明显提高阵列基板的掩膜的剥离效率，进而提高显示面板的制 作效率。
可选地，本实施例的步骤104具体包括：将剥离液浸润第一透明电 极层206和第二透明电极207覆盖不到的掩膜表面，以剥离图形化的掩 膜202。剥离液主要通过掩膜202的侧边的浸入图形化的掩膜202，并 与掩膜202发生反应，使掩膜202膨胀、浸润而被剥离。
当然，剥离液成分应与掩膜202的成分相匹配，即二者能产生反应， 以达到快速剥离的目的。对于掩膜及剥离液的具体成分这里不做限定。
可选地，参阅图4，图4是本申请的图形化的掩膜一实施例的结构 示意图。本实施例的掩膜具有多条缝隙401，剥离液通过缝隙401与掩 膜402侧边接触。当然，在其他实施例中，可采用是其他形状的能够导 入剥离液的凹形槽代替缝隙401，且缝隙401也可以是一条。
可选地，本实施例的缝隙401为围绕显示区402分布的连续缝隙， 且缝隙401的各边可以但不局限于与显示区402对应的侧边平行。
可选地，参与图5，图5是本申请的图形化的掩膜另一实施例的结 构示意图。本实施例的缝隙501为围绕显示区502分布的断续缝隙。且 缝隙501的各边可以但不局限于与显示区502对应的侧边平行。
参阅图6，图6是本申请阵列基板一实施例的结构示意图。本实施 例包括显示区601及设置在显示区601周围的非显示区602；非显示区 设有蚀刻槽603，蚀刻槽603内嵌有透明电极层604，蚀刻槽603的分 布轮廓由图形化的掩膜定义。
区别于现有技术，本实施例在非显示区602设有蚀刻槽603，以容 纳该图形化的掩膜剥离过程中产生的透明电极层604，从而使得剥离液 可以通过该图形化的掩膜的所有侧边对该图形化的掩膜进行浸润，而不 仅仅是通过该图形化的掩膜的周围侧边，以提高该图形化的掩膜的剥离 速度，从而能够明显提高阵列基板掩膜的剥离效率。
可选地，在非显示区602上表面从上到下设有钝化层605及绝缘层 606；蚀刻槽通过上述图像化的掩膜形成于钝化层605，且钝化层605的 厚度不小于透明电极层604的厚度；或形成于钝化层605及绝缘层606， 且钝化层605及绝缘层606的厚度和不小于透明电极层604的厚度，以 使剥落液能接触该图形化的掩膜的整个侧边，且使透明电极层604的顶面不高于钝化层605的顶面。
通过上述设置，本实施例的整个透明电极层604嵌入到了非显示区 602的钝化层605或绝缘层606，从而使剥离液能完全接触图形化的掩 膜的整个侧边，且透明电极层604顶面不高于钝化层605的顶面，进而 使非显示区602的表面不会残留相对上表面突出的透明电极层604，能 减少透明电极层604对阵列基板及显示面板带来的静电干扰。
可选地，蚀刻槽603围绕显示区607连续或断续分布。蚀刻槽603 的具体分布方式及形状，已在上述方法实施例中进行了详细的叙述，这 里不重复。
阵列基板的整个剥离掩膜的原理及流程也已在上述方法实施例中 进行了详细的叙述，这里也不重复。
本申请实施例对阵列基板的显示区不做介绍，因此在本申请中的附 图也不做详细的标记。
参阅图7，图7是本申请显示面板的一实施例的结构示意图。本实 施例包括第一基板701、第二基板702及液晶层703；第一基板701和/ 或第二基板702为上述实施例的阵列基板；其中，液晶层703位于第一 基板701及第二基板702之间，且在第一基板701及第二基板702的控 制下调节背光的透过率。
阵列基板的结构及剥离掩膜的原理及流程已在上述实施例中进行 了详细的叙述，这里也不重复。
区别于现有技术，本实施例能够提高阵列基板掩膜的剥离效率，从 而提高显示面板的制作效率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范 围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变 换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的 专利保护范围内。

Claims (10)

1.一种提高阵列基板掩膜剥离效率的方法，所述阵列基板包括显示区及设置在所述显示区周围的非显示区，其特征在于，包括：
在所述非显示区形成图形化的掩膜；
对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀；
沉积透明电极层，以在所述图形化的掩膜表面及所述非显示区被刻蚀的表面分别形成图形化的第一透明电极层及图形化的第二电极层；
去除所述图形化的掩膜。
2.根据权利要求1所述的方法，其特征在于，
所述去除所述图形化的掩膜的方法包括：将剥离液浸润所述第一透明电极层和所述第二透明电极覆盖不到的所述掩膜表面，以剥离所述图形化的掩膜。
3.根据权利要求1所述的方法，其特征在于，
在所述非显示区上表面从上到下设有钝化层及绝缘层，且所述钝化层位于所述绝缘层和所述图形化的掩膜之间；
所述对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀的方法包括：将所述钝化层刻蚀成图形化的钝化层，或将所述钝化层及所述绝缘层刻蚀成图形化的钝化层及图形化的绝缘层。
4.根据权利要求3所述的方法，其特征在于，
所述图形化的钝化层的图形厚度，或所述图形化的钝化层及所述图形化的绝缘层的图形厚度和不小于所述第二透明电极层的厚度，以使所述剥离液能接触所述图形化的掩膜的整个侧边，且使所述第二透明电极层顶面不高于所述钝化层的顶面。
5.根据权利要求1至4任一项所述的方法，其特征在于，
所述图形化的掩膜是指具有多条缝隙的掩膜，使得所述剥离液通过所述缝隙与所述掩膜侧边接触。
6.根据权利要求5所述的方法，其特征在于，
所述缝隙为围绕所述显示区分布的连续缝隙或断续缝隙。
7.一种阵列基板，其特征在于，包括：
显示区及设置在所述显示区周围的非显示区；所述非显示区设有蚀刻槽，所述蚀刻槽内嵌有透明电极层，所述蚀刻槽的分布轮廓由图形化的掩膜定义。
8.根据权利要求7所述的阵列基板，其特征在于，
在所述非显示区上表面从上到下设有钝化层及绝缘层；所述蚀刻槽通过所述图像化的掩膜形成于所述钝化层，且所述钝化层的厚度不小于所述透明电极的厚度，或形成于所述钝化层及绝缘层，且所述钝化层及所述绝缘层的厚度和不小于所述透明电极层的厚度，以使剥落液能接触所述图形化的掩膜的整个侧边，且使所述透明电极层顶面不高于所述钝化层的顶面。
9.根据权利要求7或8所述的阵列基板，其特征在于，
所述蚀刻槽围绕所述显示区连续或断续分布。
10.一种显示面板，其特征在于，
包括第一基板、第二基板及液晶层；所述第一基板和/或第二基板为权利要求7至9任一项所述的阵列基板；
其中，液晶层位于所述第一基板及所述第二基板之间，且在所述第一基板及所述第二基板的控制下调节背光的透过率。
CN201710233398.7A 2017-04-11 2017-04-11 一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板 Pending CN107134434A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710233398.7A CN107134434A (zh) 2017-04-11 2017-04-11 一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板
US15/540,948 US20180292694A1 (en) 2017-04-11 2017-05-10 A method for improving the mask stripping efficiency of an array substrate, an array substrate and a display panel
PCT/CN2017/083692 WO2018188142A1 (zh) 2017-04-11 2017-05-10 一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710233398.7A CN107134434A (zh) 2017-04-11 2017-04-11 一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN107134434A true CN107134434A (zh) 2017-09-05

Family

ID=59716661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710233398.7A Pending CN107134434A (zh) 2017-04-11 2017-04-11 一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板

Country Status (2)

Country Link
CN (1) CN107134434A (zh)
WO (1) WO2018188142A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223906A (zh) * 2020-01-14 2020-06-02 重庆京东方显示技术有限公司 显示面板及其制备方法、显示装置
CN113745155A (zh) * 2021-08-26 2021-12-03 Tcl华星光电技术有限公司 显示面板的制备方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917208A (zh) * 2006-09-07 2007-02-21 友达光电股份有限公司 显示面板及其制造方法
US20080042132A1 (en) * 2006-08-16 2008-02-21 Au Optronics Corp. Display panel and method for manufacturing the same
CN105938302A (zh) * 2016-07-05 2016-09-14 深圳市华星光电技术有限公司 提高液晶显示面板外围区域剥离效率的方法
CN106338845A (zh) * 2016-09-29 2017-01-18 深圳市华星光电技术有限公司 液晶显示面板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494226B (zh) * 2008-01-25 2010-12-29 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法、布线结构及其制造方法
KR101666368B1 (ko) * 2010-05-20 2016-10-25 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042132A1 (en) * 2006-08-16 2008-02-21 Au Optronics Corp. Display panel and method for manufacturing the same
CN1917208A (zh) * 2006-09-07 2007-02-21 友达光电股份有限公司 显示面板及其制造方法
CN105938302A (zh) * 2016-07-05 2016-09-14 深圳市华星光电技术有限公司 提高液晶显示面板外围区域剥离效率的方法
CN106338845A (zh) * 2016-09-29 2017-01-18 深圳市华星光电技术有限公司 液晶显示面板的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223906A (zh) * 2020-01-14 2020-06-02 重庆京东方显示技术有限公司 显示面板及其制备方法、显示装置
CN111223906B (zh) * 2020-01-14 2022-09-09 重庆京东方显示技术有限公司 显示面板及其制备方法、显示装置
CN113745155A (zh) * 2021-08-26 2021-12-03 Tcl华星光电技术有限公司 显示面板的制备方法和显示面板

Also Published As

Publication number Publication date
WO2018188142A1 (zh) 2018-10-18

Similar Documents

Publication Publication Date Title
CN105093636B (zh) 触控显示基板及其制备方法和触控显示面板
CN102645793B (zh) 柱状隔垫物的生成方法、系统以及液晶显示面板
CN104091761B (zh) 一种图案化薄膜的制备方法、显示基板及显示装置
CN103792736B (zh) 一种对盒后的母板、液晶显示面板及对应的制作方法
US10139680B2 (en) Method of manufacturing display panel, display panel, and display device
CN103424936A (zh) 显示面板及其制备方法、显示装置
CN103700628B (zh) 阵列基板制作方法、阵列基板及显示装置
CN102541368A (zh) 一种电容式触控面板及其制造方法
CN102709241A (zh) 一种薄膜晶体管阵列基板及制作方法和显示装置
CN102468231B (zh) 阵列基板及其制造方法和有源显示器
CN105742299B (zh) 一种像素单元及其制作方法、阵列基板及显示装置
US20170060303A1 (en) Method for manufacturing touch panel, touch panel and touch display device
CN103646852A (zh) 一种基板的制作方法
CN103472945A (zh) 触摸屏用触控元件及其制造方法
CN104932166A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN102629018B (zh) 彩膜基板、tft阵列基板及其制造方法和液晶显示面板
CN107134434A (zh) 一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板
CN104882450B (zh) 一种阵列基板及其制作方法、显示装置
CN104571751B (zh) 触摸屏面板以及制造触摸屏面板的方法
CN102508385A (zh) 像素结构、阵列基板及其制作方法
CN102707832A (zh) 触摸屏显示器的制作方法、触摸屏显示器以及终端
CN102681714B (zh) 触摸感应器的制造方法及显示设备
WO2014180052A1 (zh) 彩色滤光片基板及其氧化铟锡薄膜图案结构、制作方法、液晶显示器
CN101826488B (zh) 阵列基板及制造方法和液晶面板及制造方法
WO2018145435A1 (en) Touch substrate, touch panel and method of fabricating a touch panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20171106

Address after: 518000 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen

Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd.

Address before: 518006 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen

Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170905

WD01 Invention patent application deemed withdrawn after publication