CN107121855A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN107121855A
CN107121855A CN201710540286.6A CN201710540286A CN107121855A CN 107121855 A CN107121855 A CN 107121855A CN 201710540286 A CN201710540286 A CN 201710540286A CN 107121855 A CN107121855 A CN 107121855A
Authority
CN
China
Prior art keywords
electrode
pad electrode
sub
pad
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710540286.6A
Other languages
English (en)
Other versions
CN107121855B (zh
Inventor
李云泽
杨妮
齐智坚
王小元
李少茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710540286.6A priority Critical patent/CN107121855B/zh
Publication of CN107121855A publication Critical patent/CN107121855A/zh
Priority to PCT/CN2018/077561 priority patent/WO2019007086A1/zh
Priority to US16/304,737 priority patent/US11215893B2/en
Application granted granted Critical
Publication of CN107121855B publication Critical patent/CN107121855B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供一种阵列基板及其制作方法、显示装置，涉及显示技术领域，解决焊垫电极被腐蚀导致产品良率低的问题。该阵列基板包括位于绑定区的多个焊垫结构，以及位于引线区的多条数据引线。每条数据引线与一个焊垫结构相对应。焊垫结构包括至少两个相互绝缘的焊垫电极。同一个焊垫结构中，每个焊垫电极和与该焊垫结构相对应的数据引线分别电连接，构成不同的信号写入通路。该阵列基板用于制作显示面板。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
该TFT-LCD是通过绑定(Bonding)一些驱动芯片，来控制像素电极和公共电极之间的电场大小，以达到控制液晶分子偏转角度的目的，最终显示预期的画面。为了实现驱动芯片的绑定，通常在该TFT-LCD的阵列基板的绑定区，制作焊垫电极(Bonding Lead)，该焊垫电极的表面覆盖有绝缘层或者透明导电层。然而制作的过程中，由于上述焊垫电极侧面角度过大，或者透明导电层的致密性不足，导致焊垫电极的一部分会暴露于空气中，从而在显示面板工作时，在电场作用下导致焊垫电极的一部分发生电化学腐蚀，出现断路(Open)导致的非正常显示(Abnormal Display，AD)现象，例如亮线条、暗线条、块状(Block)不良等。由于上述腐蚀引起的不良无法修复，从而严重影响产品良率，增加制作成本。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示装置，解决焊垫电极被腐蚀导致产品良率低的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种阵列基板，包括位于绑定区的多个焊垫结构，以及位于引线区的多条数据引线；每条数据引线与一个焊垫结构相对应；所述焊垫结构包括至少两个相互绝缘的焊垫电极；同一个焊垫结构中，每个焊垫电极和与该焊垫结构相对应的数据引线分别电连接，构成不同的信号写入通路。
优选的，包括衬底基板，所述焊垫结构包括两个相互绝缘的焊垫电极，分别为依次位于所述衬底基板上的第一焊垫电极和第二焊垫电极；所述第一焊垫电极与所述第二焊垫电极之间设置有第一绝缘层，所述第二焊垫电极背离所述衬底基板的一侧依次设置有第二绝缘层和多个绝缘的导通电极；所述第一绝缘层和所述第二绝缘层在对应所述第一焊垫电极的位置设置有第一过孔，多个所述导通电极中的第一导通电极通过所述第一过孔与所述第一焊垫电极电连接；所述第二绝缘层在对应所述第二焊垫电极的位置设置有第二过孔；多个所述导通电极中的第二导通电极通过所述第二过孔与所述第二焊垫电极电连接。
进一步优选的，所述第一焊垫电极与所述第二焊垫电极的延伸方向重叠，且所述第二焊垫电极在所述衬底基板上的正投影，仅与所述第一焊垫电极在所述衬底基板上正投影中靠近所述引线区的一部分重叠；所述第一焊垫电极与所述第二焊垫电极靠近所述引线区的一端均与所述数据引线电连接。
或者，进一步优选的，所述第一焊垫电极与所述第二焊垫电极在所述衬底基板上正投影无重叠区域；所述第一焊垫电极包括第一子部和第二子部；所述第一子部位于所述第二焊垫电极背离所述数据引线的一端，且与所述第二焊垫电极的延伸方向重叠；所述第二子部位于所述第二焊垫电极的侧面，且所述第二子部的一端与所述第一子部相连接，另一端与数据引线电连接；所述第二焊垫电极靠近所述引线区的一端与数据引线电连接。
可选的，所述数据引线与所述第一焊垫电极同层同材料；在所述第一绝缘层和所述第二绝缘层上，且对应所述数据引线靠近所述绑定区的一端所在的位置设置有第三过孔；所述第二导通电极还通过所述第三过孔与所述数据引线电连接。
或者，可选的，所述数据引线包括延伸方向重叠的第一子电极和第二子电极；所述第一子电极与所述第一焊垫电极同层同材料，且相连接；所述第二子电极与所述第二焊垫电极同层同材料，且相连接；在所述第一绝缘层和所述第二绝缘层上，且对应所述第一子电极远离所述绑定区的一端所在的位置，设置有第四过孔；在所述第二绝缘层上，且对应所述第二子电极远离所述绑定区的一端所在的位置，设置有第五过孔；多个所述导通电极中的第三导通电极通过所述第四过孔和所述第五过孔，将所述第一子电极和所述第二子电极电连接。
进一步优选的，所述引线区包括位于中心位置的近端子区，以及位于所述近端子区两侧的远端子区；所述近端子区中的数据引线为沿第一方向延伸的直线；所述远端子区中的数据引线中，靠近所述绑定区的一部分为沿所述第一方向延伸的直线，远离所述绑定区的一部分为沿背离所述近端子区的方向倾斜的斜线；其中，所述第一方向和与所述数据引线相连接的信号线的延伸方向相同；所述近端子区中第二子电极的长度小于所述远端子区中第二子电极的长度。
可选的，包括栅线和数据线；所述第一焊垫电极与所述栅线同层同材料，所述第二焊垫电极与所述数据线同层同材料。
可选的，还包括在对应所述第三过孔位置，覆盖所述第二导通电极的导电保护层。
本法发明实施例的另一方面，提供一种显示装置，包括上述任意一种阵列基板。
本发明实施例的又一方面，提供一种用于制作如上述所述的任意一种阵列基板的方法，包括：在衬底基板上且位于该阵列基板的绑定区，通过构图工艺形成多个焊垫结构；所述焊垫结构包括至少两个相互绝缘的焊垫电极；在所述衬底基板上且位于所述阵列基板的引线区，通过构图工艺形成多个数据引线；其中，每条数据引线与一个焊垫结构相对应，同一个焊垫结构中，每个焊垫电极和与该焊垫结构相对应的数据引线分别电连接，构成不同的信号写入通路。
优选的，制作所述焊垫结构的方法包括：在所述衬底基板上，形成第一金属层，并采用构图工艺形成第一焊垫电极；在形成有所述第一焊垫电极的衬底基板上，形成第一绝缘层；在形成有所述第一绝缘层的衬底基板上，形成第二金属层，并采用构图工艺形成第二焊垫电极；在形成有所述第二焊垫电极的衬底基板上，形成第二绝缘层；并通过构图工艺，在所述第二绝缘层和所述第一绝缘层上，且对应所述第一焊垫电极的位置形成第一过孔，并在所述第二绝缘层上，且对应所述第二焊垫电极的位置形成第二过孔；在形成有上述结构的衬底基板上，形成透明导电层，并通过构图工艺形成多个绝缘的导通电极；其中，多个所述导通电极中的第一导通电极通过所述第一过孔与所述第一焊垫电极电连接；多个所述导通电极中的第二导通电极通过所述第二过孔与所述第二焊垫电极电连接。
进一步优选的，形成所述数据引线的方法包括：在形成所述第一焊垫电极的同时，形成与所述第一焊垫电极相连接的数据引线；在形成所述第一过孔的同时，在所述第一绝缘层和所述第二绝缘层上，且对应所述数据引线靠近所述绑定区的一端所在的位置形成第三过孔；形成所述第二导通电极包括：所述第二导通电极还通过所述第三过孔与所述数据引线电连接。
进一步优选的，形成所述数据引线的方法包括：在形成所述第一焊垫电极的同时，形成与所述第一焊垫电极相连接的第一子电极；在形成所述第一过孔的同时，在所述第一绝缘层和所述第二绝缘层上，且对应所述第一子电极远离所述绑定区的一端所在的位置形成第四过孔；在形成所述第二焊垫电极的同时，形成与所述第二焊垫电极相连接，且与所述第一子电极的延伸方向重叠的第二子电极；在形成所述第二过孔的同时，在所述第二绝缘层上，且对应所述第二子电极远离所述绑定区的一端所在的位置形成第五过孔；形成所述多个绝缘的导通电极包括，形成第三导通电极，该第三导通电极通过所述第四过孔和所述第五过孔，将所述第一子电极和所述第二子电极电连接；其中，所述第一子电极和所述第二子电极构成所述数据引线。
可选的，还包括在阵列基板的显示区形成栅线和数据线的方法：在形成所述第一焊垫电极的同时，在所述显示区形成所述栅线；在形成所述第二焊垫电极的同时，在所述显示区形成所述数据线。
本发明实施例提供一种阵列基板及其制作方法、显示装置。该阵列基板包括位于绑定区的多个焊垫结构，以及位于引线区的多条数据引线。其中，每条数据引线与一个焊垫结构相对应。该焊垫结构包括至少两个相互绝缘的焊垫电极。此外，同一个焊垫结构中，每个焊垫电极和与该焊垫结构相对应的数据引线分别电连接，构成不同的信号写入通路。在此情况下，当其中一个焊垫电极被腐蚀，而无法被修复导致其工作异常时，另一个焊垫电极仍然能够使得焊垫结构与数据引线保持正常的信号传输，从而能够提高阵列基板的质量，降低基板的不良风险以及制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板结构示意图；
图2为沿图1中B-B进行剖切得到的结构示意图；
图3a为图1中焊垫结构的一种具体结构示意图；
图3b为沿图3a中A-A进行剖切得到的结构示意图；
图3c为沿图3a中C-C进行剖切得到的结构示意图；
图3d为沿图3a中D-D进行剖切得到的结构示意图；
图4为图1中数据引线的一种具体结构示意图；
图5为图4中引线区的具体划分结构示意图；
图6a为图1中焊垫结构的另一种具体结构示意图；
图6b为沿图6a中E-E进行剖切得到的结构示意图；
图7为图1中数据引线的另一种具体结构示意图；
图8为本发明实施例提供的一种阵列基板的制作方法流程图；
图9为图8步骤S101的具体方式流程图。
附图标记：
01-绑定区；02-引线区；03-衬底基板；04-近端子区；05-远端子区；10-焊垫结构；101-第一焊垫电极；1011-第一子部；1012-第二子部；102-第二焊垫电极；111-第一绝缘层；112-第二绝缘层；113-导电保护层；121-第一导通电极；122-第二导通电极；123-第三导通电极；131-第一过孔；132-第二过孔；133-第三过孔；134-第四过孔；135-第五过孔；20-数据引线；201-第一子电极；202-第二子电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图1所示，包括位于绑定区01的多个焊垫结构10，以及位于引线区02的多条数据引线20。其中，每条数据引线20与一个焊垫结构10相对应。
需要说明的是，阵列基板包括设置有亚像素的显示区，以及位于该显示区周边的非显示区。上述绑定区01和引线区02位于上述非显示区内。其中，上述绑定区01用于绑定驱动芯片，该驱动芯片例如可以为向数据线(Data)提供驱动信号的源极驱动芯片；或者，可以为向栅线(Gate)提供驱动信号的栅极驱动芯片；又或者，可以为向阵列基板中的读取信号线提供触控信号的触控芯片；又或者，对于具有GOA(Gate Driver on Array，阵列基板行驱动)电路的阵列基板而言，上述驱动芯片还可以为用于向该GOA电路提供时钟信号、电压源(VSS、VDD、VGL、VGH等)的芯片，本发明对此不作限定。
基于此，当上述驱动芯片为源极驱动芯片时，该数据引线20用于将该源极驱动芯片与显示区中的数据线(Data)相连接；或者，当上述驱动芯片为栅极驱动芯片时，该数据引线20用于将该栅极驱动芯片与显示区中的栅线(Gate)相连接。在此情况下，上述引线区02位于绑定区01与显示区之间。此时，将上述数据引线20可以称为扇出(Fan out)引线。在此情况下，除了上述Fan out引线以外，非显示区内的其他数据引线20称为PLG(Propel LinkGate，连接栅极)走线。例如，当驱动芯片用于向GOA电路提供上述时钟信号或电压源时，该上述PLG走线用于将上述驱动芯片与GOA电路中每个移位寄存器单元的信号控制端(例如时钟信号端、电压端)相连接。
在此基础上，上述焊垫结构10包括至少两个相互绝缘的焊垫电极；同一个焊垫结构10中，每个焊垫电极和与该焊垫结构10相对应的数据引线20分别电连接，构成不同的信号写入通路。在此情况下，当其中一个焊垫电极被腐蚀，而无法被修复导致其工作异常时，另一个焊垫电极仍然能够使得焊垫结构10与数据引线20保持正常的信号传输，从而能够提高阵列基板的质量，降低基板的不良风险以及制作成本。
在该阵列基板包括衬底基板03的情况下，以上述焊垫结构10，如图2所示包括两个相互绝缘的焊垫电极，分别为依次位于衬底基板03上的第一焊垫电极101和第二焊垫电极102为例，对上述焊垫结构10进行说明。
具体的，如图2所示(图1中沿B-B进行剖切得到的截面图)，第一焊垫电极101与第二焊垫电极102之间设置有第一绝缘层111，该第二焊垫电极102背离衬底基板03的一侧依次设置有第二绝缘层112和多个绝缘的导通电极。
其中，第一绝缘层111和第二绝缘层112在对应第一焊垫电极101的位置设置有第一过孔131，多个上述导通电极中的第一导通电极121通过第一过孔131与第一焊垫电极101电连接。此时，当将驱动芯片绑定于上述绑定区01时，驱动芯片上的一焊垫结构10会与该阵列基板上一焊垫结构10中的第一导通电极121相接触。由于第一焊垫电极101与数据引线20电连接，因此第一焊垫电极101与数据引线20构成上述驱动芯片输出信号的第一信号写入通道，使得驱动芯片输出的信号通过上述第一导通电极121进入至该第一信号写入通道，以实现驱动信号的传输。
此外，第二绝缘层112在对应第二焊垫电极102的位置设置有第二过孔132。多个上述导通电极中的第二导通电极122通过第二过孔132与第二焊垫电极102电连接。此时，当将驱动芯片绑定于上述绑定区01时，驱动芯片上的上述焊垫结构10会与该阵列基板上上述焊垫结构10中的第二导通电极122相接触。由于第二焊垫电极102与数据引线20电连接，因此第二焊垫电极102与数据引线20构成上述驱动芯片输出信号的第二信号写入通道，使得驱动芯片输出的信号通过上述第二导通电极122进入至该第二信号写入通道，以实现驱动信号的传输。
由上述可知，第一焊垫电极101和第二焊垫电极102分别通过相互独立的第一导通电极121和第二导通电极122与上述驱动芯片中同一个焊垫结构10相接触，从而可以使得第一焊垫电极101和第二焊垫电极102在信号传输过程中彼此独立。在此情况下，当第一焊垫电极101被腐蚀而导致第一信号写入通中断时，第二信号写入通道仍然可以正常工作，从而对驱动芯片输出的信号进行正常的传输。或者，当第二焊垫电极102被腐蚀导致第二信号写入通道中断时，第一信号写入通道仍然可以正常工作，从而对驱动芯片输出的信号进行正常的传输。
需要说明的是，构成上述多个导通电极中的任意一个导通电极，例如第一导通电极121或第二导通电极122的材料可以为透明导电材料，例如氧化铟锡(Indium Tin Oxide，ITO)或氧化铟锌(Indium Zinc Oxide，IZO)等。
此外，本发明对上述第一过孔131、第二过孔132以及覆盖第一过孔131的第一导通电极121、覆盖第二过孔132的第二导通电极122的数量不做限定。本领域技术人员可以根据焊垫结构10以及被绑定的驱动芯片的尺寸对上述结构的数量进行调节。例如当焊垫结构10的长度较长时，可以增加上述结构的数量；当焊垫结构10的长度较短时，可以减小上述结构的数量。
在此基础上，为了在制作阵列基板的过程中，不增加MASK(光刻)工艺的次数，优选的，在该阵列基板包括栅线(Gate)和数据线(Data)时，该第一焊垫电极101可以与栅线(Gate)同层同材料，第二焊垫电极102可以与数据线(Data)同层同材料。在此情况下，可以在制作栅线(Gate)的同时，完成第一焊垫电极101的制作；在制作数据线(Data)的同时，完成第二焊垫电极102的制作。
基于此，当第一焊垫电极101与栅线(Gate)同层同材料时，上述第一绝缘层111为栅极绝缘层(GI)，第二绝缘层112为钝化层(PVX)。
以下对第一焊垫电极101和第二焊垫电极102的设置方式进行举例说明。
实例一，在第一焊垫电极101在衬底基板03上的正投影与第二焊垫电极102在衬底基板03上的正投影具有重叠区域的情况下，第一焊垫电极101和第二焊垫电极102的设置方式为：
如图3a所示，第一焊垫电极101和第二焊垫电极102的延伸方向重叠，且第二焊垫电极102在衬底基板03上的正投影，仅与第一焊垫电极101在衬底基板03上正投影中靠近引线区02的一部分重叠。
在此情况下，在第一焊垫电极101和第二焊垫电极102在衬底基板03上正投影的重叠位置处，设置有上述第二过孔132和第二导通电极122。具体的，如图3b(图3a中沿A-A进行剖切得到的剖视图)所示，该第二过孔132穿过第二绝缘层112，从而使得第二导通电极122能够通过该第二过孔132与第二焊垫电极102电连接。
此外，在第一焊垫电极101和第二焊垫电极102在衬底基板03上正投影的无重叠区域的位置，设置有上述第一过孔131和第一导通电极121。具体的，如图3c(图3a中沿C-C进行剖切得到的剖视图)所示，该第一过孔131穿过第一绝缘层111和第二绝缘层112，从而使得第一导通电极121能够通过该第一过孔131与第一焊垫电极101电连接。
基于此，第一焊垫电极101与第二焊垫电极102靠近该引线区的一端均与数据引线20电连接。从而使得数据引线20能够分别与第一焊垫电极101与第二焊垫电极102构成独立的信号写入通道。
在此基础上，以下对该数据引线20的设置方式进行举例说明。
例如，该数据引线20可以为单层布线结构。在此情况下，优选的上述数据引线20如图3a所示，可以与第一焊垫电极101同层同材料。此时，当第一焊垫电极101与栅线同材料时，该数据引线20与构成栅线的材料相同。这样一来，在制作栅线的同时，即可以完成第一焊垫电极101和数据引线20的制备，且该第一焊垫电极101和数据引线20为一体结构。
基于此，由于数据引线20与第一焊垫电极101同层同材料，该第一焊垫电极101的表面设置有上述第一绝缘层111和第二绝缘层112。因此上述数据引线20的表面也设置有该第一绝缘层111和第二绝缘层112。为了使得第二焊垫电极102与数据引线20电连接，优选的，在第一绝缘层111和第二绝缘层112上，且对应数据引线20靠近绑定区01的一端所在的位置设置有第三过孔133。上述第二导通电极122还通过第三过孔133与数据引线20电连接。这样一来，上述第二导通电极122分别通过第二过孔132和第三过孔133，将第二焊垫电极102与数据引线20电连接。
由上述可知，第二过孔132位于绑定区01内，上述第二导通电极122的上表面在对应第二过孔132的位置被绑定于该绑定区01内的驱动芯片覆盖。然而，由于上述第三过孔133位于引线区02内，所以上述第二导通电极122的上表面在对应第三过孔133的位置没有驱动芯片覆盖，因此，如图3d所示，当构成第二导通电极122的导电薄膜层的致密性较差时，将会导致第三过孔133位置处的数据引线20裸露，从而容易发生电化学腐蚀。
在此情况下，为了避免第三过孔133位置处的数据引线20被腐蚀，优选的，该阵列基板还包括在对应上述第三过孔133的位置，覆盖上述第二导通电极122的导电保护层113，从而可以对第三过孔133位置处的数据引线20进行保护。其中，优选的，上述导电保护层113可以为异方性导电胶膜(Anisotropic Conductive Film，ACF)。由于，在绑定驱动芯片之前，需要在上述焊垫结构10的表面涂覆该ACF，因此可以在该涂覆过程中，将对应上述第三过孔133的位置出的第二导通电极122的表面也一并涂覆该ACF，从而无需增加额外的导电材料。
或者，又例如，上述数据引线20的设置方式还可以为双层布线结构。具体的，如图4所示，上述数据引线20包括延伸方向重叠的第一子电极201和第二子电极202。
其中，第一子电极201与上述第一焊垫电极101同层同材料，且相连接；即该第一子电极201和第一焊垫电极101为一体结构。因此该第一子电极201的表面覆盖有上述第一绝缘层111和第二绝缘层112。
第二子电极202与第二焊垫电极102同层同材料，且相连接；即该第二子电极202与第二焊垫电极102为一体结构。因此该第二子电极202的表面覆盖有上述第二绝缘层112。
在此情况下，为了使得上述第一子电极201和第二子电极202在引线区02内电连接，优选的，在上述第一绝缘层111和第二绝缘层112上，并且如图4所示，在对应第一子电极201远离绑定区01的一端所在的位置设置第四过孔134。此外，在第二绝缘层112上，且对应第二子电极202远离绑定区01的一端所在的位置，设置第五过孔135。
基于此，上述导通电极中的第三导通电极123通过第四过孔134和第五过孔135，将第一子电极201和第二子电极202电连接。
由上述可知，引线区02中的数据引线20的一端与绑定区01中的焊垫结构10相连接，另一端与栅线(Gate)或者数据线(Data)相连接。以数据引线20与数据线(Data)相连接为例，随着显示面板分辨率的提高，数据线(Data)的数量也不断增加，然而为了提高电子设备的集成效果，驱动芯片的尺寸越来越小，这样一来，驱动芯片的宽度将远远小于阵列基板中显示区的宽度。
在此情况下，为了使得通过上述焊垫结构10绑定于绑定区01的驱动芯片能够与所有的数据线(Data)相连接，优选的，引线区02中的数据引线20的设置方式，如图5所示，具体的，上述引线区02包括位于中心位置的近端子区04，以及位于近端子区04两侧的远端子区05。
其中，近端子区04中的数据引线20为沿第一方向延伸的直线。远端子区05中的数据引线20中，靠近绑定区01的一部分(即图5中数据引线20的下端)为沿第一方向延伸的直线，远离绑定区01的一部分为沿背离近端子区04的方向倾斜的斜线。这样一来，近端子区04中的数据引线20与显示区中心部分的距离较近，因此数据引线20为直线，从而可以以最短的距离和数据线(Data)电连接。此外，远端子区05中的数据引线20的一部分设置为斜线，从而可以与显示区边缘位置的数据线(Data)电连接。
需要说明的是，上述第一方向和与该数据引线20相连接的信号线的延伸方向。例如，当数据引线20与栅线(Gate)相连接时，上述第一方向与该栅线(Gate)的延伸方向相同。当数据引线20与数据线(Data)相连接时，上述第一方向与该数据线(Data)的延伸方向相同。或者，当数据引线20为PLG走线时，当该PLG走线于GOA电路中的一信号线相连接时，上述第一方向和该GOA电路中的该信号线的延伸方向相同。
由上述可知，远端子区05中的数据引线20的长度大于近端子区04中的数据引线20的长度，因此远端子区05中的数据引线20的电阻大于近端子区04中的数据引线20的电阻。这样一来，将导致驱动信号由远端子区05中的数据引线20输出至数据线(Data)的信号存在延迟(Delay)现象，从而对显示效果造成影响。
为了解决上述问题，优选的，如图5所示，近端子区04中第二子电极202的长度小于远端子区05中第二子电极202的长度。从而使得远端子区05中的数据引线20的电阻与近端子区04中的数据引线20的电阻相同或近似相同，从而可以避免信号传输速度不一致的现象。
此外，图4或图5所示的方案中，数据引线20采用双层布线结构，相对于图3a中的单层布线结构而言，双层布线结构可以降低数据引线20的电阻，从而达到减小功耗的目的。
以下对第一焊垫电极101和第二焊垫电极102的另一设置方式进行举例说明。
实例二，在第一焊垫电极101在衬底基板03上的正投影与第二焊垫电极102在衬底基板03上的正投影无重叠区域的情况下，如图6a所示，该第一焊垫电极101包括第一子部1011和第二子部1012。
其中，第一子部1011位于第二焊垫电极102背离数据引线20的一端，且与第二焊垫电极102的延伸方向重叠。此外，第二子部1012位于第二焊垫电极102的侧面，且该第二子部1012的一端与第一子部1011相连接，另一端与数据引线20电连接。此时，该第一焊垫电极101为弓字形。
在此情况下，第二焊垫电极102的上表面设置有上述第二过孔132和第二导通电极122。具体的，如图6b(图6a中沿E-E进行剖切得到的剖视图)所示，该第二过孔132穿过第二绝缘层112，从而使得第二导通电极122能够通过该第二过孔132与第二焊垫电极102电连接。
此外，在第一焊垫电极101的第一子部1011的上表面，设置有上述第一过孔131和第一导通电极121。具体的，如图3c(图3a中沿C-C进行剖切得到的剖视图)所示，该第一过孔131穿过第一绝缘层111和第二绝缘层112，从而使得第一导通电极121能够通过该第一过孔131与第一焊垫电极101的第一子部1011电连接。
基于此，第二焊垫电极102靠近引线区02的一端与数据引线20电连接。从而使得数据引线20能够分别与第一焊垫电极101与第二焊垫电极102构成独立的信号写入通道。
综上所述，如图3b所示，第一焊垫电极101位于第二焊垫电极102的正下方；如图6b所示，第一焊垫电极101的第二子部1012位于第二焊垫电极102的侧面。因此，图6b中第二导通电极122距离衬底基板03的距离小于图3b中第二导通电极122距离衬底基板03的距离。所以当第一焊垫电极101和第二焊垫电极102采用图6a所示结构时，第二导通电极122与第一导电电极121之间的段差较小，使得焊垫结构10与驱动芯片相接触的表面的平整度较高，从而有利于驱动芯片的绑定。
此外，在第一焊垫电极101和第二焊垫电极102采用图6a所示结构的情况下，数据引线20的设置方式同上所述，例如可以如图6a所示，该上述数据引线20为双层布线结构。具体的，该数据引线20包括延伸方向重叠的第一子电极201和第二子电极202。该第一子电极201和第二子电极202电连接方式同上所述，此处不再赘述。
或者，如图7所示，上述数据引线20为单层布线结构。优选的上述数据引线20可以与第一焊垫电极101同层同材料。在此情况下，数据引线20与第二焊垫电极102的电连接方式同上所述，此处不再赘述。
本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板。该显示装置具有与前述实施例提供的阵列基板相同的有益效果，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为显示器、电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
本发明实施例提供一种用于制作如上所述的任意一种阵列基板的方法，如图8所示，该方法包括：
S101、在衬底基板03上且位于该阵列基板的绑定区01，通过构图工艺形成多个焊垫结构10。该焊垫结构10包括至少两个相互绝缘的焊垫电极。
S102、在衬底基板03上且位于阵列基板的引线区02，通过构图工艺形成多个数据引线20。每条数据引线20与一个焊垫结构10相对应，同一个焊垫结构10中，每个焊垫电极和与该焊垫结构10相对应的数据引线20分别电连接，构成不同的信号写入通路。
这样一来，当其中一个焊垫电极被腐蚀，而无法被修复导致其工作异常时，另一个焊垫电极仍然能够使得焊垫结构10与数据引线20保持正常的信号传输，从而能够提高阵列基板的质量，降低基板的不良风险以及制作成本。
以下，以上述焊垫结构10，如图2所示包括两个相互绝缘的焊垫电极，分别为第一焊垫电极101和第二焊垫电极102为例，对上述焊垫结构10的制作方法进行说明。
具体的，制作上述焊垫结构10的方法，如图9所示，包括：
S201、如图2所示，在衬底基板03上，形成第一金属层，并采用构图工艺形成第一焊垫电极101。
需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
其中，本发明实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。
S202、在形成有第一焊垫电极101的衬底基板03上，形成第一绝缘层111。
S203、在形成有第一绝缘层111的衬底基板03上，形成第二金属层，并采用构图工艺形成第二焊垫电极102。
需要说明的是，上述第一金属层和第二金属层的材料可以相同，也可以不同。为了在制作阵列基板的过程中，不增加MASK(光刻)工艺的次数，上述第一金属层的材料与构成栅线的材料相同，第二金属层的材料与构成数据线的材料形同，在此情况下，可以通过一次构图工艺在形成上述第一焊垫电极101的同时，在显示区形成栅线；此外，可以通过一次构图工艺在形成上述第二焊垫电极102的同时，在显示区形成数据线。
S204、在形成有第二焊垫电极102的衬底基板03上，形成第二绝缘层112；并通过构图工艺，在第二绝缘层112和第一绝缘层111上，且对应第一焊垫电极101的位置形成第一过孔131，并在第二绝缘层112上，且对应第二焊垫电极102的位置形成第二过孔132。
S205、在形成有上述结构的衬底基板03上，形成透明导电层，并通过构图工艺形成多个绝缘的导通电极；其中，多个导通电极中的第一导通电极121通过第一过孔131与第一焊垫电极101电连接；多个导通电极中的第二导通电极122通过第二过孔132与第二焊垫电极电102连接。
在此情况下，当将驱动芯片绑定于上述绑定区01时，驱动芯片上的一焊垫结构10会与该阵列基板上一焊垫结构10中的第一导通电极121相接触。由于第一焊垫电极101与数据引线20电连接，因此第一焊垫电极101与数据引线20构成上述驱动芯片输出信号的第一信号写入通道，使得驱动芯片输出的信号通过上述第一导通电极121进入至该第一信号写入通道，以实现驱动信号的传输。此外，驱动芯片上的上述焊垫结构10会与该阵列基板上上述焊垫结构10中的第二导通电极122相接触。由于第二焊垫电极102与数据引线20电连接，因此第二焊垫电极102与数据引线20构成上述驱动芯片输出信号的第二信号写入通道，使得驱动芯片输出的信号通过上述第二导通电极122进入至该第二信号写入通道，以实现驱动信号的传输。
由上述可知，第一焊垫电极101和第二焊垫电极102分别通过相互独立的第一导通电极121和第二导通电极122与上述驱动芯片中同一个焊垫结构10相接触，从而可以使得第一焊垫电极101和第二焊垫电极102在信号传输过程中彼此独立。在此情况下，当第一焊垫电极101被腐蚀而导致第一信号写入通中断时，第二信号写入通道仍然可以正常工作，从而对驱动芯片输出的信号进行正常的传输。或者，当第二焊垫电极102被腐蚀导致第二信号写入通道中断时，第一信号写入通道仍然可以正常工作，从而对驱动芯片输出的信号进行正常的传输。
基于此，通过上述方法制作的第一焊垫电极101和第二焊垫电极102可以如图4所示，第一焊垫电极101和第二焊垫电极102分别在衬底基板03上的正投影具有交叠区域。或者如图6a所示，第一焊垫电极101和第二焊垫电极102分别在衬底基板03上的正投影无交叠区域。
在此基础上，以下对该数据引线20的制作方法进行举例说明。
例如，该数据引线20可以为单层布线结构。在此情况下，形成上述数据引线20的方法包括：
首先，在形成上述第一焊垫电极101的同时，形成如图3a或如图7所示的与该第一焊垫电极101相连接的数据引线20。
接下来，在形成上述第一过孔131的同时，在第一绝缘层111和第二绝缘层112上，且对应数据引线20靠近绑定区01的一端所在的位置形成第三过孔133。
接下来，形成上述第二导通电极122包括：形成的第二导通电极还通过第三过孔133与数据引线20电连接。
又例如，该数据引线20可以为双层布线结构。在此情况下，形成上述数据引线20的方法包括：
首先，在形成第一焊垫电极101的同时，形成如图4或图6a所示的与第一焊垫电极101相连接的第一子电极201。
接下来，在形成上述第一过孔131的同时，在第一绝缘层111和第二绝缘层112上，且对应第一子电极201远离绑定区01的一端所在的位置形成第四过孔134。
接下来，在形成第二焊垫电极102的同时，形成与第二焊垫电极102相连接，且与第一子电极201的延伸方向重叠的第二子电极202。
接下来，在形成上述第二过孔132的同时，在第二绝缘层112上，且对应第二子电极201远离绑定区01的一端所在的位置形成第五过孔135。
接下来，形成多个绝缘的导通电极包括，形成第三导通电极123，该第三导通电极123通过第四过孔134和第五过孔135，将第一子电极201和第二子电极202电连接。其中，该第一子电极201和第二子电极202构成上述数据引线20。
需要说明的是，当数据引线20采用上述双层结构时的有益效果，以及双层走线，在引线区02的近端子区04和远端子区05的长度设置方式同上所述，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板，其特征在于，包括位于绑定区的多个焊垫结构，以及位于引线区的多条数据引线；每条数据引线与一个焊垫结构相对应；
所述焊垫结构包括至少两个相互绝缘的焊垫电极；同一个焊垫结构中，每个焊垫电极和与该焊垫结构相对应的数据引线分别电连接，构成不同的信号写入通路。
2.根据权利要求1所述的阵列基板，其特征在于，包括衬底基板，所述焊垫结构包括两个相互绝缘的焊垫电极，分别为依次位于所述衬底基板上的第一焊垫电极和第二焊垫电极；
所述第一焊垫电极与所述第二焊垫电极之间设置有第一绝缘层，所述第二焊垫电极背离所述衬底基板的一侧依次设置有第二绝缘层和多个绝缘的导通电极；
所述第一绝缘层和所述第二绝缘层在对应所述第一焊垫电极的位置设置有第一过孔，多个所述导通电极中的第一导通电极通过所述第一过孔与所述第一焊垫电极电连接；
所述第二绝缘层在对应所述第二焊垫电极的位置设置有第二过孔；多个所述导通电极中的第二导通电极通过所述第二过孔与所述第二焊垫电极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，
所述第一焊垫电极与所述第二焊垫电极的延伸方向重叠，且所述第二焊垫电极在所述衬底基板上的正投影，仅与所述第一焊垫电极在所述衬底基板上正投影中靠近所述引线区的一部分重叠；
所述第一焊垫电极与所述第二焊垫电极靠近所述引线区的一端均与所述数据引线电连接。
4.根据权利要求2所述的阵列基板，其特征在于，
所述第一焊垫电极与所述第二焊垫电极在所述衬底基板上正投影无重叠区域；
所述第一焊垫电极包括第一子部和第二子部；所述第一子部位于所述第二焊垫电极背离所述数据引线的一端，且与所述第二焊垫电极的延伸方向重叠；所述第二子部位于所述第二焊垫电极的侧面，且所述第二子部的一端与所述第一子部相连接，另一端与数据引线电连接；
所述第二焊垫电极靠近所述引线区的一端与数据引线电连接。
5.根据权利要求2-4任一项所述的阵列基板，其特征在于，所述数据引线与所述第一焊垫电极同层同材料；
在所述第一绝缘层和所述第二绝缘层上，且对应所述数据引线靠近所述绑定区的一端所在的位置设置有第三过孔；所述第二导通电极还通过所述第三过孔与所述数据引线电连接。
6.根据权利要求2-4任一项所述的阵列基板，其特征在于，所述数据引线包括延伸方向重叠的第一子电极和第二子电极；
所述第一子电极与所述第一焊垫电极同层同材料，且相连接；
所述第二子电极与所述第二焊垫电极同层同材料，且相连接；
在所述第一绝缘层和所述第二绝缘层上，且对应所述第一子电极远离所述绑定区的一端所在的位置，设置有第四过孔；
在所述第二绝缘层上，且对应所述第二子电极远离所述绑定区的一端所在的位置，设置有第五过孔；
多个所述导通电极中的第三导通电极通过所述第四过孔和所述第五过孔，将所述第一子电极和所述第二子电极电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述引线区包括位于中心位置的近端子区，以及位于所述近端子区两侧的远端子区；
所述近端子区中的数据引线为沿第一方向延伸的直线；所述远端子区中的数据引线中，靠近所述绑定区的一部分为沿所述第一方向延伸的直线，远离所述绑定区的一部分为沿背离所述近端子区的方向倾斜的斜线；其中，所述第一方向和与所述数据引线相连接的信号线的延伸方向相同；
所述近端子区中第二子电极的长度小于所述远端子区中第二子电极的长度。
8.根据权利要求2所述的阵列基板，其特征在于，还包括栅线和数据线；
所述第一焊垫电极与所述栅线同层同材料，所述第二焊垫电极与所述数据线同层同材料。
9.根据权利要求5所述的阵列基板，其特征在于，还包括在对应所述第三过孔位置，覆盖所述第二导通电极的导电保护层。
10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
11.一种用于制作如权利要求1-9任一项所述的阵列基板的方法，其特征在于，包括：
在衬底基板上且位于该阵列基板的绑定区，通过构图工艺形成多个焊垫结构；所述焊垫结构包括至少两个相互绝缘的焊垫电极；
在所述衬底基板上且位于所述阵列基板的引线区，通过构图工艺形成多个数据引线；
其中，每条数据引线与一个焊垫结构相对应，同一个焊垫结构中，每个焊垫电极和与该焊垫结构相对应的数据引线分别电连接，构成不同的信号写入通路。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，制作所述焊垫结构的方法包括：
在所述衬底基板上，形成第一金属层，并采用构图工艺形成第一焊垫电极；
在形成有所述第一焊垫电极的衬底基板上，形成第一绝缘层；
在形成有所述第一绝缘层的衬底基板上，形成第二金属层，并采用构图工艺形成第二焊垫电极；
在形成有所述第二焊垫电极的衬底基板上，形成第二绝缘层；并通过构图工艺，在所述第二绝缘层和所述第一绝缘层上，且对应所述第一焊垫电极的位置形成第一过孔，并在所述第二绝缘层上，且对应所述第二焊垫电极的位置形成第二过孔；
在形成有上述结构的衬底基板上，形成透明导电层，并通过构图工艺形成多个绝缘的导通电极；其中，多个所述导通电极中的第一导通电极通过所述第一过孔与所述第一焊垫电极电连接；多个所述导通电极中的第二导通电极通过所述第二过孔与所述第二焊垫电极电连接。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，形成所述数据引线的方法包括：
在形成所述第一焊垫电极的同时，形成与所述第一焊垫电极相连接的数据引线；
在形成所述第一过孔的同时，在所述第一绝缘层和所述第二绝缘层上，且对应所述数据引线靠近所述绑定区的一端所在的位置形成第三过孔；
形成所述第二导通电极包括：所述第二导通电极还通过所述第三过孔与所述数据引线电连接。
14.根据权利要求12所述的阵列基板的制作方法，其特征在于，形成所述数据引线的方法包括：
在形成所述第一焊垫电极的同时，形成与所述第一焊垫电极相连接的第一子电极；
在形成所述第一过孔的同时，在所述第一绝缘层和所述第二绝缘层上，且对应所述第一子电极远离所述绑定区的一端所在的位置形成第四过孔；
在形成所述第二焊垫电极的同时，形成与所述第二焊垫电极相连接，且与所述第一子电极的延伸方向重叠的第二子电极；
在形成所述第二过孔的同时，在所述第二绝缘层上，且对应所述第二子电极远离所述绑定区的一端所在的位置形成第五过孔；
形成所述多个绝缘的导通电极包括，形成第三导通电极，该第三导通电极通过所述第四过孔和所述第五过孔，将所述第一子电极和所述第二子电极电连接；其中，所述第一子电极和所述第二子电极构成所述数据引线。
15.根据权利要求12-14任一项所述的阵列基板的制作方法，其特征在于，还包括在阵列基板的显示区形成栅线和数据线的方法：
在形成所述第一焊垫电极的同时，在所述显示区形成所述栅线；
在形成所述第二焊垫电极的同时，在所述显示区形成所述数据线。
CN201710540286.6A 2017-07-04 2017-07-04 一种阵列基板及其制作方法、显示装置 Expired - Fee Related CN107121855B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710540286.6A CN107121855B (zh) 2017-07-04 2017-07-04 一种阵列基板及其制作方法、显示装置
PCT/CN2018/077561 WO2019007086A1 (zh) 2017-07-04 2018-02-28 一种阵列基板及其制作方法、显示装置
US16/304,737 US11215893B2 (en) 2017-07-04 2018-02-28 Array substrate, method for manufacturing the same, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710540286.6A CN107121855B (zh) 2017-07-04 2017-07-04 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN107121855A true CN107121855A (zh) 2017-09-01
CN107121855B CN107121855B (zh) 2019-10-01

Family

ID=59731324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710540286.6A Expired - Fee Related CN107121855B (zh) 2017-07-04 2017-07-04 一种阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11215893B2 (zh)
CN (1) CN107121855B (zh)
WO (1) WO2019007086A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107490885A (zh) * 2017-09-05 2017-12-19 武汉天马微电子有限公司 一种显示装置
CN108845465A (zh) * 2018-07-02 2018-11-20 深圳市华星光电半导体显示技术有限公司 显示面板扇出走线结构及其制作方法
WO2019007086A1 (zh) * 2017-07-04 2019-01-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109634467A (zh) * 2019-02-20 2019-04-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN110164879A (zh) * 2019-07-03 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示装置
CN111599823A (zh) * 2020-05-29 2020-08-28 京东方科技集团股份有限公司 阵列基板及显示装置
CN111599822A (zh) * 2020-05-28 2020-08-28 Tcl华星光电技术有限公司 阵列基板、显示装置
CN111796461A (zh) * 2020-07-06 2020-10-20 Tcl华星光电技术有限公司 液晶显示面板
WO2021068642A1 (zh) * 2019-10-11 2021-04-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN113316851A (zh) * 2019-11-15 2021-08-27 京东方科技集团股份有限公司 阵列基板及显示装置
CN113498553A (zh) * 2020-01-22 2021-10-12 京东方科技集团股份有限公司 显示面板及显示装置
WO2024045117A1 (zh) * 2022-09-01 2024-03-07 京东方科技集团股份有限公司 连接结构、显示面板、制作方法、检测电路和显示装置
US12124646B2 (en) * 2022-05-27 2024-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116387270A (zh) * 2019-06-11 2023-07-04 群创光电股份有限公司 电子装置
KR20210131508A (ko) * 2020-04-23 2021-11-03 삼성디스플레이 주식회사 디스플레이 장치
CN114692554B (zh) * 2022-03-31 2024-06-04 本源科仪(成都)科技有限公司 量子比特版图的导电盘布图方法、系统、介质及设备
CN114997096B (zh) * 2022-04-28 2024-06-04 本源科仪(成都)科技有限公司 半导体量子比特版图的布图构建方法、系统、介质及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200513766A (en) * 2003-10-02 2005-04-16 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
CN1928670A (zh) * 2005-09-07 2007-03-14 中华映管股份有限公司 显示器以及覆晶玻璃封装结构
CN102655144A (zh) * 2011-09-29 2012-09-05 北京京东方光电科技有限公司 一种tft阵列基板及其制造方法和液晶显示器
US9741753B2 (en) * 2015-09-17 2017-08-22 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display apparatus thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107121855B (zh) * 2017-07-04 2019-10-01 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200513766A (en) * 2003-10-02 2005-04-16 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
CN1928670A (zh) * 2005-09-07 2007-03-14 中华映管股份有限公司 显示器以及覆晶玻璃封装结构
CN102655144A (zh) * 2011-09-29 2012-09-05 北京京东方光电科技有限公司 一种tft阵列基板及其制造方法和液晶显示器
US9741753B2 (en) * 2015-09-17 2017-08-22 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display apparatus thereof

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11215893B2 (en) 2017-07-04 2022-01-04 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display apparatus
WO2019007086A1 (zh) * 2017-07-04 2019-01-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107490885A (zh) * 2017-09-05 2017-12-19 武汉天马微电子有限公司 一种显示装置
CN108845465A (zh) * 2018-07-02 2018-11-20 深圳市华星光电半导体显示技术有限公司 显示面板扇出走线结构及其制作方法
CN109634467A (zh) * 2019-02-20 2019-04-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN109634467B (zh) * 2019-02-20 2022-05-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN110164879A (zh) * 2019-07-03 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示装置
CN110164879B (zh) * 2019-07-03 2022-04-22 京东方科技集团股份有限公司 阵列基板、显示装置
US11508295B2 (en) 2019-10-11 2022-11-22 Hefei Boe Joint Technology Co., Ltd. Array substrate and manufacturing method thereof, and display device
WO2021068642A1 (zh) * 2019-10-11 2021-04-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN113316851A (zh) * 2019-11-15 2021-08-27 京东方科技集团股份有限公司 阵列基板及显示装置
CN113498553B (zh) * 2020-01-22 2023-06-23 京东方科技集团股份有限公司 显示面板及显示装置
CN113498553A (zh) * 2020-01-22 2021-10-12 京东方科技集团股份有限公司 显示面板及显示装置
CN111599822A (zh) * 2020-05-28 2020-08-28 Tcl华星光电技术有限公司 阵列基板、显示装置
CN111599823A (zh) * 2020-05-29 2020-08-28 京东方科技集团股份有限公司 阵列基板及显示装置
CN111599823B (zh) * 2020-05-29 2024-01-05 京东方科技集团股份有限公司 阵列基板及显示装置
US11901375B2 (en) 2020-05-29 2024-02-13 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate and method for manufacturing the same, and display apparatus
CN111796461A (zh) * 2020-07-06 2020-10-20 Tcl华星光电技术有限公司 液晶显示面板
CN111796461B (zh) * 2020-07-06 2024-01-19 Tcl华星光电技术有限公司 液晶显示面板
US12124646B2 (en) * 2022-05-27 2024-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
WO2024045117A1 (zh) * 2022-09-01 2024-03-07 京东方科技集团股份有限公司 连接结构、显示面板、制作方法、检测电路和显示装置

Also Published As

Publication number Publication date
CN107121855B (zh) 2019-10-01
US20220026772A9 (en) 2022-01-27
WO2019007086A1 (zh) 2019-01-10
US20210223654A1 (en) 2021-07-22
US11215893B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN107121855A (zh) 一种阵列基板及其制作方法、显示装置
CN106896609B (zh) 一种阵列基板及包括其的显示装置
CN104731405B (zh) 一种触控显示装置及其制造方法
CN207424484U (zh) 一种阵列基板及显示装置
CN207380420U (zh) 一种阵列基板及显示装置
CN104133331B (zh) 用于窄边框型液晶显示装置的阵列基板及其制造方法
CN109003997A (zh) 具有触摸屏的有机发光显示装置及制造该装置的方法
CN103901641B (zh) 用于显示装置的阵列基板
WO2023241490A1 (zh) 显示基板和显示装置
US7868986B2 (en) Liquid crystal display having a driver contact structure for preventing corrosion of conductive films
CN100456097C (zh) 液晶显示装置及其制造方法
CN103488009B (zh) 一种阵列基板及控制方法、液晶显示装置
CN103728799B (zh) 具有最小边框的液晶显示装置
TWI398712B (zh) 具通至測試線之改良式連接結構的薄膜電晶體陣列面板
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN108255355A (zh) 内嵌式触控显示面板
CN102169259A (zh) 薄膜晶体管阵列基板及液晶显示装置
JP6365788B1 (ja) 表示装置及び表示装置基板
KR20070075583A (ko) 액정 표시 장치
JP4618951B2 (ja) 信号伝送用フィルム、これを含む制御信号部及び液晶表示装置
CN114937686B (zh) 显示基板及其驱动方法、显示装置
CN105093729B (zh) 阵列基板及其制作方法、显示装置
CN106468972A (zh) 一种触控基板及其制造方法、触控装置
CN102713998A (zh) 阵列基板和液晶显示面板
CN102981333B (zh) 阵列基板及其制造方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191001

Termination date: 20200704

CF01 Termination of patent right due to non-payment of annual fee