CN107092298A - 一种应用于数模转换器的带隙基准电压源 - Google Patents

一种应用于数模转换器的带隙基准电压源 Download PDF

Info

Publication number
CN107092298A
CN107092298A CN201710371409.8A CN201710371409A CN107092298A CN 107092298 A CN107092298 A CN 107092298A CN 201710371409 A CN201710371409 A CN 201710371409A CN 107092298 A CN107092298 A CN 107092298A
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
connection
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710371409.8A
Other languages
English (en)
Other versions
CN107092298B (zh
Inventor
刘俊琪
张翼
邵珠雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuchang University
Original Assignee
Xuchang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuchang University filed Critical Xuchang University
Priority to CN201710371409.8A priority Critical patent/CN107092298B/zh
Publication of CN107092298A publication Critical patent/CN107092298A/zh
Application granted granted Critical
Publication of CN107092298B publication Critical patent/CN107092298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations

Abstract

本发明提供了一种应用于数模转换器的带隙基准电压源，在复杂工作环境下为12位数模转换核心电路提供一个稳定的参考电压，其工作电压为5V，输出基准电压为2.5V；本发明采用双晶体管级联电路结构，将输入失调电压以外的参数值增加一倍，以减小输入失调电压在输出基准电压中的比例，提高电路的稳定性；本发明在双晶体管级联电路结构的基础上，采用两个低失调运算放大器构成自反馈电路，从而抑制电路噪声及电源波动对输出基准电压的影响，进而减小输入失调电压值，提高电路的抗干扰能力。

Description

一种应用于数模转换器的带隙基准电压源
技术领域
本发明涉及基准电压源电路系统的设计，尤其涉及的是，一种应用于数模转换器的带隙基准电压源的设计。
背景技术
数模转换器的性能直接影响控制系统的工作状态，而基准电压源的性能又直接影响到数模转换器的稳定性。基准电压源要能够在各种环境下输出一个稳定的参考电压给数模转换核心电路。电源电压的波动，环境温度的变化以及电磁干扰都会对基准电压源的稳定性造成影响。因此，不断改进基准电压源的结构，提高基准电压源的抗干扰能力，有着重要的意义。
发明内容
本发明所要解决的技术问题是提供一种应用于数模转换器的带隙基准电压源。
本发明的技术方案如下：一种应用于数模转换器的带隙基准电压源主要针对12位数模转换电路应用设计，工作电压为5V，输出基准电压为2.5V。本发明采用双晶体管级联电路结构，将输入失调电压以外的参数值增加一倍，以减小输入失调电压在输出基准电压中的比例。本发明在双晶体管级联电路结构的基础上，采用两个低失调运算放大器构成自反馈电路，从而抑制电路噪声及电源波动对输出基准电压的影响，进而减小输入失调电压值，提高电路抗干扰能力。
一种应用于数模转换器的带隙基准电压源包括1号MOS管，2号MOS管，1号至6号电阻，1号至4号晶体管，1号低失调运算放大器，2号低失调运算放大器，基准电压输出端口。其中1号MOS管的源极连接电源，1号MOS管的栅极连接1号低失调运算放大器的输出端，1号MOS管的漏极连接2号电阻的上端。2号MOS管的源极连接1号MOS管的源极，2号MOS管的栅极连接2号低失调运算放大器的输出端，2号MOS管的漏极连接5号电阻的上端。1号电阻的上端连接5号电阻的上端，1号电阻的下端连接1号晶体管的基极。2号电阻的上端连接3号电阻的上端，2号电阻的下端连接1号晶体管的发射极。3号电阻的上端连接1号MOS管的漏极，3号电阻的下端连接4号电阻的上端。4号电阻的上端连接2号低失调运算放大器的反相输入端，4号电阻的下端连接3号晶体管的发射极。5号电阻的上端连接基准电压输出端口，5号电阻的下端连接6号电阻的上端。6号电阻的上端连接1号低失调运算放大器的反相输入端，6号电阻的下端连接3号晶体管的基极。1号低失调运算放大器的正相输入端连接2号晶体管的源极，1号低失调运算放大器的反相输入端连接5号电阻的下端。2号低失调运算放大器的正相输入端连接1号晶体管的发射极，2号低失调运算放大器的反相输入端连接3号电阻的下端。1号晶体管的发射极连接2号电阻的下端，1号晶体管的基极连接1号电阻的下端，1号晶体管的集电极接地。2号晶体管的发射极连接1号晶体管的基极，2号晶体管的基极接地，2号晶体管的集电极接地。3号晶体管的发射极连接4号电阻的下端，3号晶体管的基极连接6号电阻的下端，3号晶体管的集电极接地。4号晶体管的发射极连接3号晶体管的基极，4号晶体管的基极接地，4号晶体管的集电极接地。
一种应用于数模转换器的带隙基准电压源中，低失调运算放大器包括3号至12号MOS管，7号电阻，8号电阻，5号晶体管，6号晶体管，1号恒流源，2号恒流源，正相输入端口，反相输入端口，输出端口。其中5号晶体管的发射极连接1号恒流源的正极，5号晶体管的基极连接正相输入端口，5号晶体管的集电极连接7号电阻的上端。6号晶体管的发射极连接5号晶体管的发射极，6号晶体管的基极连接反相输入端口，6号晶体管的集电极连接8号电阻的上端。7号电阻的上端连接3号MOS管的栅极，7号电阻的下端接地。8号电阻的上端连接4号MOS管的栅极，8号电阻的下端接地。3号MOS管的源极连接2号恒流源的正极，3号MOS管的栅极连接5号晶体管的集电极，3号MOS管的漏极连接11号MOS管的漏极。4号MOS管的源极连接3号MOS管的源极，4号MOS管的栅极连接6号晶体管的集电极，4号MOS管的漏极连接12号MOS管的漏极。5号MOS管的源极连接电源，5号MOS管的栅极连接6号MOS管的栅极，5号MOS管的漏极连接7号MOS管的源极。6号MOS管的源极连接5号MOS管的源极，6号MOS管的栅极连接7号MOS管的漏极，6号MOS管的漏极连接8号MOS管的源极。7号MOS管的栅极连接8号MOS管的栅极，7号MOS管的漏极连接9号MOS管的漏极。9号MOS管的漏极连接6号MOS管的栅极，9号MOS管的栅极连接10号MOS管的栅极，9号MOS管的漏极连接11号MOS管的漏极。10号MOS管的漏极连接8号MOS管的漏极，10号MOS管的栅极连接输出端口，10号MOS管的源极连接4号MOS管的漏极。11号MOS管的漏极连接9号MOS管的源极，11号MOS管的栅极连接12号MOS管的栅极，11号MOS管的源极接地。12号MOS管的漏极连接10号MOS管的源极，12号MOS管的源极接地。
本发明针对12位数模转换器应用设计，在复杂工作环境下为数模转换核心电路提供一个稳定的参考电压。本发明采用双晶体管级联结构，最大限度的降低输入失调电压在输出基准电压中的比例，进而提高输出基准电压的稳定性。本发明采用两个低失调运算放大器构成自反馈电路，抑制电源波动及电路噪声对基准电压源的影响，有效提高了应用于数模转换器的带隙基准电压源的抗干扰能力。
附图说明
图1为本发明的电路结构图；
图2为本发明中低失调运算放大器的电路结构图；
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
如图1所示，本发明包括MOS管M1，MOS管M2，电阻R1至R6，晶体管Q1至Q4，低失调运算放大器A1，低失调运算放大器A2，基准电压输出端口Vref。其中MOS管M1的源极连接电源Vdd，MOS管M1的栅极连接低失调运算放大器A1的输出端，MOS管M1的漏极连接电阻R2的上端。MOS管M2的源极连接MOS管M1的源极，MOS管M2的栅极连接低失调运算放大器A2的输出端，MOS管M2的漏极连接电阻R5的上端。电阻R1的上端连接电阻R5的上端，电阻R1的下端连接晶体管Q1的基极。电阻R2的上端连接电阻R3的上端，电阻R2的下端连接晶体管Q1的发射极。电阻R3的上端连接MOS管M1的漏极，电阻R3的下端连接电阻R4的上端。电阻R4的上端连接低失调运算放大器A2的反相输入端，电阻R4的下端连接晶体管Q3的发射极。电阻R5的上端连接基准电压输出端口Vref，电阻R5的下端连接电阻R6的上端。电阻R6的上端连接低失调运算放大器A1的反相输入端，电阻R6的下端连接晶体管Q3的基极。低失调运算放大器A1的正相输入端连接晶体管Q2的源极，低失调运算放大器A1的反相输入端连接电阻R5的下端。低失调运算放大器A2的正相输入端连接晶体管Q1的发射极，低失调运算放大器A2的反相输入端连接电阻R3的下端。晶体管Q1的发射极连接电阻R2的下端，晶体管Q1的基极连接电阻R1的下端，晶体管Q1的集电极接地。晶体管Q2的发射极连接晶体管Q1的基极，晶体管Q2的基极接地，晶体管Q2的集电极接地。晶体管Q3的发射极连接电阻R4的下端，晶体管Q3的基极连接电阻R6的下端，晶体管Q3的集电极接地。晶体管Q4的发射极连接晶体管Q3的基极，晶体管Q4的基极接地，晶体管Q4的集电极接地。
如图2所示，本发明中低失调运算放大器包括MOS管M3至M12，电阻R7，电阻R8，晶体管Q5，晶体管Q6，恒流源I1，恒流源I2，正相输入端口Vp，反相输入端口Vn，输出端口Vo。其中晶体管Q5的发射极连接恒流源I1的正极，晶体管Q5的基极连接正相输入端口Vp，晶体管Q5的集电极连接电阻R7的上端。晶体管Q6的发射极连接晶体管Q5的发射极，晶体管Q6的基极连接反相输入端口Vn，晶体管Q6的集电极连接电阻R8的上端。电阻R7的上端连接MOS管M3的栅极，电阻R7的下端接地。电阻R8的上端连接MOS管M4的栅极，电阻R8的下端接地。MOS管M3的源极连接恒流源I2的正极，MOS管M3的栅极连接5号晶体管的集电极，MOS管M3的漏极连接MOS管M11的漏极。MOS管M4的源极连接MOS管M3的源极，MOS管M4的栅极连接晶体管Q6的集电极，MOS管M4的漏极连接MOS管M12的漏极。MOS管M5的源极连接电源Vdd，MOS管M5的栅极连接MOS管M6的栅极，MOS管M5的漏极连接MOS管M7的源极。MOS管M6的源极连接MOS管M5的源极，MOS管M6的栅极连接MOS管M7的漏极，MOS管M6的漏极连接MOS管M8的源极。MOS管M7的栅极连接MOS管M8的栅极，MOS管M7的漏极连接MOS管M9的漏极。MOS管M9的漏极连接MOS管M6的栅极，MOS管M9的栅极连接MOS管M10的栅极，MOS管M9的漏极连接MOS管M11的漏极。MOS管M10的漏极连接MOS管M8的漏极，MOS管M10的栅极连接输出端口Vo，MOS管M10的源极连接MOS管M4的漏极。MOS管M11的漏极连接MOS管M9的源极，MOS管M11的栅极连接MOS管M12的栅极，MOS管M11的源极接地。MOS管M12的漏极连接MOS管M10的源极，MOS管M12的源极接地。
一种应用于数模转换器的带隙基准电压源基于0.18um CMOS工艺设计，占用芯片面积为630×190um2，电阻R1的阻值为95kΩ，电阻R2的阻值为190kΩ，电阻R3的阻值为190kΩ，电阻R4的阻值为740kΩ，电阻R5的阻值为95kΩ，电阻R6的阻值为370kΩ，电阻R7的阻值为625kΩ，电阻R8的阻值为625kΩ，晶体管Q1与Q3的面积比为1:5，晶体管Q2与Q4的面积比为1:5，电路工作电压为5V，输出基准电压为2.5V，标准偏差为1.85mV，在-30℃到100℃之间的温漂系数为35ppm/℃。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。

Claims (4)

1.一种应用于数模转换器的带隙基准电压源，其特征在于，其包括MOS管M1，MOS管M2，电阻R1至R6，晶体管Q1至Q4，低失调运算放大器A1，低失调运算放大器A2，基准电压输出端口Vref。
2.根据权利要求1所述一种应用于数模转换器的带隙基准电压源，其特征在于，MOS管M1的源极连接电源Vdd，MOS管M1的栅极连接低失调运算放大器A1的输出端，MOS管M1的漏极连接电阻R2的上端；
MOS管M2的源极连接MOS管M1的源极，MOS管M2的栅极连接低失调运算放大器A2的输出端，MOS管M2的漏极连接电阻R5的上端；
电阻R1的上端连接电阻R5的上端，电阻R1的下端连接晶体管Q1的基极；
电阻R2的上端连接电阻R3的上端，电阻R2的下端连接晶体管Q1的发射极；
电阻R3的上端连接MOS管M1的漏极，电阻R3的下端连接电阻R4的上端；
电阻R4的上端连接低失调运算放大器A2的反相输入端，电阻R4的下端连接晶体管Q3的发射极；
电阻R5的上端连接基准电压输出端口Vref，电阻R5的下端连接电阻R6的上端；
电阻R6的上端连接低失调运算放大器A1的反相输入端，电阻R6的下端连接晶体管Q3的基极；
低失调运算放大器A1的正相输入端连接晶体管Q2的源极，低失调运算放大器A1的反相输入端连接电阻R5的下端；
低失调运算放大器A2的正相输入端连接晶体管Q1的发射极，低失调运算放大器A2的反相输入端连接电阻R3的下端；
晶体管Q1的发射极连接电阻R2的下端，晶体管Q1的基极连接电阻R1的下端，晶体管Q1的集电极接地；
晶体管Q2的发射极连接晶体管Q1的基极，晶体管Q2的基极接地，晶体管Q2的集电极接地；
晶体管Q3的发射极连接电阻R4的下端，晶体管Q3的基极连接电阻R6的下端，晶体管Q3的集电极接地；
晶体管Q4的发射极连接晶体管Q3的基极，晶体管Q4的基极接地，晶体管Q4的集电极接地。
3.根据权利要求1所述一种应用于数模转换器的带隙基准电压源，其特征在于，低失调运算放大器包括MOS管M3至M12，电阻R7，电阻R8，晶体管Q5，晶体管Q6，恒流源I1，恒流源I2，正相输入端口Vp，反相输入端口Vn，输出端口Vo。
4.根据权利要求3所述一种应用于数模转换器的带隙基准电压源，其特征在于，晶体管Q5的发射极连接恒流源I1的正极，晶体管Q5的基极连接正相输入端口Vp，晶体管Q5的集电极连接电阻R7的上端；
晶体管Q6的发射极连接晶体管Q5的发射极，晶体管Q6的基极连接反相输入端口Vn，晶体管Q6的集电极连接电阻R8的上端；
电阻R7的上端连接MOS管M3的栅极，电阻R7的下端接地；
电阻R8的上端连接MOS管M4的栅极，电阻R8的下端接地；
MOS管M3的源极连接恒流源I2的正极，MOS管M3的栅极连接5号晶体管的集电极，MOS管M3的漏极连接MOS管M11的漏极；
MOS管M4的源极连接MOS管M3的源极，MOS管M4的栅极连接晶体管Q6的集电极，MOS管M4的漏极连接MOS管M12的漏极；
MOS管M5的源极连接电源Vdd，MOS管M5的栅极连接MOS管M6的栅极，MOS管M5的漏极连接MOS管M7的源极；
MOS管M6的源极连接MOS管M5的源极，MOS管M6的栅极连接MOS管M7的漏极，MOS管M6的漏极连接MOS管M8的源极；
MOS管M7的栅极连接MOS管M8的栅极，MOS管M7的漏极连接MOS管M9的漏极；
MOS管M9的漏极连接MOS管M6的栅极，MOS管M9的栅极连接MOS管M10的栅极，MOS管M9的漏极连接MOS管M11的漏极；
MOS管M10的漏极连接MOS管M8的漏极，MOS管M10的栅极连接输出端口Vo，MOS管M10的源极连接MOS管M4的漏极；
MOS管M11的漏极连接MOS管M9的源极，MOS管M11的栅极连接MOS管M12的栅极，MOS管M11的源极接地；
MOS管M12的漏极连接MOS管M10的源极，MOS管M12的源极接地。
CN201710371409.8A 2017-05-24 2017-05-24 一种应用于数模转换器的带隙基准电压源 Active CN107092298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710371409.8A CN107092298B (zh) 2017-05-24 2017-05-24 一种应用于数模转换器的带隙基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710371409.8A CN107092298B (zh) 2017-05-24 2017-05-24 一种应用于数模转换器的带隙基准电压源

Publications (2)

Publication Number Publication Date
CN107092298A true CN107092298A (zh) 2017-08-25
CN107092298B CN107092298B (zh) 2023-05-30

Family

ID=59639047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710371409.8A Active CN107092298B (zh) 2017-05-24 2017-05-24 一种应用于数模转换器的带隙基准电压源

Country Status (1)

Country Link
CN (1) CN107092298B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109471486A (zh) * 2019-01-14 2019-03-15 电子科技大学 一种降低失调影响的低噪声带隙基准电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224761A1 (en) * 2007-03-16 2008-09-18 Shenzhen Sts Microelectronics Co., Ltd Opamp-less bandgap voltage reference with high psrr and low voltage in cmos process
CN102289243A (zh) * 2011-06-30 2011-12-21 西安电子科技大学 Cmos带隙基准源
CN102323847A (zh) * 2011-07-29 2012-01-18 中国电子科技集团公司第二十四研究所 基于温度补偿的电压基准电路
CN103412595A (zh) * 2013-06-20 2013-11-27 中国矿业大学 一种基于ptat电流的低电源依赖性带隙基准电压电路设计

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224761A1 (en) * 2007-03-16 2008-09-18 Shenzhen Sts Microelectronics Co., Ltd Opamp-less bandgap voltage reference with high psrr and low voltage in cmos process
CN102289243A (zh) * 2011-06-30 2011-12-21 西安电子科技大学 Cmos带隙基准源
CN102323847A (zh) * 2011-07-29 2012-01-18 中国电子科技集团公司第二十四研究所 基于温度补偿的电压基准电路
CN103412595A (zh) * 2013-06-20 2013-11-27 中国矿业大学 一种基于ptat电流的低电源依赖性带隙基准电压电路设计

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHOU XUEPING ET AL.: "A High Precise Reference for SAR ADC", 2007 8TH INTERNATIONAL CONFERENCE ON ELECTRONIC MEASUREMENT AND INSTRUMENTS *
林春: "高精度流水线ADC关键子电路的研究设计", 中国优秀硕士学位论文全文数据库 (信息科技辑) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109471486A (zh) * 2019-01-14 2019-03-15 电子科技大学 一种降低失调影响的低噪声带隙基准电路

Also Published As

Publication number Publication date
CN107092298B (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN101995898B (zh) 一种高阶温度补偿电流基准源
CN107340796A (zh) 一种无电阻式高精度低功耗基准源
CN108710401A (zh) 一种高精度大驱动电流的带隙基准电压源
CN207352505U (zh) 一种无电阻式高精度低功耗基准源
CN107092298A (zh) 一种应用于数模转换器的带隙基准电压源
CN107967022A (zh) 一种双输出低温漂基准电压源
CN201348745Y (zh) 带隙基准电压产生电路
CN107102672A (zh) 一种抗强电磁干扰的基准电压源
CN207742590U (zh) 一种三输出低温漂低功耗基准电压源
CN108646847A (zh) 一种带隙基准电压的温度保护电路及带隙基准电压电路
CN207123776U (zh) 一种高稳定性带隙基准电压源
CN206270791U (zh) 一种带隙基准电路
CN117060224A (zh) 一种激光器电流驱动控制电路及控制方法
CN106843360B (zh) 一种基准电压电路及程控电源
CN103151989B (zh) 一种低电压低温度系数的对数放大器
CN109582073A (zh) 一种半周期电容比例可编程带隙基准电路
Dey et al. DESIGN OF A CMOS BANDGAP REFERENCE WITH LOWTEMPERATURE COEFFICIENT AND HIGH POWER SUPPLY REJECTION PERFORMANCE
CN210983126U (zh) 一种基于开关电容的电压基准源电路
CN107678479A (zh) 一种新型带隙基准源电路
CN107368140A (zh) 利用开关电容减小失调电压的带隙基准电路
CN207742591U (zh) 一种双输出低温漂基准电压源
CN210005943U (zh) 一种输出电压可调的基准电压源
CN107861556A (zh) 一种用于射频中的低功耗基准电路
CN107390759A (zh) 一种基准电压源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant