CN207123776U - 一种高稳定性带隙基准电压源 - Google Patents

Abstract

本实用新型提供了一种高稳定性带隙基准电压源，在复杂工作环境下为12位数模转换核心电路提供一个稳定的参考电压，其工作电压为5V，输出基准电压为2.5V；本实用新型采用双晶体管级联电路结构，将输入失调电压以外的参数值增加一倍，以减小输入失调电压在输出基准电压中的比例，提高电路的稳定性；本实用新型在双晶体管级联电路结构的基础上，采用两个低失调运算放大器构成自反馈电路，从而抑制电路噪声及电源波动对输出基准电压的影响，进而减小输入失调电压值，提高电路的抗干扰能力。

Description

一种高稳定性带隙基准电压源

技术领域

本实用新型涉及基准电压源电路系统的设计，尤其涉及的是一种高稳定性带隙基准电压源的设计。

背景技术

数模转换器的性能直接影响控制系统的工作状态，而基准电压源的性能又直接影响到数模转换器的稳定性。基准电压源要能够在各种环境下输出一个稳定的参考电压给数模转换核心电路。电源电压的波动，环境温度的变化以及电磁干扰都会对基准电压源的稳定性造成影响。因此，不断改进基准电压源的结构，提高基准电压源的抗干扰能力，有着重要的意义。

实用新型内容

本实用新型所要解决的技术问题是提供一种高稳定性带隙基准电压源。

本实用新型的技术方案如下：一种高稳定性带隙基准电压源主要针对

12 位数模转换电路应用设计，工作电压为 5V，输出基准电压为 2.5V。本实用新型采用双晶体管级联电路结构，将输入失调电压以外的参数值增加一倍，以减小输入失调电压在输出基准电压中的比例。本实用新型在双晶体管级联电路结构的基础上，采用两个低失调运算放大器构成自反馈电路，从而抑制电路噪声及电源波动对输出基准电压的影响，进而减小输入失调电压值，提高电路抗干扰能力。

一种高稳定性带隙基准电压源包括 MOS 管 M1，MOS 管 M2，电阻 R1 至 R6，晶体管 Q1 至 Q4，低失调运算放大器 A1，低失调运算放大器 A2，基准电压输出端口Vref。其中MOS 管 M1的源极连接电源，MOS 管 M1的栅极连接低失调运算放大器的输出端A1，MOS 管M1的漏极连接

电阻R2的上端。MOS 管 M2的源极连接 MOS 管 M1的源极，MOS 管 M2 的栅极连接低失调运算放大器的输出端A2，MOS 管 M2的漏极连接电阻R2的上端。电阻R1的上端连接电阻R5的上端，电阻R1的下端连接晶体管Q1的基极。电阻R2的上端连接电阻R3的上端，电阻R2的下端连接晶体管Q1的发射极。电阻R3的上端连接 MOS 管 M1的漏极，电阻R3的下端连接电阻R4的上端。电阻R4的上端连接低失调运算放大器A2 的反相输入端，电阻R3的下端连接晶体管Q3的发射极。电阻R5的上连接基准电压输出端口，电阻R5的下端连接电阻R6的上端。电阻R6的上端连接低失调运算放大器A1的反相输入端，电阻R6的下端连接晶体管Q3的基极。低失调运算放大器A1的正相输入端连接晶体管Q2的源极，

低失调运算放大器A1的反相输入端连接电阻R5的下端。低失调运算放大器A2的正相输入端连接晶体管Q1的发射极，低失调运算放大器A2的反相输入端连接电阻R3的下端。晶体管Q1的发射极连接电阻R2的下端，

晶体管Q1的基极连接电阻R1的下端，晶体管Q1的集电极接地。晶体管Q2的发射极连接晶体管Q1的基极，晶体管Q2的基极接地，晶体管 Q2的集电极接地。晶体管Q3的发射极连接电阻R4的下端，晶体管Q3的基极连接电阻R6的下端，晶体管Q3的集电极接地。晶体管Q4的发射极连接晶体管Q3的基极，晶体管Q4的基极接地，晶体管Q4的集电极接地。

一种高稳定性带隙基准电压源中，低失调运算放大器包括 3 号至 12 号

MOS 管M3-M12，电阻R7，电阻R8，晶体管Q5，晶体管Q6，1 号恒流源，2 号恒流源，正相输入端口，反相输入端口，输出端口。其中晶体管Q5的发射极连接 1号恒流源的正极，晶体管Q5的基极连接正相输入端口，晶体管Q5的集电极连接电阻R7的上端。晶体管Q6的发射极连接晶体管Q5 的发射极，晶体管Q6的基极连接反相输入端口，晶体管Q6的集电极连接

电阻R8的上端。电阻R7的上端连接 MOS 管M3的栅极，电阻R7的下端接地。电阻R8的上端连接 MOS 管M4的栅极，电阻R8的下端接地。

MOS 管M3的源极连接 2 号恒流源的正极， MOS 管M3的栅极连接晶体管Q5的集电极， MOS 管M3的漏极连接 MOS 管 M1的漏极。MOS 管M4的源极连接MOS 管M3的源极， MOS管M4的栅极连接晶体管Q4的集电极， MOS 管M4的漏极连接 MOS 管 M2的漏极。MOS 管M5的源极连接电源， MOS 管M5的栅极连接 MOS 管M6的栅极，MOS 管M5的漏极连接MOS 管M7的源极。MOS 管M6的源极连接 MOS 管M5的源极，

MOS 管M6的栅极连接 MOS 管M7的漏极， MOS 管M6的漏极连接 MOS 管M8的源极。MOS 管M7的栅极连接 MOS 管M8的栅极， MOS 管M7的漏极连接 MOS 管M9的漏极。MOS 管M9的漏极连接 MOS 管M6的栅极， MOS 管M9的栅极连接 MOS 管M10的栅极， MOS 管M9的漏极连接 MOS 管 M1的漏极。MOS 管M10的漏极连接 MOS 管M8的漏极，

MOS 管M10的栅极连接输出端口， MOS 管M10的源极连接 MOS 管M4 的漏极。MOS管 M1的漏极连接MOS 管M9的源极，MOS 管 M1的栅极连接 MOS 管 M2的栅极，MOS 管 M1的源极接地。MOS 管 M2的漏极连接MOS 管M10的源极，MOS 管 M2的源极接地。

本实用新型针对 12 位数模转换器应用设计，在复杂工作环境下为数模转换核心电路提供一个稳定的参考电压。本实用新型采用双晶体管级联结构，最大限度的降低输入失调电压在输出基准电压中的比例，进而提高输出基准电压的稳定性。本实用新型采用两个低失调运算放大器构成自反馈电路，抑制电源波动及电路噪声对基准电压源的影响，有效提高了高稳定性带隙基准电压源的抗干扰能力。

附图说明

图 1 为本实用新型的电路结构图；

图 2 为本实用新型中低失调运算放大器的电路结构图。

具体实施方式

为了便于理解本实用新型，下面结合附图和具体实施例，对本实用新

型进行更详细的说明。本说明书及其附图中给出了本实用新型的较佳的实施例，但是，本实用新型可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。

如图 1 所示，本实用新型包括 MOS 管 M1，MOS 管 M2，电阻 R1 至 R6，晶体管Q1 至 Q4，低失调运算放大器 A1，低失调运算放大器 A2，基准电压输出端口 Vref。其中MOS 管 M1 的源极连接电源 Vdd，MOS 管 M1 的栅极连接低失调运算放大器 A1 的输出端，MOS 管 M1 的漏极连接电阻 R2 的上端。MOS 管 M2 的源极连接 MOS 管 M1 的源极，MOS 管 M2 的栅极连接低失调运算放大器 A2 的输出端，MOS 管 M2 的漏极连接电阻 R5的上端。电阻 R1 的上端连接电阻 R5 的上端，电阻 R1 的下端连接晶体管 Q1 的基极。电阻 R2 的上端连接电阻 R3 的上端，电阻 R2 的下端连接晶体管 Q1 的发射极。电阻 R3的上端连接 MOS 管 M1 的漏极，电阻 R3 的下端连接电阻 R4 的上端。电阻 R4 的上端连接低失调运算放大器 A2 的反相输入端，电阻 R4 的下端连接晶体管 Q3 的发射极。电阻R5 的上端连接基准电压输出端口 Vref，电阻 R5 的下端连接电阻 R6 的上端。电阻 R6的上端连接低失调运算放大器 A1 的反相输入端，电阻 R6 的下端连接晶体管 Q3 的基极。低失调运算放大器 A1 的正相输入端连接晶体管 Q2 的源极，低失调运算放大器 A1的反相输入端连接电阻 R5 的下端。低失调运算放大器 A2 的正相输入端连接晶体管 Q1的发射极，低失调运算放大器 A2 的反相输入端连接电阻 R3 的下端。晶体管 Q1 的发射极连接电阻 R2 的下端，晶体管

Q1 的基极连接电阻 R1 的下端，晶体管 Q1 的集电极接地。晶体管 Q2 的发射极连接晶体管 Q1 的基极，晶体管 Q2 的基极接地，晶体管 Q2 的集电极接地。晶体管 Q3 的发射极连接电阻 R4 的下端，晶体管 Q3 的基极连接电阻 R6 的下端，晶体管 Q3 的集电极接地。晶体管 Q4 的发射极连接晶体管 Q3 的基极，晶体管 Q4 的基极接地，晶体管 Q4的集电极接地。

如图 2 所示，本实用新型中低失调运算放大器包括 MOS 管 M3 至 M12，电阻R7，电阻 R8，晶体管 Q5，晶体管 Q6，恒流源 I1，恒流源 I2，正相输入端口 Vp，反相输入端口 Vn，输出端口 Vo。其中晶体管 Q5 的发射极连接恒流源 I1 的正极，晶体管 Q5 的基极连接正相输入端口 Vp，晶体管 Q5 的集电极连接电阻 R7 的上端。晶体管 Q6 的发射极连接晶体管 Q5 的发射极，晶体管 Q6 的基极连接反相输入端口 Vn，晶体管 Q6 的集电极连接电阻 R8 的上端。电阻 R7 的上端连接 MOS 管 M3 的栅极，电阻 R7 的下端接地。电阻R8 的上端连接 MOS 管 M4 的栅极，电阻 R8 的下端接地。MOS 管 M3 的源极连接恒流源I2 的正极，MOS 管 M3 的栅极连接 5 号晶体管的集电极，MOS 管 M3 的漏极连接 MOS 管M11 的漏极。MOS 管 M4 的源极连接 MOS 管 M3 的源极，MOS 管 M4 的栅极连接晶体管Q6 的集电极， MOS 管 M4 的漏极连接 MOS 管 M12 的漏极。MOS 管 M5 的源极连接电源Vdd，MOS 管 M5 的栅极连接 MOS 管 M6 的栅极，MOS 管 M5 的漏极连接 MOS 管 M7 的源极。MOS 管 M6 的源极连接 MOS 管 M5 的源极，MOS 管 M6 的栅极连接 MOS 管 M7 的漏极，MOS 管 M6 的漏极连接 MOS 管 M8 的源极。MOS 管 M7 的栅极连接 MOS 管 M8 的栅极，MOS 管 M7 的漏极连接 MOS 管 M9 的漏极。MOS 管 M9 的漏极连接 MOS 管 M6 的栅极，MOS 管 M9 的栅极连接 MOS 管 M10 的栅极，MOS 管 M9 的漏极连接 MOS 管 M11 的漏极。MOS 管 M10 的漏极连接 MOS 管 M8 的漏极，MOS 管 M10 的栅极连接输出端口 Vo，MOS 管 M10 的源极连接 MOS 管 M4 的漏极。 MOS 管 M11 的漏极连接 MOS 管 M9 的源极，MOS 管 M11 的栅极连接 MOS

管 M12 的栅极，MOS 管 M11 的源极接地。MOS 管 M12 的漏极连接 MOS

管 M10 的源极，MOS 管 M12 的源极接地。一种高稳定性带隙基准电压源基于0.18um CMOS 工艺设计，占用芯片

面积为 630×190 um2，电阻 R1 的阻值为 95k Ω ，电阻 R2 的阻值为 190k Ω，电阻 R3 的阻值为 190k Ω ，电阻 R4 的阻值为 740k Ω ，电阻 R5 的阻值为

95k Ω ，电阻 R6 的阻值为 370k Ω ，电阻 R7 的阻值为 625k Ω ，电阻 R8的阻值为 625k Ω ，晶体管 Q1 与 Q3 的面积比为 1:5，晶体管 Q2 与 Q4 的面积比为1:5，电路工作电压为 5V，输出基准电压为 2.5V，标准偏差为 1.85mV，在-30℃到 100℃之间的温漂系数为 35ppm/℃。

需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本实用新型说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型其所附权利要求的保护范围。

Claims (2)

1.一种高稳定性带隙基准电压源，其特征在于，其包括 MOS 管 M1， MOS 管 M2，电阻R1 至 R6，晶体管 Q1 至 Q4，低失调运算放大器 A1，低失调运算放大器 A2，基准电压输出端口 Vref；

MOS 管 M1 的源极连接电源 Vdd，MOS 管 M1 的栅极连接低失调运算放大器 A1 的输出端，MOS 管 M1 的漏极连接电阻 R2 的上端；

MOS 管 M2 的源极连接 MOS 管 M1 的源极，MOS 管 M2 的栅极连接低失调运算放大器 A2 的输出端，MOS 管 M2 的漏极连接电阻 R5 的上端；电阻 R1 的上端连接电阻 R5的上端，电阻 R1 的下端连接晶体管 Q1 的

基极；

电阻 R2 的上端连接电阻 R3 的上端，电阻 R2 的下端连接晶体管 Q1 的发射极；

电阻 R3 的上端连接 MOS 管 M1 的漏极，电阻 R3 的下端连接电阻 R4

的上端；

电阻 R4 的上端连接低失调运算放大器 A2 的反相输入端，电阻R4 的下端连接晶体管 Q3 的发射极；

电阻 R5 的上端连接基准电压输出端口 Vref，电阻 R5 的下端连接电阻

R6 的上端；

电阻 R6 的上端连接低失调运算放大器 A1 的反相输入端，电阻 R6 的下端连接晶体管 Q3 的基极；

低失调运算放大器 A1 的正相输入端连接晶体管 Q2 的源极，低失调运算放大器 A1的反相输入端连接电阻 R5 的下端；

低失调运算放大器 A2 的正相输入端连接晶体管 Q1 的发射极，低失调运算放大器A2 的反相输入端连接电阻 R3 的下端；

晶体管 Q1 的发射极连接电阻 R2 的下端，晶体管 Q1 的基极连接电阻

R1 的下端，晶体管 Q1 的集电极接地；

晶体管 Q2 的发射极连接晶体管 Q1 的基极，晶体管 Q2 的基极接地，晶体管 Q2 的集电极接地；

晶体管 Q3 的发射极连接电阻 R4 的下端，晶体管 Q3 的基极连接电阻

R6 的下端，晶体管 Q3 的集电极接地；

晶体管 Q4 的发射极连接晶体管 Q3 的基极，晶体管 Q4 的基极接地，晶体管 Q4 的集电极接地。

2.根据权利要求 1 所述一种高稳定性带隙基准电压源，其特征在于，低失调运算放大器包括 MOS 管 M3 至 M12，电阻 R7，电阻 R8，晶体管 Q5，晶体管 Q6，恒流源 I1，恒流源I2，正相输入端口 Vp，反相输入端口 Vn，输出端口 Vo；

晶体管 Q5 的发射极连接恒流源 I1 的正极，晶体管 Q5 的基极连接正相输入端口Vp，晶体管 Q5 的集电极连接电阻 R7 的上端；

晶体管 Q6 的发射极连接晶体管 Q5 的发射极，晶体管 Q6 的基极连接反相输入端口Vn，晶体管 Q6 的集电极连接电阻 R8 的上端；

电阻 R7 的上端连接 MOS 管 M3 的栅极，电阻 R7 的下端接地；电阻 R8 的上端连接MOS 管 M4 的栅极，电阻 R8 的下端接地；

MOS 管 M3 的源极连接恒流源 I2 的正极，MOS 管 M3 的栅极连接 5

号晶体管的集电极，MOS 管 M3 的漏极连接 MOS 管 M11 的漏极；

MOS 管 M4 的源极连接 MOS 管 M3 的源极，MOS 管 M4 的栅极连接晶体管 Q6 的集电极，MOS 管 M4 的漏极连接 MOS 管 M12 的漏极；

MOS 管 M5 的源极连接电源 Vdd，MOS 管 M5 的栅极连接 MOS 管 M6

的栅极，MOS 管 M5 的漏极连接 MOS 管 M7 的源极；

MOS 管 M6 的源极连接 MOS 管 M5 的源极，MOS 管 M6 的栅极连接

MOS 管 M7 的漏极，MOS 管 M6 的漏极连接 MOS 管 M8 的源极；

MOS 管 M7 的栅极连接 MOS 管 M8 的栅极，MOS 管 M7 的漏极连接

MOS 管 M9 的漏极；

MOS 管 M9 的漏极连接 MOS 管 M6 的栅极，MOS 管 M9 的栅极连接

MOS 管 M10 的栅极，MOS 管 M9 的漏极连接 MOS 管 M11 的漏极；

MOS 管 M10 的漏极连接 MOS 管 M8 的漏极，MOS 管 M10 的栅极连接输出端口 Vo，MOS 管 M10 的源极连接 MOS 管 M4 的漏极；

MOS 管 M11 的漏极连接 MOS 管 M9 的源极，MOS 管 M11 的栅极连接 MOS 管 M12的栅极，MOS 管 M11 的源极接地；

MOS 管 M12 的漏极连接 MOS 管 M10 的源极，MOS 管 M12 的源极接地。