CN206639083U - 低电压带隙基准电路、芯片、移动电源、行车记录仪及电子设备 - Google Patents

Abstract

本实用新型涉及集成电路技术领域，特别是涉及低电压带隙基准电路、芯片、移动电源、行车记录仪及电子设备。其中，低电压带隙基准电路包括：基准源电路，基准源电路包括第一PNP三极管、第二PNP三极管及第一电阻，第一PNP三极管的发射极与第一电阻的一端连接，第一电阻的另一端为第一节点，第一PNP三极管的基极及集电极接地，第二PNP三极管的发射极为第二节点；基准源镜像电路，其分别与第一节点、第二节点连接；正温度系数电流电路，其与第二节点连接，并且复用第一PNP三极管。因此，正温度系数电流电路能够复制出正温度系数电流以提供给外围电路，并且还通过复用第一PNP三极管从而避免另设三极管而增加集成电路的面积。

Description

低电压带隙基准电路、芯片、移动电源、行车记录仪及电子 设备

技术领域

本实用新型涉及集成电路技术领域，特别是涉及低电压带隙基准电路、芯片、移动电源、行车记录仪及电子设备。

背景技术

随着半导体技术和便携式电子产品的发展，对低功耗、高电源电压范围的基准电压源的需求大大增加，也导致带隙基准的设计要求有很大的提高。带隙基准电路可以产生与电源和工艺无关、具有确定温度特性的基准电压或基准电压。带隙基准电路的稳定性对整个系统的内部电源的产生，输出电压的调整等都具有直接且至关重要的影响。

在很多产品应用中，芯片内部需要产生正温度系数电流，类似于监测SOC芯片内部的温度特性以实现过温保护功能，常见于电源管理芯片的应用中。

发明人在实现本实用新型的过程中，发现现有相关技术至少存在以下问题：现有带隙基准电路的正温度系数电流不能通过简单的镜像复制以供外围电路使用，并且带隙基准电路的设计面积消耗比较大。

实用新型内容

本实用新型实施例的一个目的旨在提供一种低电压带隙基准电路、芯片、移动电源、行车记录仪及电子设备，其解决现有带隙基准电路未能够镜像复制正温度系数电流以及设计面积大的技术问题。

为解决上述技术问题，本实用新型实施例提供以下技术方案：

在第一方面，本实用新型实施例提供一种低电压带隙基准电路，所述低电压带隙基准电路包括：用于产生基准电压的基准源电路，所述基准源电路包括第一PNP三极管、第二PNP三极管及第一电阻，所述第一PNP三极管的发射极与所述第一电阻的一端连接，所述第一电阻的另一端为第一节点，所述第一PNP三极管的基极及集电极接地，所述第二PNP 三极管的发射极为第二节点，所述第二PNP三极管的基极及集电极接地；用于为所述基准源电路提供偏置电流的基准源镜像电路，其分别与所述基准源电路的第一节点、第二节点连接；用于根据所述基准电压产生正温度系数电流的正温度系数电流电路，其与所述第二节点连接，并且复用所述第一PNP三极管的基极与发射极之间的电压。

可选的，所述低电压带隙基准电路还包括：用于输出零温度系数电流的零温度系数电流电路，其与所述基准源镜像电路连接；用于为所述零温度系数电流电路提供钳位电压的钳位电路，其分别与所述基准源镜像电路和所述零温度系数电流电路连接。

可选的，所述基准源电路还包括：第二电阻及第三电阻，所述第二电阻的一端与所述第一节点连接，所述第二电阻的另一端接地，所述第三电阻的一端与所述第二节点连接，所述第三电阻的另一端接地。

可选的，所述基准源镜像电路包括：第四电阻、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管，所述第一PMOS 管的源极分别与所述第二PMOS管的源极和所述第三PMOS管的源极连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极、所述第一 NMOS管的漏极、所述第二PMOS管的栅极、所述第三PMOS管的栅极连接，所述第二PMOS管的漏极分别与所述第一NMOS管的栅极、所述第二NMOS 管的栅极和漏极连接，所述第二NMOS管的源极连接至所述第二节点，所述第一NMOS管的源极连接至所述第一节点，所述第三PMOS管的漏极通过所述第四电阻接地。

可选的，所述正温度系数电流电路包括：第一运放器、第四PMOS 管、第五PMOS管及第五电阻，所述第一运放器的同相输入端连接至所述第二节点，所述第一运放器的反相输入端分别与所述第四PMOS管的漏极和所述第五电阻的一端连接，所述第一运放器的输出端分别与所述第四PMOS管的栅极和所述第五PMOS管的栅极连接，所述第四PMOS管的源极和所述第五PMOS管的源极连接，所述第五PMOS管的漏极用于输出正温度系数电流，所述第五电阻的另一端和所述第一PNP三极管的发射极连接。

可选的，所述零温度系数电流电路包括：第六PMOS管、第七PMOS 管、第八PMOS管及第九PMOS管；所述钳位电路包括：第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管及第十四PMOS管；所述第六PMOS管的漏极与所述第一PMOS管的源极连接，所述第六PMOS 管的源极分别与所述第七PMOS管的源极和所述第八PMOS管的源极连接，所述第六PMOS管的栅极分别与所述第七PMOS管的栅极及漏极、所述第八PMOS管的栅极、所述第九PMOS管的源极连接，所述第八PMOS 管的漏极用于输出零温度系数电流，所述第九PMOS管的漏极接地；所述第十PMOS管的栅极与所述第三PMOS管的栅极连接，所述第十PMOS 管的源极与所述第一PMOS管的源极连接，所述第十PMOS管的漏极分别与所述第十三PMOS管的源极及栅极、第十四PMOS管的栅极、所述第九 PMOS管的栅极连接，所述第十三PMOS管的漏极与所述第十四PMOS管的漏极接地，所述第十一PMOS管的栅极与所述第二NMOS管的漏极连接，所述第十一PMOS管的源极与所述第一PMOS管的源极连接，所述第十一 PMOS管的漏极分别与所述第十四PMOS管的源极、所述第十二PMOS管的栅极连接，所述第十二PMOS管的源极与所述第一PMOS管的源极连接，所述第十二PMOS管的漏极接地。

在第二方面，本实用新型实施例提供一种芯片，所述芯片包括所述的低电压带隙基准电路。

在第三方面，本实用新型实施例提供一种移动电源，所述移动电源包括所述的低电压带隙基准电路。

在第四方面，本实用新型实施例提供一种行车记录仪，所述行车记录仪包括所述的低电压带隙基准电路。

在第五方面，本实用新型实施例提供一种电子设备，所述电子设备包括所述的低电压带隙基准电路。

在实用新型各个实施例中，通过基准源镜像电路调整基准源电路的工作点，使基准源电路产生偏置电压，并且通过增加独立的正温度系数电流电路，其能够根据该偏置电压输出正温度系数电流，因此，与现有相关技术进行比较，正温度系数电流电路能够简单地复制出正温度系数电流以提供给外围电路，并且当外围电路不需要正温度系数电流而关闭正温度系数电流电路时，此时的基准源电路及基准源镜像电路的电路功能未受到干扰。进一步的，正温度系数电流电路通过复用第一PNP三极管的基极与发射极之间的电压，从而避免另设三极管而增加集成电路的面积。

附图说明

图1是本实用新型实施例提供一种低电压带隙基准电路的电路框图；

图2是本实用新型另一实施例提供一种低电压带隙基准电路的电路框图；

图3是本实用新型又另一实施例提供一种低电压带隙基准电路的结构连接示意图。

具体实施方式

为了便于理解本实用新型，下面结合附图和具体实施方式，对本实用新型进行更详细的说明。需要说明的是，当元件被表述“固定于”另一个元件，它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本说明书中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本实用新型。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

图1是本实用新型实施例提供一种低电压带隙基准电路的电路框图。如图1所示，该低电压带隙基准电路100包括基准源电路11、基准源镜像电路12及正温度系数电流电路13，其中，基准源电路11包括第一PNP三极管T1、第二PNP三极管T2及第一电阻R1，第一PNP三极管 T1的发射极与第一电阻R1的一端连接，第一电阻R1的另一端为第一节点11A，第一PNP三极管T1的基极及集电极接地，第二PNP三极管T2 的发射极为第二节点11B，第二PNP三极管T2的基极及集电极接地。基准源镜像电路12分别与基准源电路11的第一节点11A、第二节点11B 连接，正温度系数电流电路13与第二节点11B连接，并且复用第一PNP 三极管T1的基极与发射极之间的电压。

基准源镜像电路12接收外部电源，并且向基准源电路11提供偏置电流，基准源电路11根据该偏置电流产生偏置电压，正温度系数电流电路13根据该偏置电压产生正温度系数电流。

与现有相关技术进行比较，通过增加独立的正温度系数电流电路 13，其能够根据该偏置电压输出正温度系数电流，因此，正温度系数电流电路13能够简单地复制出正温度系数电流以提供给外围电路，并且当外围电路不需要正温度系数电流而关闭正温度系数电流电路13时，此时的基准源电路11及基准源镜像电路12的电路功能未受到干扰。进一步的，正温度系数电流电路13通过复用第一PNP三极管T1的基极与发射极之间的电压，从而避免另设三极管而增加集成电路的面积。

在一些实施例中，如图2所示，该低电压带隙基准电路100还包括零温度系数电流电路14和钳位电路15，零温度系数电流电路14与基准源镜像电路12连接，钳位电路15分别与基准源镜像电路12和零温度系数电流电路14连接。

零温度系数电流电路14能够从基准源镜像电路12中镜像复制并且输出零温度系数电流，钳位电路15能够为零温度系数电流电路14提供钳位电压，以提高电源抑制比。

与现有相关技术进行比较，该低电压带隙基准电路100不仅能够简单地复制出正温度系数电流，还能够输出零温度系数电流，并且电源抑制比高。

在一些实施例中，如图3所示，该基准源电路11包括：第二电阻 R2及第三电阻R3，第二电阻R2的一端与第一节点11A连接，第二电阻 R2的另一端接地，第三电阻R3的一端与第二节点11B连接，第三电阻 R3的另一端接地。

进一步的，基准源镜像电路12包括：第四电阻R4、第一PMOS管 PQ1、第二PMOS管PQ2、第三PMOS管PQ3、第一NMOS管NQ1及第二NMOS 管NQ2，第一PMOS管PQ1的源极分别与第二PMOS管PQ2的源极和第三 PMOS管PQ3的源极连接，第一PMOS管PQ1的栅极分别与第一PMOS管PQ的漏极、第一NMOS管NQ1的漏极、第二PMOS管PQ2的栅极、第三 PMOS管PQ3的栅极连接，第二PMOS管PQ2的漏极分别与第一NMOS管 NQ1的栅极、第二NMOS管NQ2的栅极和漏极连接，第二NMOS管NQ2的源极连接至第二节点11B，第一NMOS管NQ1的源极连接至第一节点11A，第三PMOS管PQ3的漏极通过第四电阻R4接地。

进一步的，正温度系数电流电路13包括：第一运放器UP1、第四 PMOS管PQ4、第五PMOS管PQ5及第五电阻R5，第一运放器UP1的同相输入端连接至第二节点11B，第一运放器UP1的反相输入端分别与第四 PMOS管PQ4的漏极和第五电阻R5的一端连接，第一运放器UP1的输出端分别与第四PMOS管PQ4的栅极和第五PMOS管PQ5的栅极连接，第四 PMOS管PQ4的源极和第五PMOS管PQ5的源极连接，第五PMOS管PQ5的漏极用于输出正温度系数电流，第五电阻R5的另一端和第一PNP三极管T1的发射极连接。

进一步的，零温度系数电流电路14包括：第六PMOS管PQ6、第七 PMOS管PQ7、第八PMOS管PQ8及第九PMOS管PQ9。

钳位电路15包括：第十PMOS管PQ10、第十一PMOS管PQ11、第十二PMOS管PQ12、第十三PMOS管PQ13及第十四PMOS管PQ14；第六PMOS 管PQ6的漏极与第一PMOS管PQ1的源极连接，第六PMOS管PQ6的源极分别与第七PMOS管PQ7的源极和第八PMOS管PQ8的源极连接，第六PMOS 管PQ6的栅极分别与第七PMOS管PQ7的栅极及漏极、第八PMOS管PQ8 的栅极、第九PMOS管PQ9的源极连接，第八PMOS管PQ8的漏极用于输出零温度系数电流，第九PMOS管PQ9的漏极接地；第十PMOS管PQ10 的栅极与第三PMOS管PQ3的栅极连接，第十PMOS管PQ10的源极与第一PMOS管PQ1的源极连接，第十PMOS管PQ10的漏极分别与第十三PMOS 管PQ13的源极及栅极、第十四PMOS管PQ14的栅极、第九PMOS管PQ9 的栅极连接，第十三PMOS管PQ13的漏极与第十四PMOS管PQ14的漏极接地，第十一PMOS管PQ11的栅极与第二NMOS管NQ2的漏极连接，第十一PMOS管PQ11的源极与第一PMOS管PQ1的源极连接，第十一PMOS 管PQ11的漏极分别与第十四PMOS管PQ14的源极、第十二PMOS管PQ12 的栅极连接，第十二PMOS管PQ12的源极与第一PMOS管PQ1的源极连接，第十二PMOS管PQ12的漏极接地。

如图3所示，基准源电路11的工作原理是根据硅材料的带隙电压与温度无关的特性，利用具有正温度系数的热电压与具有负温度系数的晶体管基极-发射极间的电压相互叠加，以实现低温漂、高精度的偏置电压。具体的，利用运放反馈箝位的作用，使得第一节点11A与第二节点11B的输入端电压相等，从而获得第一PNP三极管T1与第二PNP三极管T2的基极-发射极间的电压差，根据硅半导体节的电学特性，该电压差具有正温度系数，单个三极管(第一PNP三极管T1或第二PNP三极管T2)基极-发射极电压是负温度系数。利用第一电阻R1及第二第二电阻R2的比例调整，便可以得到一个补偿好的零温度系数电流。图中流过第一电阻R1的电流为正温度系数电流，流过第二PNP三极管T2的电流为负温度系数电流。然而，此种正温度系数电流不容易被简单镜像复制，并且关闭该正温度系数电流时，基准源电路11的其它功能受到干扰。

请再参阅图3，当输入电源接入基准源镜像电路12时，基准源镜像电路12通过第一PMOS管PQ1、第二PMOS管PQ2、第三PMOS管PQ3、第一NMOS管NQ1及第二NMOS管NQ2之间的配合，为基准源电路11提供偏置电流。

请继续参阅图3，在正温度系数电流电路13中，通过第一运放器UP1的反馈和钳位作用，使得第五电阻R5的两端电压与第二节点11B处的电压相等，从而实现第五电阻R5的两端电压其中，n为第一PNP三极管T1的本征载流子浓度，V_T＝KT/q，K位玻尔兹曼常数，T位热力学温度，q为电子电荷量。因此，正温度系数电流 I_ptat-ref＝ΔV_BE/R3

作为本实用新型实施例的另一方面，本实用新型实施例提供一种芯片，该芯片包括如图1至图3所述的低电压带隙基准电路。

作为本实用新型实施例的又另一方面，本实用新型实施例提供一种移动电源，该移动电源包括如图1至图3所述的低电压带隙基准电路。

作为本实用新型实施例的又另一方面，本实用新型实施例提供一种行车记录仪，该行车记录仪包括如图1至图3所述的低电压带隙基准电路。

作为本实用新型实施例的又另一方面，本实用新型实施例提供一种电子设备，该电子设备包括如图1至图3所述的低电压带隙基准电路。

与现有相关技术进行比较，通过增加独立的正温度系数电流电路，其能够根据该偏置电压输出正温度系数电流，因此，正温度系数电流电路能够简单地复制出正温度系数电流以提供给外围电路，并且当外围电路不需要正温度系数电流而关闭正温度系数电流电路时，此时的基准源电路及基准源镜像电路的电路功能未受到干扰。进一步的，正温度系数电流电路通过复用第一PNP三极管的基极与发射极之间的电压，从而避免另设三极管而增加集成电路的面积。

需要说明的是，本实用新型的说明书及其附图中给出了本实用新型的较佳的实施方式，但是，本实用新型可以通过许多不同的形式来实现，并不限于本说明书所描述的实施方式，这些实施方式不作为对本实用新型内容的额外限制，提供这些实施方式的目的是使对本实用新型的公开内容的理解更加透彻全面。并且，上述各技术特征继续相互组合，形成未在上面列举的各种实施方式，均视为本实用新型说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种低电压带隙基准电路，其特征在于，包括：

用于产生基准电压的基准源电路，所述基准源电路包括第一PNP三极管、第二PNP三极管及第一电阻，所述第一PNP三极管的发射极与所述第一电阻的一端连接，所述第一电阻的另一端为第一节点，所述第一PNP三极管的基极及集电极接地，所述第二PNP三极管的发射极为第二节点，所述第二PNP三极管的基极及集电极接地；

用于为所述基准源电路提供偏置电流的基准源镜像电路，其分别与所述基准源电路的第一节点、第二节点连接；

用于根据所述基准电压产生正温度系数电流的正温度系数电流电路，其与所述第二节点连接，并且复用所述第一PNP三极管的基极与发射极之间的电压。

2.根据权利要求1所述的低电压带隙基准电路，其特征在于，所述低电压带隙基准电路还包括：

用于输出零温度系数电流的零温度系数电流电路，其与所述基准源镜像电路连接；

用于为所述零温度系数电流电路提供钳位电压的钳位电路，其分别与所述基准源镜像电路和所述零温度系数电流电路连接。

3.根据权利要求2所述的低电压带隙基准电路，其特征在于，所述基准源电路还包括：第二电阻及第三电阻，所述第二电阻的一端与所述第一节点连接，所述第二电阻的另一端接地，所述第三电阻的一端与所述第二节点连接，所述第三电阻的另一端接地。

4.根据权利要求3所述的低电压带隙基准电路，其特征在于，所述基准源镜像电路包括：第四电阻、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管，所述第一PMOS管的源极分别与所述第二PMOS管的源极和所述第三PMOS管的源极连接，所述第一PMOS管的栅极分别与所述第一PMOS管的漏极、所述第一NMOS管的漏极、所述第二PMOS管的栅极、所述第三PMOS管的栅极连接，所述第二PMOS 管的漏极分别与所述第一NMOS管的栅极、所述第二NMOS管的栅极和漏极连接，所述第二NMOS管的源极连接至所述第二节点，所述第一NMOS管的源极连接至所述第一节点，所述第三PMOS管的漏极通过所述第四电阻接地。

5.根据权利要求4所述的低电压带隙基准电路，其特征在于，所述正温度系数电流电路包括：第一运放器、第四PMOS管、第五PMOS管及第五电阻，所述第一运放器的同相输入端连接至所述第二节点，所述第一运放器的反相输入端分别与所述第四PMOS管的漏极和所述第五电阻的一端连接，所述第一运放器的输出端分别与所述第四PMOS管的栅极和所述第五PMOS管的栅极连接，所述第四PMOS管的源极和所述第五PMOS管的源极连接，所述第五PMOS管的漏极用于输出正温度系数电流，所述第五电阻的另一端和所述第一PNP三极管的发射极连接。

6.根据权利要求4所述的低电压带隙基准电路，其特征在于，

所述零温度系数电流电路包括：第六PMOS管、第七PMOS管、第八PMOS管及第九PMOS管；

所述钳位电路包括：第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管及第十四PMOS管；

所述第六PMOS管的漏极与所述第一PMOS管的源极连接，所述第六PMOS管的源极分别与所述第七PMOS管的源极和所述第八PMOS管的源极连接，所述第六PMOS管的栅极分别与所述第七PMOS管的栅极及漏极、所述第八PMOS管的栅极、所述第九PMOS管的源极连接，所述第八PMOS管的漏极用于输出零温度系数电流，所述第九PMOS管的漏极接地；

所述第十PMOS管的栅极与所述第三PMOS管的栅极连接，所述第十PMOS管的源极与所述第一PMOS管的源极连接，所述第十PMOS管的漏极分别与所述第十三PMOS管的源极及栅极、第十四PMOS管的栅极、所述第九PMOS管的栅极连接，所述第十三PMOS管的漏极与所述第十四PMOS管的漏极接地，所述第十一PMOS管的栅极与所述第二NMOS管的漏极连接，所述第十一PMOS管的源极与所述第一PMOS管的源极连接，所述第十一PMOS管的漏极分别与所述第十四PMOS管的源极、所述第十二PMOS 管的栅极连接，所述第十二PMOS管的源极与所述第一PMOS管的源极连接，所述第十二PMOS管的漏极接地。

7.一种芯片，其特征在于，包括如权利要求1至6任一项所述的低电压带隙基准电路。

8.一种移动电源，其特征在于，包括如权利要求1至6任一项所述的低电压带隙基准电路。

9.一种行车记录仪，其特征在于，包括如权利要求1至6任一项所述的低电压带隙基准电路。

10.一种电子设备，其特征在于，包括如权利要求1至6任一项所述的低电压带隙基准电路。