CN210005943U - 一种输出电压可调的基准电压源 - Google Patents
一种输出电压可调的基准电压源 Download PDFInfo
- Publication number
- CN210005943U CN210005943U CN201921281134.XU CN201921281134U CN210005943U CN 210005943 U CN210005943 U CN 210005943U CN 201921281134 U CN201921281134 U CN 201921281134U CN 210005943 U CN210005943 U CN 210005943U
- Authority
- CN
- China
- Prior art keywords
- transistor
- pmos transistor
- drain
- gate
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型公开了一种输出电压可调的基准电压源，包括启动电路、偏置电路、运算放大器和带隙电路，启动电路与偏置电路相连，偏置电路与运算放大器、带隙电路相连，运算放大器两输入端与带隙电路相连。本实用新型的基准电压源输出电压通过两个电流之和在电阻上的压降来实现，通过改变负载电阻决定输出参考电压，方便改变所需产生的电压值；启动电路使电路节点处于简并状态时也可以自动进入正常工作状态；运算放大器确保带隙电路在电源电压变化时仍能稳定输出；运算放大器采用密勒补偿增加系统稳定性。
Description
技术领域
本实用新型涉及一种输出电压可调的基准电压源，属于半导体集成电路技术领域。
背景技术
基准电压源是模拟集成电路和数字集成电路极为重要的组成部分，它被广泛应用于开关电源、动态存储、闪存以及其它模拟器件中。目前，人们对消费类电子产品的需求越来越高，随着低压低功耗要求的增加，尤其是便携式电子设备，如手机、平板电脑、笔记本电脑、蓝牙设备等，也对基准电压源提出了新的要求，因为传统的带隙基准电压源输出电压为1.25V，如果电源本身低于1.25V，这种结构就不可能实现，必须对电路加以改进才能继续使用。
传统的带隙基准电压源输出电压不可调，约为1.25V（见图2）。它利用三极管基极-发射极电压Vbe的负温度系数和基极-发射极电压差值△Vbe的正温度系数，通过一定比例叠加得到与温度无关的电压。这种结构的缺点是：当开关电源的输出电压小于1.25V，那么它将不能提供参考电压；当电源电压低于1.25V，那么它将无法输出零温度系数的电压。
发明内容
本实用新型要解决的技术问题是：提供一种输出电压可调的基准电压源，以解决传统的带隙基准电压源输出电压不可调、当开关电源的输出电压小于1.25V将不能提供参考电压、当电源电压低于1.25V将无法输出零温度系数的电压的技术问题。
本实用新型采取的技术方案为：一种输出电压可调的基准电压源，包括启动电路、偏置电路、运算放大器和带隙电路，启动电路与偏置电路相连，偏置电路与运算放大器、带隙电路相连，运算放大器两输入端与带隙电路相连。
优选的，上述启动电路包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2和NMOS管N3，PMOS管P1的漏极分别与NMOS管N2的栅极和NMOS管N1的漏极相连，PMOS管P2的栅极分别与PMOS管P3的栅极和NMOS管N2的漏极相连，PMOS管P2的漏极与NMOS管N3的漏极相连，NMOS管N3的栅极分别与NMOS管N3的漏极和NMOS管N1的栅极相连。
优选的，上述偏置电路包括PMOS管P3和NMOS管N4，PMOS管P3的漏极分别与PMOS管P3的栅极和NMOS管N4的漏极相连，NMOS管N4的栅极与NMOS管N3的栅极相连。
优选的，上述运算放大器包括PMOS管P4、PMOS管P5、PMOS管P9、PMOS管P10、NMOS管N5、NMOS管N6和NMOS管N7，PMOS管P4的栅极分别与PMOS管P3的栅极和PMOS管P5的栅极相连，PMOS管P4的漏极分别与PMOS管P9和PMOS管P10的源极相连，PMOS管P9的漏极与NMOS管N5的漏极相连，PMOS管P10的漏极与NMOS管N6的漏极相连，NMOS管N5的栅极分别与NMOS管N5的漏极和NMOS管N6的栅极相连，PMOS管P5的漏极与NMOS管N7的漏极相连，NMOS管N7的栅极与NMOS管N6的漏极相连，NMOS管N7的栅极与漏极间连接有电容C。
优选的，上述带隙电路包括PMOS管P6、PMOS管P7、PMOS管P8、电阻R1、电阻R2、电阻R3、电阻R4，PNP管Q1和PNP管Q2，PMOS管P6的栅极分别与PMOS管P5的栅极和PMOS管P7的栅极相连，PMOS管P6的漏极分别与PMOS管P9的栅极和PNP管Q1的发射极相连，电阻R1与PNP管Q1并联，PMOS管P7的栅极与PMOS管P8的栅极相连，PMOS管P7的漏极分别与PMOS管P10的栅极和电阻R3相连，电阻R3与PNP管Q2的发射极相连，PNP管Q2的基极与PNP管Q1的基极相连，电阻R2与PMOS管P7的漏极相连，PMOS管P8的漏极与电阻R4相连，PMOS管P8的漏极作为输出电压端VOUT，输出电压VOUT为电阻R4两端电压。
本实用新型的有益效果：与现有技术相比，本实用新型的基准电压源输出电压通过两个电流之和在电阻上的压降来实现，通过改变负载电阻决定输出参考电压，方便改变所需产生的电压值；启动电路使电路节点处于简并状态时也可以自动进入正常工作状态；运算放大器确保带隙电路在电源电压变化时仍能稳定输出；运算放大器采用密勒补偿增加系统稳定性。
附图说明
图1为本实用新型的结构框图；
图2为现有传统带隙基准电压源结构示意图。
具体实施方式
下面结合附图及具体的实施例对本实用新型进行进一步介绍。
实施例：如图1所示，一种输出电压可调的基准电压源，包括启动电路、偏置电路、运算放大器和带隙电路，启动电路与偏置电路相连，偏置电路与运算放大器、带隙电路相连，运算放大器两输入端与带隙电路相连。
优选的，上述启动电路包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2和NMOS管N3，PMOS管P1的漏极分别与NMOS管N2的栅极和NMOS管N1的漏极相连，PMOS管P2的栅极分别与PMOS管P3的栅极和NMOS管N2的漏极相连，PMOS管P2的漏极与NMOS管N3的漏极相连，NMOS管N3的栅极分别与NMOS管N3的漏极和NMOS管N1的栅极相连，PMOS管P1的栅极接地，PMOS管P1和PMOS管P2的源极连接到电源Vin，NMOS管N1、NMOS管N2和NMOS管N3的源极均接地，PMOS管P1始终导通，使得NMOS管N2导通并且NMOS管N2的漏极电位降低，因此PMOS管P2导通，偏置电路启动，NMOS管N1导通，NMOS管N2因此关断，因为PMOS管P1始终导通，出于低功耗考虑，降低PMOS管P1宽长比以降低电流。
优选的，上述偏置电路包括PMOS管P3和NMOS管N4，PMOS管P3的漏极分别与PMOS管P3的栅极和NMOS管N4的漏极相连，NMOS管N4的栅极与NMOS管N3的栅极相连，PMOS管P3的源极连接到电源Vin，NMOS管N4的源极接地，偏置电路的电流大小影响运算放大器和带隙电路的偏置电流，处于低压低功耗考虑，电流不宜过大。
优选的，上述运算放大器包括PMOS管P4、PMOS管P5、PMOS管P9、PMOS管P10、NMOS管N5、NMOS管N6和NMOS管N7，PMOS管P4的栅极分别与PMOS管P3的栅极和PMOS管P5的栅极相连，PMOS管P4的漏极分别与PMOS管P9和PMOS管P10的源极相连，PMOS管P9的漏极与NMOS管N5的漏极相连，PMOS管P10的漏极与NMOS管N6的漏极相连，NMOS管N5的栅极分别与NMOS管N5的漏极和NMOS管N6的栅极相连，PMOS管P5的漏极与NMOS管N7的漏极相连，NMOS管N7的栅极与NMOS管N6的漏极相连，NMOS管N7的栅极与漏极间连接有电容C，PMOS管P4和PMOS管P5的源极连接到电源Vin，NMOS管N5、NMOS管N6和NMOS管N7的源极接地，基准电压源中运算放大器主要作用是使两个输入端的电位相等，所以只要增益足够就可以，另外为了防止振荡，相位裕度也要满足45°-60°。PMOS管P9和PMOS管P10为第一级差分放大，NMOS管N7为第二级共源放大。PMOS管P4和PMOS管P5分别为两级放大电路提供偏置电流。电容C为弥勒电容补偿，将主次极点分离，增大相位裕度。
优选的，上述带隙电路包括PMOS管P6、PMOS管P7、PMOS管P8、电阻R1、电阻R2、电阻R3、电阻R4，PNP管Q1和PNP管Q2，PMOS管P6的栅极分别与PMOS管P5的栅极和PMOS管P7的栅极相连，PMOS管P6的漏极分别与PMOS管P9的栅极和PNP管Q1的发射极相连，电阻R1与PNP管Q1并联，PMOS管P7的栅极与PMOS管P8的栅极相连，PMOS管P7的漏极分别与PMOS管P10的栅极和电阻R3相连，电阻R3与PNP管Q2的发射极相连，PNP管Q2的基极与PNP管Q1的基极相连并接地，电阻R2与PMOS管P7的漏极相连，PMOS管P8的漏极与电阻R4相连，PMOS管P8的漏极作为输出电压端VOUT，输出电压VOUT为电阻R4两端电压，PMOS管P6、PMOS管P7和PMOS管P8的源极连接到电源Vin，电阻R1、PNP管Q2的集电极和基极、PNP管Q2的集电极和基极、电阻R2和电阻R4接地，由于运算放大器的原因，图1中X点和Y点的电位相等，电阻R2两端的电压为Vbe，PMOS管P6、PMOS管P7和PMOS管P8三者的宽长比相同，所以流过PNP管Q1和PNP管Q2的电流相等，当电阻R1和电阻R2相等时，电阻R3两端的电压就为△Vbe，所以PMOS管P7的漏极电流为流过电阻R2的电流与流过电阻R3的电流之和，一个电流与三极管的Vbe成正比，另一个电流与△Vbe成正比，产生的基准电流通过PMOS管P8镜像到输出电流，再通过输出负载电阻R4决定输出参考电压，方便改变所需产生的电压值。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内，因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (5)
1.一种输出电压可调的基准电压源，其特征在于：包括启动电路、偏置电路、运算放大器和带隙电路，启动电路与偏置电路相连，偏置电路与运算放大器、带隙电路相连，运算放大器两输入端与带隙电路相连。
2.根据权利要求1所述的一种输出电压可调的基准电压源，其特征在于：启动电路包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2和NMOS管N3，PMOS管P1的漏极分别与NMOS管N2的栅极和NMOS管N1的漏极相连，PMOS管P2的栅极分别与PMOS管P3的栅极和NMOS管N2的漏极相连，PMOS管P2的漏极与NMOS管N3的漏极相连，NMOS管N3的栅极分别与NMOS管N3的漏极和NMOS管N1的栅极相连。
3.根据权利要求2所述的一种输出电压可调的基准电压源，其特征在于：偏置电路包括PMOS管P3和NMOS管N4，PMOS管P3的漏极分别与PMOS管P3的栅极和NMOS管N4的漏极相连，NMOS管N4的栅极与NMOS管N3的栅极相连。
4.根据权利要求1所述的一种输出电压可调的基准电压源，其特征在于：运算放大器包括PMOS管P4、PMOS管P5、PMOS管P9、PMOS管P10、NMOS管N5、NMOS管N6和NMOS管N7，PMOS管P4的栅极分别与PMOS管P3的栅极和PMOS管P5的栅极相连，PMOS管P4的漏极分别与PMOS管P9和PMOS管P10的源极相连，PMOS管P9的漏极与NMOS管N5的漏极相连，PMOS管P10的漏极与NMOS管N6的漏极相连，NMOS管N5的栅极分别与NMOS管N5的漏极和NMOS管N6的栅极相连，PMOS管P5的漏极与NMOS管N7的漏极相连，NMOS管N7的栅极与NMOS管N6的漏极相连，NMOS管N7的栅极与漏极间连接有电容C。
5.根据权利要求1所述的一种输出电压可调的基准电压源，其特征在于：带隙电路包括PMOS管P6、PMOS管P7、PMOS管P8、电阻R1、电阻R2、电阻R3、电阻R4，PNP管Q1和PNP管Q2，PMOS管P6的栅极分别与PMOS管P5的栅极和PMOS管P7的栅极相连，PMOS管P6的漏极分别与PMOS管P9的栅极和PNP管Q1的发射极相连，电阻R1与PNP管Q1并联，PMOS管P7的栅极与PMOS管P8的栅极相连，PMOS管P7的漏极分别与PMOS管P10的栅极和电阻R3相连，电阻R3与PNP管Q2的发射极相连，PNP管Q2的基极与PNP管Q1的基极相连，电阻R2与PMOS管P7的漏极相连，PMOS管P8的漏极与电阻R4相连，PMOS管P8的漏极作为输出电压端VOUT。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921281134.XU CN210005943U (zh) | 2019-08-08 | 2019-08-08 | 一种输出电压可调的基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921281134.XU CN210005943U (zh) | 2019-08-08 | 2019-08-08 | 一种输出电压可调的基准电压源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210005943U true CN210005943U (zh) | 2020-01-31 |
Family
ID=69311291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921281134.XU Active CN210005943U (zh) | 2019-08-08 | 2019-08-08 | 一种输出电压可调的基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210005943U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110320953A (zh) * | 2019-08-08 | 2019-10-11 | 贵州辰矽电子科技有限公司 | 一种输出电压可调的基准电压源 |
-
2019
- 2019-08-08 CN CN201921281134.XU patent/CN210005943U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110320953A (zh) * | 2019-08-08 | 2019-10-11 | 贵州辰矽电子科技有限公司 | 一种输出电压可调的基准电压源 |
| CN110320953B (zh) * | 2019-08-08 | 2024-03-01 | 贵州辰矽电子科技有限公司 | 一种输出电压可调的基准电压源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kim et al. | A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier | |
| US6677735B2 (en) | Low drop-out voltage regulator having split power device | |
| CN103186157B (zh) | 适用于逻辑系统的线性电压调节电路 | |
| CN207488871U (zh) | 一种采用新型缓冲器的cmos低压差线性稳压器 | |
| CN102609031B (zh) | 一种高度集成的低功耗基准源 | |
| CN101105696A (zh) | 一种用于线性稳压器的电压缓冲电路 | |
| CN110100219A (zh) | 稳压器以及电源 | |
| Kamel et al. | A hybrid NMOS/PMOS capacitor-less low-dropout regulator with fast transient response for SoC applications | |
| KR101163457B1 (ko) | 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로 | |
| CN102882482A (zh) | 超低功耗误差放大器 | |
| CN210005943U (zh) | 一种输出电压可调的基准电压源 | |
| EP1632025B1 (en) | Improved load and line regulation using operational transconductance amplifier and operational amplifier in tandem | |
| CN208351365U (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| Giustolisi et al. | A 50‐mA 1‐nF Low‐Voltage Low‐Dropout Voltage Regulator for SoC Applications | |
| Huang et al. | A 300‐mA load CMOS low‐dropout regulator without an external capacitor for SoC and embedded applications | |
| CN116578152B (zh) | 调零电阻与有源前馈双重补偿的无输出电容ldo电路 | |
| Hwang et al. | A 0.35 μm CMOS sub-1V low-quiescent-current low-dropout regulator | |
| Yu et al. | A fast transient response current-feedback low-dropout regulator with dynamic current-enhancement technique | |
| JP3216880U (ja) | チップの低電力デジタル回路用のリニア電圧管理装置 | |
| US8779853B2 (en) | Amplifier with multiple zero-pole pairs | |
| Hinojo et al. | Internally compensated LDO regulator based on the cascoded FVF | |
| CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| CN110320953B (zh) | 一种输出电压可调的基准电压源 | |
| CN112558668B (zh) | 一种基于斩波技术的ldo电路 | |
| El Khadiri et al. | A low noise, high PSR low-dropout regulator for low-cost portable electronics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |