CN107068685A - 存储器装置、栅极堆叠及其制造方法 - Google Patents

存储器装置、栅极堆叠及其制造方法 Download PDF

Info

Publication number
CN107068685A
CN107068685A CN201611080298.7A CN201611080298A CN107068685A CN 107068685 A CN107068685 A CN 107068685A CN 201611080298 A CN201611080298 A CN 201611080298A CN 107068685 A CN107068685 A CN 107068685A
Authority
CN
China
Prior art keywords
layer
silicon
rich
oxygen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611080298.7A
Other languages
English (en)
Inventor
卢皓彦
柯钧耀
廖均恒
徐英杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107068685A publication Critical patent/CN107068685A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例揭示一种存储器装置、栅极堆叠及其制造方法。所述存储器装置包含：衬底，其包含源极区域及漏极区域；以及栅极堆叠，其形成于所述衬底的表面上方，其中所述栅极堆叠包含：隧穿层；第一层；第二层；第三层；以及阻挡层；其中所述隧穿层及所述阻挡层中的每一者具有高于所述第一、所述第二及所述第三层的氧比例；在所述第一、所述第二及所述第三层中，所述第一层具有最高的硅比例；在所述第一、所述第二及所述第三层中，所述第二层具有最高的氧比例；以及在所述第一、所述第二及所述第三层中，所述第一层具有最高的氮比例。还揭示一种相关联的栅极堆叠及制造方法。

Description

存储器装置、栅极堆叠及其制造方法
技术领域
本发明实施例提供存储器装置、栅极堆叠及其制造方法。
背景技术
非常希望按比例减小硅氧化氮氧化硅(SONOS)存储器装置的擦除电压，这通常已通过减小隧穿氧化层的厚度来实现。然而，常规SONOS存储器装置具有导电存储层，且因此较薄的隧穿氧化层将引起显著的泄漏问题。所存储的电荷更可能通过较薄的隧穿氧化层而非通过较厚的隧穿氧化层而泄漏到衬底。
发明内容
本发明实施例提供一种存储器装置，其包括：衬底，其包含源极区域及漏极区域；以及栅极堆叠，其形成于所述衬底的表面上方，其中所述栅极堆叠包含：隧穿层；第一层；第二层；第三层；以及阻挡层；其中所述隧穿层及所述阻挡层中的每一者具有高于所述第一、所述第二及所述第三层的氧比例；在所述第一、所述第二及所述第三层中，所述第一层具有最高的硅比例；在所述第一、所述第二及所述第三层中，所述第二层具有最高的氧比例；及在所述第一、所述第二及所述第三层中，所述第一层具有最高的氮比例。
附图说明
当结合附图阅读时，从以下详细描述最佳理解本发明实施例的方面。应注意，根据行业中的标准惯例，各种特征件并非按比例绘制。实际上，为了清晰地论述，可随意增加或减小各种特征件的尺寸。
图1说明根据一些实施例的形成于衬底中以便隔离衬底的有源区域的隔离区域；
图2说明根据一些实施例的形成于衬底上方的隧穿层；
图3说明根据一些实施例的形成于隧穿层上方的富硅层；
图4说明根据一些实施例的形成于富硅层上方的富氧层；
图5说明根据一些实施例的形成于富氧层上方的富氮层；
图6说明根据一些实施例的形成于富氮层上方的阻挡层及栅极电极层；
图7说明根据一些实施例的经图案化的堆叠层；
图8说明根据一些实施例的形成于栅极堆叠的侧壁处的间隔件及围绕LDD区域形成的源极/漏极区域；
图9说明根据一些实施例的源极/漏极区域上方的硅化物区域；
图10说明根据一些实施例的展示包含图9的堆叠层的SONOS存储器装置在低电场下的导带及价带的能级的带图；
图11说明根据一些实施例的展示包含图9的堆叠层的SONOS存储器装置在隧穿层中的大约-7到大约10MV/cm的电场下的导带及价带的能级的带图；以及
图12说明根据一些实施例的包含富硅层、富氧层及富氮层的SONOS存储器装置的组成图。
具体实施方式
以下揭示内容提供用于实施本发明实施例的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本发明实施例。当然，这些仅为实例且不希望具限制性。举例来说，在以下描述中第一特征形成于第二特征上方或第一特征形成于第二特征上可包含其中第一及第二特征是直接接触而形成的实施例，且也包含其中额外特征可形成于第一特征与第二特征之间使得第一特征与第二特征可不直接接触的实施例。另外，本发明实施例可在各种实例中重复元件符号及/或字母。此重复是出于简单及明确目的，且其本身并不指示所论述的各种实施例及/或配置之间的关系。
此外，可为了描述，在本文中使用例如“下方”、“之下”、“下”、“之上”、“上方”及类似物的空间相对术语，以描述如图式中所说明的一个元件或特征与另一元件或特征的关系。所述空间相对术语希望涵盖除图式中所描绘的定向外的装置在使用或操作中的不同定向。设备可以其它方式经定向(旋转90度或以其它定向)，且同样可相应地解释本文中所使用的空间相对描述符。
虽然陈述本发明实施例的广阔范围的数值范围及参数是近似值，但将尽可能精确地报告特定实例中所陈述的数值。然而，任何数值固有地含有必然由发现于相应测试测量中的标准偏差引起的某些误差。此外，如本文中所使用，术语“大约”通常表示在给定值或范围的10％、5％、1％、或0.5％内。替代地，当所属领域的一般技术人员考虑术语“大约”时，其表示在可接受的平均值的标准误差内。除在操作/运作实例中外，或除非另外明确指定，应理解，在全部实例中通过术语“大约”对全部数值范围、量、值、及百分比进行修改，例如，用于本文中所揭示的材料的数量、持续时间、温度、操作条件、量比、及其类似物的数值范围、量、值、及百分比。因此，除非指示相反的意思，否则本发明实施例及所随权利要求书中陈述的数值参数是可根据需要改变的近似值。至少应鉴于所报告的有效数字的数目并通过应用普通的凑整技术来解释每一数值参数。本文中可将范围表达为从一个端点到另一端点或在两个端点之间。本文中揭示的全部范围包含端点，除非另外指定。
图1到9是由根据本发明实施例的一些实施例的硅氧化氮氧化硅(SONOS)存储器装置制造工艺中的各种制造步骤形成的示意性横截面图。稍后将在与图10到11有关的段落中提供SONOS存储器装置的擦除操作及保持状态的细节。
参考图1到9描述以下描述，除非另外规定。图1说明根据一些实施例的形成于衬底101中以便隔离衬底101的有源区域的隔离区域102及104。衬底101是(例如)块状硅衬底。替代地，衬底101由基础半导体(例如晶体结构中的硅或锗)；化合物半导体(例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，及/或锑化铟)；或其组合组成。可能衬底101也包含绝缘体上硅(SOI)衬底。使用注氧隔离(SIMOX)、晶片接合、及/或其它合适的方法制造SOI衬底。
衬底101可取决于如所属领域中已知的设计要求包含各种掺杂区域(例如，p型阱或n型阱)。掺杂区域掺杂有p型掺杂剂(例如硼或BF2)；n型掺杂剂(例如磷或砷)；或其组合。掺杂区域(例如)以p阱结构、N阱结构、双阱结构，或使用突出结构直接形成于衬底101上。半导体衬底101可进一步包含各种有源区域，例如针对N型金属氧化物半导体晶体管装置所配置的区域及针对P型金属氧化物半导体晶体管装置所配置的区域。
隔离区域102及104利用例如浅沟槽隔离(STI)的隔离技术，以界定及电隔离各种区域。隔离区域102及104包含氧化硅、氮化硅、氮氧化硅、气隙、其它合适的材料，或其组合。隔离区域102及104由任何合适的工艺形成。作为一个实例，STI的形成包含光刻工艺在衬底中蚀刻沟槽(例如，通过使用干式蚀刻及/或湿式蚀刻)及使用一或多种电介质材料填充沟槽(例如，通过使用化学气相沉积工艺)。如在当前实施例中，可部分填充沟槽，其中沟槽之间剩余的衬底形成鳍状结构。在一些实例中，经填充的沟槽可具有多层结构，例如，填充有氮化硅或氧化硅的热氧化物衬层。
在一个实施例中，衬底101由例如硅的块状材料形成。在替代实施例中，衬底101具有绝缘体上硅(SOI)结构，其在掩埋氧化物(BOX)层上具有半导体层，掩埋氧化物(BOX)层进一步位于半导体层上。在另外的实施例中，可使用绝缘体上应变Si(SSOI)。
图2说明根据一些实施例的形成于衬底101上方的隧穿层106。也称为空穴隧穿层或隧穿电介质层的隧穿层106由氧化物(例如氧化硅或二氧化硅)组成，其通过衬底101的表面上的热氧化而形成。在一些实施例中，隧穿层106的厚度小于大约且优选地是大约或更小。在此实施例中，隧穿层106具有较低的电荷泄漏。因此，隧穿层106优选地具有较高的导带边缘，使得隧穿层106的势垒高度ΦB1(在图10中标记)为高，所述势垒高度ΦB1是隧穿层106的导带边缘与衬底101的导带边缘之间的差。势垒高度ΦB1优选地大于大约2eV。隧穿层106通过化学气相沉积(CVD)操作、低压化学气相沉积(LPCVD)操作或原子层沉积(ALD)操作或类似操作形成。
在此实施例中，SONOS存储器装置具有比现有SONOS类型存储器结构更复杂的结构。现有SONOS类型存储器结构的氮化硅层(也称为存储层或电荷俘获层)包含具有相异组合物的三个层，其包含富硅层108(图3到9中标记)、富氧层110(图4到9中标记)及富氮层112(图5到9中标记)。图3说明根据一些实施例的形成于隧穿层106上方的富硅层108。富硅层108是本发明实施例的SONOS存储器装置的三个层108到112的底层。富硅层108具有在大约20到50原子百分比的范围内的硅比例。在一些实施例中，富硅层108通过CVD、LPCVD或ALD操作或类似者形成。
富硅层108具有大于大约及/或小于大约的厚度。使用富硅材料的一个有利特征是：富硅层108的价带边缘EVB1(图10中标记)比其它两个氮氧化硅层(即，富氧氮化物层110及富氮氮化物层112)的价带边缘高。换句话来说，根据一些实施例，富硅层108与衬底101之间的价带边缘差(在下文中为|EVB1-EVBS|)被控制为小于价带边缘差|EVB2-EVBS|及|EVB3-EVBS|。如所属领域中已知，存在两个典型的隧穿机制：弗洛-诺德海姆(Fowler-Nordheim)(FN)隧穿及直接隧穿。FN隧穿通常与势垒高度相关联，而直接隧穿通常与势垒层的厚度相关联。在势垒高度较低的情况下，电荷通过富硅层108的FN隧穿较容易，且可改进擦除操作的效率。富硅层108的厚度与氮氧化硅层的富氧氮化物层110及富氮氮化物层112相比相对较小，从而增加直接隧穿的概率并进一步改进擦除操作的效率。
图4说明根据一些实施例的形成于富硅层108上方的富氧层110。富氧层110是本发明实施例的SONOS存储器装置的三个层108到112的中间层。富氧层110具有大约15到50原子百分比范围的氧比例。在一些实施例中，类似于富硅层108，富氧层110通过CVD、LPCVD或ALD操作或类似者形成。
富氧层110具有大于大约及/或小于大约的厚度。使用富氧材料的一个有利特征是：与其它两个氮化硅层(即，富硅层108及富氮氮化物层112)相比，富氧层110的价带边缘EVB2(图10中标记)通常较低。换句话来说，根据一些实施例，富氧层110与衬底101之间的价带边缘差(在下文中为|EVB2-EVBS|)被控制为大于价带边缘差|EVB1-EVBS|及|EVB3-EVBS|。如所属领域中已知，在价带边缘差(势垒高度)较高的情况下，可实现优良的保持特性。FN隧穿通常与势垒高度相关联，而直接隧穿通常与势垒层的厚度相关联。富氧层110的厚度大体上在氮化硅层的富硅层108与富氮层112之间。
图5说明根据一些实施例的形成于富氧层110上方的富氮层112。富氮层112是本发明实施例的SONOS存储器装置的三个层108到112的顶层。富氮层112的导带边缘ECB3(图10中标记)在其它两个氮化硅层(即，富硅层108及富氧氮化物层110)之间。在此实施例中，富氮层112是具有较高陷阱密度的电介质层，例如电荷俘获材料氮氧化硅(SixOyNz)。富氮层112具有分别小于大约30原子百分比的氧比例及硅比例。在一些实施例中，类似于富硅层108及富氧层110，富氮层112通过CVD、LPCVD或ALD操作或类似者形成。在具有富氮层112的情况下，电荷围绕陷阱存储于其中，且因此两个或甚至四个位可被存储于一个单元(多级单元)中。
图6说明根据一些实施例的形成于富氮层112上方的阻挡层114及栅极电极层116。在此实施例中，阻挡层114具有较低的电荷泄漏。因此，阻挡层114优选地具有较高的导带边缘，使得阻挡层114的势垒高度ΦB2较高，所述势垒高度ΦB2是阻挡层114的导带边缘与随后形成的栅极电极层116的导带边缘之间的差。势垒高度ΦB2优选地大于大约1.2eV。在此实施例中，阻挡层114由氧化物(例如氧化硅或二氧化硅)组成，其通过富氮层112上的热氧化而形成。可运用通常使用的方法(例如，CVD、LPCVD或ALD操作，及类似者)来产生阻挡层114。
在此实施例中，栅极电极层116包含p+或N+多晶硅。其它实施例将金属、金属化合物或金属及金属化合物的组合用于栅极电极层116，例如铱(Ir)、铂(Pt)、镍(Ni)、钯(Pd)、铑(Rh)、氮化钽(TaN)、金属硅化物、铝(Al)或其它金属或金属化合物栅极材料。针对一些应用，优选地使用具有较高功函数的材料。较高功函数也有助于增加势垒高度ΦB2，从而减小通过阻挡层114的非所要FN隧穿，所述非所要FN隧穿导致在擦除操作期间电荷泄漏到富氮层112中并使富氮层112再装满。用于沉积栅极电极层116的示范性方法包含溅镀或物理气相沉积(PVD)。在其它实施例中，栅极电极层116包含导电金属氧化物及/或金属氮氧化物。
图7说明根据一些实施例的经图案化的堆叠层106到116。接着，堆叠层106到116经图案化，从而在隔离区域102与104之间形成栅极堆叠170，如图7中所展示。轻掺杂区域(LDD)118及120(例如)通过植入n型杂质而形成于栅极堆叠170的两个侧处。栅极堆叠170用作自对准掩模，使得LDD区域118及120与栅极堆叠170的边缘大体上对准。
图8说明根据一些实施例的形成于栅极堆叠170的侧壁上方的间隔件122、124及围绕LDD区域118及120形成的源极/漏极区域119及121。间隔件122及124可由众所周知的方法形成，例如，将电介质层毯覆式沉积于整个区域上方，进行各向异性蚀刻以从水平表面移除电介质层，并留下间隔件122及124。源极/漏极区域119及121可通过植入n型杂质形成。通过遮蔽栅极堆叠170及栅极间隔件122及124，源极/漏极区域119及121与栅极间隔件122及124的边缘大体上对准。
图9说明根据一些实施例的源极/漏极区域119及121上方的硅化物区域126及128。为形成硅化物区域126及128，通过将薄金属层(例如，钴、镍、铒、钼、铂，及类似物)沉积于装置上方而形成金属层。退火操作用于在经沉积的金属与下伏暴露的硅区域之间形成硅化物区域126及128。移除过量金属以获得图9中所展示的硅化物区域126及128的轮廓。
参考图10到11描述以下描述，除非另外规定。图10说明根据本发明实施例的一些实施例的展示包含图9的堆叠层101到116的SONOS存储器装置在低电场下的的导带及价带的能级的带图。本发明实施例中提供的富硅层108、富氧层110，及富氮层112的布置是为了防止在富氮层112中俘获的电子在低电场条件下泄漏到衬底。替代地陈述，布置也用于防止衬底中的空穴在低电场条件下隧穿到富氮层112中并湮灭俘获的电子。图9的堆叠层101到116包含衬底101、隧穿层106、富硅层108、富氧层110、富氮层112、阻挡层114及栅极电极层116。带图的上部中描绘的阶梯线展示导带边缘；且带图的下部中描绘的另一阶梯线展示价带边缘。
从右侧到左侧，展示衬底、隧穿层、富硅层、富氧层、富氮层、阻挡层及栅极电极层的带隙，其中每一层中的带隙不同。隧穿层、富硅层及富氧层的导带边缘一起展示大体上“U形”轮廓；且隧穿层、富硅层及富氧层的价带边缘一起展示大体上“反转的U形”轮廓。自从上一次对其执行写入操作之后，由具有负号的圆圈表示的电子被俘获于富氮层内。在其中(例如)施加于SONOS存储器装置的电场及/或环境温度在特定的阈值电压或特定阈值度内的正常条件下，富氮层内所俘获的电子大体上不能隧穿到衬底的导带。这是因为隧穿层及富氧层的导带边缘相对于富氮层中的俘获能级依然较高。
在图10中，电子隧穿的可能性与在“U形”导带下方且在陷阱到衬底的能级处的水平线上方的区域相关(所述区域由斜线标出)。因此，富氮层112中俘获的电子在低场条件下更不可能隧穿到衬底。同样地，衬底的价带中的空穴由隧穿层、富硅层及富氧层的全厚度阻挡而不能隧穿到俘获层，即，富氮层。另外，空穴隧穿也由衬底与隧穿层之间的界面处的较高的空穴隧穿阻碍。空穴隧穿的可能性与在“反转的U形”价带上方且在衬底到富氮层的能级处的水平线下方的区域相关(所述区域由斜线标出)。因此，在低场条件下，空穴隧穿是非常不可能的。
如关于图1到9的先前段落中所提及，隧穿层106由氧化物组成，例如氧化硅或二氧化硅。隧穿层106拥有较高的空穴隧穿势垒，其防止从衬底101到富氮层112的空穴隧穿。此外，富硅层108、富氧层110及富氮层112中的价带边缘依然显著低于衬底101中的价带边缘。因此，本文中描述的隧穿层106特征为带偏移特性，其包含在衬底101与富硅层108之间的界面处的具有厚度TO1的相对较薄的区域中的相对较大的空穴隧穿势垒。
具有厚度TN1且以相对较高的价带边缘为特征的富硅层108位于隧穿层106与富氧层110之间。富氧层110以价带边缘的降低为特征，从而导致反转的U形价带形状。同样地，导带具有由相同的材料选择所引起的U形。因为实施例中运用的堆叠层108到112在现有SONOS类型存储器结构中用作存储层或电荷俘获层的替换，所以堆叠层108到112的整个厚度，即，厚度TN1、TN2及TN3的和优选地大体上相同或类似于现有SONOS类型存储器结构中的存储层或电荷俘获层的厚度。
控制厚度TN1、TN2及TN3的和使其不超过现有SONOS类型存储器结构中的存储层或电荷俘获层的厚度太多，可防止跨越堆叠层101到116的电场显著减小。请注意，跨越堆叠层101到116的电场在执行擦除操作时必须高于特定阈值。所以使整个厚度TN1、TN2及TN3增加太多可使对其执行的擦除操作的效率劣化。稍后将在与图11有关的以下段落中描述关于擦除操作的描述。
富氧层110使富硅层108与富氮层112隔离。这增加了在低电场期间针对电子及空穴两者的有效阻挡能力，从而改进电荷保持。在此实施例中，富硅层108必须足够薄使得其具有可忽略不计的电荷俘获效率。在一些实施例中，富氧层110具有厚度TN2，其大体上厚于富硅层108，从而降低所得SONOS存储器装置的泄漏并延长其保持时间。富氮层112具有厚度TN3，其大体上厚于富氧层110及富硅层108，以便提供足够的俘获量。
根据本发明实施例的一些实施例，堆叠层108到112中的每一者的厚度之间的关系可表示为：TN3＞TN2＞TN1。然而，这并非是本发明实施例的限制，在一些实施例中，所述关系可为：TN3＞TN1＞TN2。根据本发明实施例的一些实施例，富硅层108的陷阱密度DTN1、富氧层110的陷阱密度DTN2、富氮层112的陷阱密度DTN3之间的关系可表示为：DTN3＞DTN1＞DTN2。
图11说明根据本发明实施例的一些实施例的展示包含图9的堆叠层101到116的SONOS存储器装置在隧穿层106中的大约-7到大约10MV/cm的电场下的导带及价带的能级的带图。电场用于诱发空穴隧穿的目的。在其中正电势接触衬底侧且负电势接触电极侧的某些电场下，带倾斜，如图11中所展示。因此，衬底中的空穴的FN隧穿可能性大幅增加。本发明实施例中提供的富硅层108、富氧层110，及富氮层112的布置是用于促进在高电场条件下从衬底通过隧穿层并成功到达富氮层的空穴隧穿以便湮灭俘获的电子。
如图11中可见，归因于富硅层108的存在，富氧层110的价带边缘可进一步提升，且其最低价带边缘与衬底价带边缘大体上齐平。因而，可显著减小对空穴隧穿的妨碍，从而允许根据本发明实施例的一些实施例的在相对较小电场下的较大空穴隧穿电流。
图12说明根据本发明实施例的一些实施例的包含富硅层108、富氧层110及富氮层112的SONOS存储器装置的组成图。所述组成图至少提供三个层108到112之间的相对关系。如图12中所展示，富氮层112具有最高的氮比例，富硅层108具有第二最高的氮比例，且富氧层110具有最低的氮比例。氮比例与上述段落中描述的陷阱密度相关。关于硅比例，富硅层108具有最高的硅比例，富氮层112具有第二最高的硅比例，且富氧层110具有最低的硅比例。硅比例与带隙相关。此外，关于氧比例，富氧层110具有最高的氧比例，富硅层108具有第二最高的氧比例，且富氮层112具有最低的氧比例。
本发明实施例的实施例具有数个有利特征。泄漏较低，且因此所得非易失性存储器(例如，快闪存储器装置)的保持时间较长。擦除电压减小，因此额外有利特征包含较快的擦除操作。所揭示的SONOS存储器装置的制造工艺可容易地集成到现有互补金属氧化物半导体(CMOS)工艺中。
本发明实施例的一些实施例提供一种存储器装置，其包含：衬底，其包含源极区域及漏极区域；及栅极堆叠，其形成于所述衬底的表面上方，其中所述栅极堆叠包含：隧穿层；第一层；第二层；第三层；及阻挡层；其中所述隧穿层及所述阻挡层中的每一者具有高于所述第一、所述第二及所述第三层的氧比例；在所述第一、所述第二及所述第三层中，所述第一层具有最高的硅比例；在所述第一、所述第二及所述第三层中，所述第二层具有最高的氧比例；以及在所述第一、所述第二及所述第三层中，所述第一层具有最高的氮比例。
前述内容概述数个实施例的特征，使得所属领域的技术人员可更好地理解本发明实施例的方面。所属领域的技术人员应了解，其可容易地使用本发明实施例作为设计或修改用于执行相同目的及/或实现本文中所介绍的实施例的相同优点的其它过程及结构的基础。所属领域的技术人员也应意识到，此类等效构造并不背离本发明实施例的精神及范围，且其可在不背离本发明实施例的精神及范围的情况下在本文中做出各种改变、替代，及更改。

Claims (1)

1.一种存储器装置，其包括：
衬底，其包含源极区域及漏极区域；以及
栅极堆叠，其形成于所述衬底的表面上方，其中所述栅极堆叠包含：
隧穿层；
第一层；
第二层；
第三层；以及
阻挡层；
其中所述隧穿层及所述阻挡层中的每一者具有高于所述第一、所述第二及所述第三层的氧比例；在所述第一、所述第二及所述第三层中，所述第一层具有最高的硅比例；在所述第一、所述第二及所述第三层中，所述第二层具有最高的氧比例；及在所述第一、所述第二及所述第三层中，所述第一层具有最高的氮比例。
CN201611080298.7A 2016-02-03 2016-11-30 存储器装置、栅极堆叠及其制造方法 Pending CN107068685A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/014,858 US9537016B1 (en) 2016-02-03 2016-02-03 Memory device, gate stack and method for manufacturing the same
US15/014,858 2016-02-03

Publications (1)

Publication Number Publication Date
CN107068685A true CN107068685A (zh) 2017-08-18

Family

ID=57682458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611080298.7A Pending CN107068685A (zh) 2016-02-03 2016-11-30 存储器装置、栅极堆叠及其制造方法

Country Status (3)

Country Link
US (1) US9537016B1 (zh)
CN (1) CN107068685A (zh)
TW (1) TW201733021A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106000A (zh) * 2018-10-26 2020-05-05 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN111403396A (zh) * 2020-01-14 2020-07-10 长江存储科技有限责任公司 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518200B2 (en) * 2001-06-07 2003-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Graded composite layer and method for fabrication thereof
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
KR100894098B1 (ko) * 2007-05-03 2009-04-20 주식회사 하이닉스반도체 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US8093128B2 (en) * 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8254175B2 (en) * 2008-12-16 2012-08-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US8222688B1 (en) * 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US20110101442A1 (en) * 2009-11-02 2011-05-05 Applied Materials, Inc. Multi-Layer Charge Trap Silicon Nitride/Oxynitride Layer Engineering with Interface Region Control

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106000A (zh) * 2018-10-26 2020-05-05 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN111106000B (zh) * 2018-10-26 2022-10-04 台湾积体电路制造股份有限公司 形成半导体器件的方法
US11508582B2 (en) 2018-10-26 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate processes
US11990341B2 (en) 2018-10-26 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate processes
CN111403396A (zh) * 2020-01-14 2020-07-10 长江存储科技有限责任公司 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Also Published As

Publication number Publication date
TW201733021A (zh) 2017-09-16
US9537016B1 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
US9508811B2 (en) Semi-floating-gate device and its manufacturing method
US8753929B2 (en) Structure fabrication method
US10199494B2 (en) Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof
KR100761180B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JP2007281092A (ja) 半導体装置およびその製造方法
US9263556B2 (en) Silicide process using OD spacers
JP2009231772A (ja) 半導体装置の製造方法および半導体装置
US9412748B2 (en) Method of manufacturing semiconductor device having an implanting from a second direction inclined relative to a first direction
US8501610B2 (en) Non-volatile memories and methods of fabrication thereof
US20210257446A1 (en) Semiconductor device and fabrication method of the semiconductor device
EP2405467A1 (en) Nitride semiconductor device and method for manufacturing the same
US20090189280A1 (en) Method of Forming a Non Volatile Memory Device
US20150097245A1 (en) Self-aligned trench isolation in integrated circuits
US9589805B2 (en) Split-gate semiconductor device with L-shaped gate
CN107068685A (zh) 存储器装置、栅极堆叠及其制造方法
JP2013041927A (ja) 半導体装置及びその製造方法
US20130084698A1 (en) Nonvolatile storage device and method for manufacturing the same
JP2009016688A (ja) 半導体装置の製造方法
US9142561B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
TWI673855B (zh) 分離式閘極快閃記憶體元件及其形成方法
KR20110001585A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법
US8969928B2 (en) Transistors having a control gate and one or more conductive structures
CN118019340A (zh) Sonos存储器制造方法
CN116133377A (zh) 半导体结构及半导体结构的制作方法
JP4799217B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818