CN107039428A - 鳍式场效晶体管器件 - Google Patents

鳍式场效晶体管器件 Download PDF

Info

Publication number
CN107039428A
CN107039428A CN201611018347.4A CN201611018347A CN107039428A CN 107039428 A CN107039428 A CN 107039428A CN 201611018347 A CN201611018347 A CN 201611018347A CN 107039428 A CN107039428 A CN 107039428A
Authority
CN
China
Prior art keywords
fin
grid
layer
wall
insulating wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611018347.4A
Other languages
English (en)
Inventor
邓桔程
曾鸿辉
陈臆仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039428A publication Critical patent/CN107039428A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

揭露鳍式场效晶体管器件及其形成方法。鳍式场效晶体管器件包括衬底、多个栅极以及绝缘墙。衬底具有在第一方向上延伸的多个鳍。多个栅极在与第一方向不同的第二方向上延伸，且分别横跨多个鳍。相邻栅极中的两者以端对端的方式配置。在第一方向上延伸的绝缘墙位于相邻栅极的面对端部之间，且与相邻栅极中的每一者的栅介电材料实体接触。

Description

鳍式场效晶体管器件
技术领域
本发明实施例是关于鳍式场效晶体管(FinFET)器件及其形成方法。
背景技术
半导体集成电路(IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相较于前一世代，下一世代的IC体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小器件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。
这种按比例缩小增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。举例来说，引进例如鳍式场效晶体管的三维晶体管来代替平面晶体管。尽管现有的鳍式场效晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。举例来说，将绝缘材料填入紧邻的栅极之间而不产生孔洞(void)是相当困难的，且因此降低了鳍式场效晶体管器件的效能。希望在这方面有所改良。
发明内容
根据本发明的一些实施例，一种鳍式场效晶体管器件包括衬底、第一栅极、第二栅极以及绝缘墙。衬底具有在第一方向上延伸的至少一第一鳍以及至少一第二鳍。第一栅极在与所述第一方向不同的第二方向上延伸，且横跨所述至少一第一鳍。第二栅极在所述第二方向上延伸，且横跨所述至少一第二鳍。所述第一栅极的端部(end)与第二栅极的端部彼此面对。绝缘墙在所述第一方向上延伸，位于所述第一栅极的端部与所述第二栅极的端部之间，且与所述第一栅极以及所述第二栅极中的每一者的栅介电材料实体接触(physicalcontact)。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明实施例的各个方面。请注意，根据产业中的标准实务，各种特征未按比例绘制。实际上，为了清楚地讨论，各种特征的尺寸可以任意地增大或减小。
图1A至图1H为根据一些实施例所示出的鳍式场效晶体管器件的形成方法的立体示意图。
图2以及图3为根据替代性实施例所示出的鳍式场效晶体管器件的立体示意图。
图4A至图4C为根据另一些替代性实施例所示出的鳍式场效晶体管器件的形成方法的立体示意图。
具体实施方式
以下揭露内容提供许多不同的实施例或实例，用于实现所提供标的物的不同特征。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本揭露在各种实例中可使用相同的器件符号和/或字母来指代相同或类似的部件。器件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。
另外，为了易于描述附图中所示出的一个构件或特征与另一构件或特征的关系，本文中可使用例如「在…下」、「在…下方」、「下部」、「在…上」、「在…上方」、「上部」及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖器件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地做出解释。
图1A至图1H为根据一些实施例所示出的鳍式场效晶体管器件的形成方法的立体示意图。
请参照图1A，提供了其上具有多个分开的鳍102a至102d的衬底100。在一些实施例中，衬底100为半导体衬底，例如硅衬底、绝缘体上硅(SOI)衬底、硅锗(SiGe)衬底，或由其他合适的半导体材料所形成的衬底。在一些实施例中，衬底100具有彼此相邻的第一区10以及第二区20。在一些实施例中，第一区10为N型金氧半导体(NMOS)区，且第二区20为P型金氧半导体(PMOS)区。在替代性实施例中，第一区10为PMOS区，且第二区20为NMOS区。
在一些实施例中，鳍102a至102d在第一方向上延伸。在一些实施例中，鳍102a至102d以及衬底100由相同材料所构成，例如硅。在替代性实施例中，包括于鳍102a至102d中的材料不同于衬底100的材料。举例来说，鳍102a至102d包括硅锗，而衬底100包括硅。
在一些实施例中，于第一区10中提供至少一鳍102a以及至少一鳍102b，且于第二区20中提供至少一鳍102c以及至少一鳍102d。具体而言，在第一区10中，鳍102a以及鳍102b配置为互相平行，且其端部彼此对齐。在第二区20中，鳍102c以及102d配置为互相平行，且其端部彼此对齐。
在一些实施例中，鳍102a以及鳍102c以端对端(end-to-end)的方式沿第一方向配置，且鳍102b以及鳍102d以端对端的方式沿相同方向配置。具体而言，至少一鳍102a的一端部面对至少一鳍102c的对应端部，且至少一鳍102b的一端部面对至少一鳍102d的对应端部。
请继续参照图1A，衬底100更具有形成于其上的隔离层104。在一些实施例中，隔离层104覆盖鳍102a至102d的下部且裸露出鳍102a至102d的上部。在一些实施例中，隔离层104为浅沟槽隔离(STI)结构。隔离层104包括介电材料，例如氧化硅。鳍102a至102d以及隔离层104可使用各种现有的合适的方法来形成，例如间隙壁双重图案化技术(spacerdouble patterning technique；SDPT)。
请参照图1B至图1C，于鳍102a与鳍102b之间、鳍102c与鳍102d之间形成绝缘墙116，绝缘墙116与鳍102a至102d平行。在一些实施例中，于隔离层104上形成绝缘层106，且绝缘层106覆盖鳍102a至102d，如图1B所示。在一些实施例中，绝缘层106包括氧化硅、氮化硅、氮氧化硅、碳化硅(silicon carbide)、氧化铜(copper oxide)、氧化镍(nickeloxide)、氧化锌(zinc oxide)、氧化镧锰(lanthanum manganese oxide)、氧化镧铜(lanthanum copper oxide)或其组合。在一些实施例中，绝缘层106由单一材料所构成。在替代性实施例中，绝缘层106包括依序堆叠于隔离层104上的多个水平薄膜(horizontalfilms)。绝缘层106由合适的工艺所形成，例如物理气相沉积(PVD)、溅镀、化学气相沉积(CVD)、原子层沉积(ALD)或其组合。
然后，于绝缘层106上形成掩模层108。在一些实施例中，掩模层108包括光敏材料，例如正光刻胶或负光刻胶。在替代性实施例中，掩模层108为三层光刻胶，其包括底层、位于底层上的中间层(例如，含硅硬掩模层)，以及位于中间层上的光刻胶层。将光刻胶层中所形成的图案先转移至中间层，再转移至底层，且因此定义下伏目标图案。在另一些替代性实施例中，掩模层108包括介电材料，且此介电材料的蚀刻选择比不同于绝缘层106的蚀刻选择比。举例来说，绝缘层106与掩模层108的蚀刻选择比为大于约5。在一些实施例中，掩模层108由光刻工艺所形成。在替代性实施例中，通过合适的工艺(例如，旋转涂布、PVD、CVD、ALD或其组合)以及后续的光刻蚀刻工艺，来形成掩模层108。
然后，使用掩模层108作为蚀刻掩模，移除部分绝缘层106，以形成与鳍102a至102d平行的绝缘墙116，如图1C所示。所述移除步骤包括干蚀刻工艺。在一些实施例中，绝缘墙116横越(traverse)第一区10以及第二区20，例如横越NMOS区以及PMOS区。具体而言，绝缘墙116的延伸方向(例如第一方向)与鳍102a至102d的延伸方向相同，且绝缘墙116配置于鳍102a与鳍102b之间以及鳍102c与鳍102d之间。
请参照图1D，虚设层(dummy layer)110形成为围绕鳍102a至102d以及绝缘墙116。在一些实施例中，虚设层110包括含硅材料，例如多晶硅或非晶硅。虚设层110的形成方法包括进行合适的工艺(例如PVD、CVD或ALD)以及后续的平坦化工艺(例如化学机械抛光(CMP)或回蚀刻)。在一些实施例中，虚设层110的表面与绝缘墙116的表面实质上共平面。具体而言，虚设层110覆盖鳍102a至102d且裸露出绝缘墙116的顶表面。
然后，于虚设层110的表面上以及绝缘墙116的裸露出的顶表面上形成蚀刻中止层112。蚀刻中止层112包括氮化硅或氮化钛，且由合适的工艺所形成，例如PVD、CVD、ALD或类似方法。
接着，于蚀刻中止层112上形成顶盖层(capping layer)114。在一些实施例中，顶盖层114为绝缘层，其包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铜、氧化镍、氧化锌、氧化镧锰、氧化镧铜或其组合。在一些实施例中，包括于顶盖层114中的材料与绝缘墙116的材料相同。在替代性实施例中，顶盖层114以及绝缘墙116由不同材料所构成。在一些实施例中，顶盖层114为掩模层或光刻胶层。
接着，于顶盖层114上方形成光刻胶图案117a至117d。在一些实施例中，光刻胶图案117a至117d在与第一方向不同的第二方向上延伸。在一些实施例中，光刻胶图案117a至117d中的每一者为三层光刻胶，其包括底层(例如，含碳/氧层)、位于底层上的中间层(例如，硬掩模层)，以及位于中间层上的光刻胶层。在一些实施例中，通过合适的工艺(例如，旋转涂布、PVD、CVD、ALD或其组合)以及后续的光刻蚀刻工艺，来形成光刻胶图案117a至117d。
请参照图1E，使用光刻胶图案117a至117d作为蚀刻掩模，移除部分顶盖层114以及部分蚀刻中止层112，以将光刻胶图案117a至117d的图案依序地转移至下伏层。所述图案转移步骤包括进行至少一干蚀刻工艺。
在一些实施例中，于图案转移步骤之后，裸露出绝缘墙116的顶表面，并提供掩模图案115a至115d于虚设层110上。在一些实施例中，掩模图案115a包括顶盖图案114a以及蚀刻中止图案112a，掩模图案115b包括顶盖图案114b以及蚀刻中止图案112b，掩模图案115c包括顶盖图案114c以及蚀刻中止图案112c，且掩模图案115d包括顶盖图案114d以及蚀刻中止图案112d。
请继续参照图1E，使用掩模图案115a至115d以及绝缘墙116作为蚀刻掩模，移除部分虚设层110，且因此于隔离层104上、对应掩模图案115a至115d的下方形成虚设栅极110a至110d。虚设栅极110a至110d形成为分别横跨(across)鳍102a至102d。在一些实施例中，虚设栅极110a至110d的延伸方向不同于(例如，垂直于)鳍102a至102d的延伸方向。
在一些实施例中，第一区10中的虚设栅极110a以及虚设栅极110b以端对端的方式配置于绝缘墙116两侧，且第二区20中的虚设栅极110c以及虚设栅极110d以端对端的方式配置于绝缘墙116两侧。在一些实施例中，绝缘墙116与虚设栅极110a以及虚设栅极110b的面对端部(facing ends)实体接触，且与虚设栅极110c以及虚设栅极110d的面对端部实体接触。然后，通过合适的技术(例如干蚀刻工艺、湿蚀刻工艺或其组合)移除掩模图案115a至115d。
请参照图1F，于虚设栅极110a至110d以及绝缘墙116中的每一者的两侧上均形成间隙壁。在一些实施例中，于隔离层104上形成间隙壁材料层，且间隙壁材料层覆盖虚设栅极110a至110d以及绝缘墙116，接着，进行各向异性蚀刻工艺以移除部分间隙壁材料层。于各向异性蚀刻工艺之后，在第二方向上延伸的间隙壁118a至118d分别形成于虚设栅极110a至110d的侧壁上，且在第一方向上延伸的间隙壁118e形成于绝缘墙116的侧壁上。具体而言，于虚设栅极110a的相对侧壁上形成间隙壁118a，于虚设栅极110b的相对侧壁上形成间隙壁118b，于虚设栅极110c的相对侧壁上形成间隙壁118c，以及于虚设栅极110d的相对侧壁上形成间隙壁118d。另外，于绝缘墙116的相对侧壁上形成间隙壁118e。在一些实施例中，间隙壁118e的一部分配置于虚设栅极110a与虚设栅极110c之间且连接至部分间隙壁118a以及部分间隙壁118c，以形成一个U形间隙壁；间隙壁118e的另一部分配置于虚设栅极110b以及虚设栅极110d之间且连接至部分间隙壁118b以及部分间隙壁118d，以形成另一个U形间隙壁。
请注意，由于虚设栅极110a至110d形成为连接绝缘墙116，因此，绝缘墙116与虚设栅极110a至110d中的每一者之间不存在所述间隙壁118a至118e中的一者。
在一些实施例中，间隙壁118a至118e包括氧化硅、氮化硅、氮氧化硅或其组合。在一些实施例中，间隙壁118a至118e由单一材料所构成，且间隙壁118a至118e的材料不同于绝缘墙116的材料。在替代性实施例中，间隙壁118a至118e中的每一者为多层结构。
请参照图1G，作为源极/漏极区的外延区119a至119d形成于对应鳍102a至102d的两侧。在一些实施例中，通过使用合适的技术(例如，各向异性蚀刻工艺)移除鳍102a至102d裸露出的上部，且因此，于隔离层104中形成凹陷。然后，通过从凹陷选择性成长外延层，以形成外延区119a至119d。在一些实施例中，外延区119a至119d包括硅锗、碳化硅或磷酸硅(silicon phosphate)。在一些实施例中，当第一区10为NMOS区且第二区20为PMOS区时，外延区119a以及外延区119b包括硅锗且外延区119c以及外延区119d包括碳化硅或磷酸硅。在替代性实施例中，当第一区10为PMOS区且第二区20为NMOS区时，外延区119a以及外延区119b包括碳化硅或磷酸硅且外延区119c以及外延区119d包括硅锗。在一些实施例中，当需要时，可视情况将N型掺质或P型掺质植入外延区119a至119d中。于形成外延区119a至119d之后，可通过硅化(siliciding)外延区119a至119d的顶部，形成硅化物(silicide)区(未示出)。
请继续参照图1G，介电层120形成为围绕虚设栅极110a至110d以及绝缘墙116。介电层120包括含碳氧化物、硅酸盐玻璃(silicate glass)或合适的介电材料。在一些实施例中，介电层120由单一材料所构成。在替代性实施例中，介电层120包括多层结构。可填入介电层120直到其顶表面高于虚设栅极110a至110d的顶表面。接着，进行例如CMP的平坦化步骤，移除多余的介电层120。在一些实施例中，虚设栅极110a至110d用作抛光中止层，使得介电层120的顶表面与虚设栅极110a至110d的顶表面实质上齐平。
然后，移除虚设栅极110a至110d，以于介电层120中形成沟槽122a至122d。所述移除步骤包括进行合适的蚀刻工艺。在一些实施例中，沟槽122a至122d中的每一者裸露出部分绝缘墙116。
请参照图1H，于沟槽122a至122d中形成栅极130a至130d(或称为“置换栅极”)。在一些实施例中，栅极130a包括栅介电层126a以及金属层128a，其中栅介电层126a形成于沟槽122a的侧壁与底面上以及鳍102a的顶面与侧壁上，且金属层128a填入剩余的沟槽122a。类似地，栅极130b包括栅介电层126b以及金属层128b，其中栅介电层126b形成于沟槽122b的侧壁与底面上以及鳍102b的顶面与侧壁上，且金属层128b填入剩余的沟槽122b。栅极130c包括栅介电层126c以及金属层128c，其中栅介电层126c形成于沟槽122c的侧壁与底面上以及鳍102c的顶面与侧壁上，且金属层128c填入剩余的沟槽122c。栅极130d包括栅介电层126d以及金属层128d，其中栅介电层126d形成于沟槽122d的侧壁与底面上以及鳍102d的顶面与侧壁上，且金属层128d填入剩余的沟槽122a。
在一些实施例中，栅介电层126a至126d中的每一者与部分绝缘墙116实体接触。在一些实施例中，包括于栅介电层126a至126d中的材料不同于绝缘墙116的材料。栅介电层126a至126d包括氧化硅、氮氧化硅、介电常数大于7的介电材料(贯穿全文，称为“高k材料”)或其组合。在一些实施例中，高k材料包括金属氧化物，例如HfO、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO、其组合或合适的材料。在替代性实施例中，高k材料可视情况包括硅酸盐(silicate)，例如HfSiO、LaSiO、AlSiO、其组合或合适的材料。栅介电层126a至126d的形成方法包括进行分子束沉积(MBD)、CVD、ALD、PVD或类似方法。在一些实施例中，通过热氧化工艺，可于高k材料与鳍102a至102d中的每一者之间形成氧化物层，例如氧化硅层。
在一些实施例中，金属层128a至128d中的每一者包括TiN、TaC、TaN、TaSiN、HfN、ZrSi2、MoSi2、TaSi2、NiSi2、WN或类似物。在一些实施例中，当第一区10为NMOS区且第二区20为PMOS区时，金属层128a以及金属层128b包括N型功函数金属材料且金属层128c以及金属层128d包括P型功函数金属材料。在替代性实施例中，当第一区10为PMOS区且第二区20为NMOS区时，金属层128a以及金属层128b包括P型功函数金属材料且金属层128c以及金属层128d包括N型功函数金属材料。通过各种沉积技术(例如，CVD、PVD、溅镀、电镀或类似方法)，形成金属层128a至128d。由此形成本发明实施例的鳍式场效晶体管器件。
在上述实施例中，每一个栅极形成为横跨单一鳍，如图1H所示。然而，本发明实施例不以此为限。在一些实施例中，当需要时，可提供多个鳍。举例来说，栅极130a形成为横跨多个鳍102a，栅极130b形成为横跨多个鳍102b，栅极130c形成为横跨多个鳍102c，以及栅极130d形成为横跨多个鳍102d，如图2所示。
在上述实施例中，绝缘墙116由单一材料所构成，其用于说明的目的，并不用以限定本发明实施例。所属领域的一般技术人员应理解，依工艺需要，绝缘墙116可为多层结构。在一些实施例中，绝缘墙116包括(由下而上)水平堆叠层116a至116c，如图3所示。水平堆叠层116a至116c中的每一者包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铜、氧化镍、氧化锌、氧化镧锰、氧化镧铜或其组合。在一些实施例中，水平堆叠层116a至116c可提供渐变的应力分布，以缓和薄膜应力。水平堆叠层的数目不以本发明实施例为限。
在一些实施例中，绝缘墙116具有约1至60埃的宽度以及约10至500埃的高度。在一些实施例中，水平堆叠层116a至116c中的每一者具有约1至60埃的宽度以及约10至500埃的高度。
在本发明实施例中，于定义端对端的栅极(例如，虚设栅极或金属栅极)之前，先形成并埋入绝缘墙116，以有效地解决现有的隔离不佳问题。在现有的方法中，间隙壁形成为环绕端对端的虚设栅极中的每一者的四侧，接着，介电层填入虚设栅极之间的间隙开口(gap opening)中。在此情况下，例如间隙壁的预先沉积层(pre-deposit layer)会窄化上述间隙开口，且因此，孔洞会产生于虚设栅极之间的间隙开口中。然而，本发明实施例中不会看到此种孔洞。具体而言，于形成端对端的虚设栅极之前，先形成并埋入本发明实施例的绝缘墙，且因此，可避免由于预先层的沉积/形成所造成的间隙开口的窄化。换句话说，在本发明实施例中，于端对端的虚设栅极的面对端部上不会存在现有的间隙壁。
将参照图1H、图2以及图3描述本发明实施例的鳍式场效晶体管器件的结构。
在一些实施例中，如图1H、图2以及图3所示，鳍式场效晶体管器件包括衬底100、栅极130a至130d以及绝缘墙116。衬底100具有第一区10中的至少一鳍102a以及至少一鳍102b以及第二区20中的至少一鳍102c以及至少一鳍102d。鳍102a至102d互相平行且在第一方向上延伸。在一些实施例中，第一区10以及第二区20中的一者为NMOS区，且第一区10以及第二区20中的另一者为PMOS区。
栅极130a配置于隔离层104上且横跨至少一鳍102a。栅极130b配置于隔离层104上且横跨至少一鳍102b。栅极130c配置于隔离层104上且横跨至少一鳍102c。栅极130d配置于隔离层104上且横跨至少一鳍102d。栅极130a至130d互相平行且在与第一方向不同的第二方向上延伸。另外，栅极130a的端部与栅极130b的端部彼此面对，且栅极130c的端部与栅极130d的端部彼此面对。在一些实施例中，栅极130a至130d为金属栅极。
绝缘墙116位于栅极130a的端部与栅极130b的端部之间且与栅极130a的端部以及栅极130b的端部接触，以及位于栅极130c的端部与栅极130d的端部之间且与栅极130c的端部与栅极130d的端部接触。具体而言，连续且无孔洞的(void-free)绝缘墙116位于栅极130a的端部与栅极130b的端部之间且与栅极130a的栅介电层126a以及栅极130b的栅介电层126b实体接触，以及位于栅极130c的端部与栅极130d的端部之间且与栅极130c的栅介电层126c以及栅极130d的栅介电层126d实体接触。绝缘墙116在第一方向上延伸且横越第一区10以及第二区20，例如横越NMOS区以及PMOS区。在一些实施例中，绝缘层116由单一材料所构成，如图1H以及图2所示。在替代性实施例中，绝缘层116包括多个水平堆叠层116a至116c，如图3所示。
本发明实施例的鳍式场效晶体管结构还包括介电层120。介电层120形成为环绕或围绕栅极130a至130d以及绝缘墙116。在一些实施例中，绝缘墙116的材料不同于介电层120的材料。在替代性实施例中，绝缘墙116以及介电层120包括相同材料。
本发明实施例的鳍式场效晶体管结构还包括间隙壁118a至118e。间隙壁118a配置于栅极130a两侧。间隙壁118b配置于栅极130b两侧。间隙壁118c配置于栅极130c两侧。间隙壁118d配置于栅极130d两侧。间隙壁118e配置于绝缘墙116两侧。另外，间隙壁118a至118d以及栅极130a以及130d在一个方向上延伸，且间隙壁118e以及绝缘墙116在与该个方向不同的另一个方向上延伸。
在上述实施例中，绝缘墙116用于隔离端对端的栅极，其用于说明的目的，并不用以限定本发明实施例。在一些实施例中，绝缘墙不仅可用于隔离端对端的栅极，更可用于隔离相邻的有源区。
图4A至图4C为根据另一些替代性实施例所示出的鳍式场效晶体管器件的形成方法的立体示意图。
图4A至图4C的方法类似于图1A至图1H的方法，其差异处在于绝缘墙的形状。具体而言，图1A至图1H的方法中的绝缘墙116为长条状图案，而图4A至图4C的方法中的绝缘墙216为十字形状图案。
请参照图4A，提供衬底100，衬底100上具有鳍102a至102d以及隔离层104，隔离层104形成为覆盖鳍102a至102d的下部。在一些实施例中，鳍102a以及鳍102b提供于第一区10中，且鳍102c以及鳍102d提供于与第一区10相邻的第二区20中。
然后，于衬底100上形成绝缘层106，且绝缘层106覆盖鳍102a至102d。接着，于绝缘层106上形成掩模层208。在一些实施例中，掩模层208包括在第一方向上延伸的第一掩模层208a以及在与第一方向不同的第二方向上延伸的第二掩模层208b。
请参照图4B，通过使用掩模层208作为蚀刻掩模，移除部分绝缘层104，且因此，于隔离层104上形成绝缘墙216。绝缘墙216包括在第一方向上延伸的第一绝缘墙216a以及在第二方向上延伸的第二绝缘墙216b。在一些实施例中，第一绝缘墙216a形成为横跨第一区10以及第二区20，且第二绝缘墙216b形成为位于第一区10与第二区20之间。具体而言，提供第一绝缘墙216a以将端对端的栅极彼此隔离，且提供第二绝缘墙216b以将相邻的有源区彼此隔离。
请参照图4C，进行图1D至图1H的类似步骤，以形成分别横跨鳍102a至102d的栅极130a至130d。由此完成本发明实施例的鳍式场效晶体管器件。在一些实施例中，间隙壁118f还包括于图4C的鳍式场效晶体管器件中。在一些实施例中，间隙壁118e形成于第一绝缘墙216a的相对侧壁上，且间隙壁118f形成于第二绝缘墙216b的相对侧壁上。间隙壁118f以及栅极130a至130d在相同方向上延伸。
在上述实施例中，当本发明实施例的方法应用于“后高k(high-k last)”鳍式场效晶体管器件工艺时，绝缘墙与端对端的金属栅极的栅介电材料接触。然而，本发明实施例不以此为限。在一些实施例中，当本发明实施例的方法应用于“先高k(high-k first)”鳍式场效晶体管器件工艺时，绝缘墙形成为与端对端的金属栅极的金属材料接触。在替代性实施例中，当本发明实施例的方法应用于平面器件工艺时，绝缘墙形成为与端对端的含硅栅极接触。
基于上述，当器件尺寸微缩至7nm或更小尺寸时，本发明实施例提供一种新颖的制造过程以解决线对线(line-to-line)、端对端(end-to-end)和/或器件对器件(device-to-device)的隔离不佳问题。具体而言，于定义晶体管之前或形成导线之前，先形成并埋入绝缘墙，且因此，可避免由于预先层的沉积/形成所造成的间隙开口的窄化，而可有效地改良器件的效能。
根据本发明的一些实施例，一种鳍式场效晶体管器件包括衬底、第一栅极、第二栅极以及绝缘墙。衬底具有在第一方向上延伸的至少一第一鳍以及至少一第二鳍。第一栅极在与所述第一方向不同的第二方向上延伸，且横跨所述至少一第一鳍。第二栅极在所述第二方向上延伸，且横跨所述至少一第二鳍，其中所述第一栅极的端部与第二栅极的端部彼此面对。绝缘墙在所述第一方向上延伸，位于所述第一栅极的端部与所述第二栅极的端部之间，且与所述第一栅极以及所述第二栅极中的每一者的栅介电材料实体接触。
在上述鳍式场效晶体管器件中，所述绝缘墙包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铜、氧化镍、氧化锌、氧化镧锰、氧化镧铜或其组合。
在上述鳍式场效晶体管器件中，所述栅介电材料包括介电常数大于7的介电材料。
在上述鳍式场效晶体管器件中，还包括第一间隙壁、第二间隙壁以及第三间隙壁。第一间隙壁配置于所述第一栅极两侧。第二间隙壁配置于所述第二栅极两侧。第三间隙壁配置于所述绝缘墙两侧。
上述鳍式场效晶体管器件中，所述第一栅极以及所述第二栅极中的每一者包括金属。
上述鳍式场效晶体管器件中，所述至少一第一鳍包括多个第一鳍且所述第一栅极横跨所述多个第一鳍，以及所述至少一第二鳍包括多个第二鳍且所述第二栅极横跨所述多个第二鳍。
上述鳍式场效晶体管器件中，所述绝缘墙横越NMOS区以及PMOS区。
根据本发明的一些替代性实施例，一种鳍式场效晶体管器件的形成方法包括以下步骤。提供衬底，所述衬底上具有至少一第一鳍、至少一第二鳍以及隔离层，所述隔离层形成为覆盖所述至少一第一鳍以及所述至少一第二鳍的下部。于所述至少一第一鳍与所述至少一第二鳍之间形成绝缘墙，所述绝缘墙平行于所述至少一第一鳍与所述至少一第二鳍。形成分别横跨所述至少一第一鳍以及所述至少一第二鳍的第一虚设栅极以及第二虚设栅极，其中所述第一虚设栅极以及所述第二虚设栅极以端对端的方式配置于所述绝缘墙两侧。形成介电层以围绕所述第一虚设栅极、所述第二虚设栅极以及所述绝缘墙。移除所述第一虚设栅极以及所述第二虚设栅极，以于所述介电层中形成第一沟槽以及第二沟槽。于所述第一沟槽以及所述第二沟槽中形成第一栅极以及第二栅极。
上述形成方法中，形成所述绝缘墙的步骤包括：于所述衬底上形成绝缘层，所述绝缘层覆盖所述至少一第一鳍以及所述至少一第二鳍；于所述绝缘层上形成掩模层；以及使用所述掩模层作为蚀刻掩模，以蚀刻部分所述绝缘层。
上述形成方法中，所述掩模层包括光刻胶材料。
上述形成方法中，形成所述第一虚设栅极以及所述第二虚设栅极的步骤包括：形成虚设层，所述虚设层围绕所述至少一第一鳍、所述至少一第二鳍以及所述绝缘墙；于所述虚设层上形成掩模图案；以及使用掩模图案以及所述绝缘墙作为蚀刻掩模，以蚀刻部分所述虚设层。
上述形成方法中，所述虚设层包括含硅材料。
上述形成方法中，于形成所述第一虚设栅极以及所述第二虚设栅极的步骤之后以及形成所述介电层的步骤之前，还包括：于所述第一虚设栅极两侧形成第一间隙壁；于所述第二虚设栅极两侧形成第二间隙壁；以及于所述绝缘墙两侧形成第三间隙壁。
上述形成方法中，所述绝缘墙包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铜、氧化镍、氧化锌、氧化镧锰、氧化镧铜或其组合。
上述形成方法中，所述绝缘墙横越NMOS区以及PMOS区。
根据本发明的另一些替代性实施例，一种鳍式场效晶体管器件包括衬底、第一栅极、第二栅极、第三栅极、第四栅极、连续绝缘墙以及介电层。衬底具有第一区中的第一鳍以及第二鳍以及第二区中的第三鳍以及第四鳍。第一栅极以及第二栅极分别横跨所述第一鳍以及所述第二鳍，其中所述第一栅极的端部与所述第二栅极的端部彼此面对。第三栅极以及第四栅极分别横跨所述第三鳍以及所述第四鳍，其中所述第三栅极的端部与所述第四栅极的端部彼此面对。连续绝缘墙位于所述第一栅极的端部与所述第二栅极的端部之间且与所述第一栅极的端部以及所述第二栅极的端部接触，以及位于所述第三栅极的端部与所述第四栅极的端部之间且与所述第三栅极的端部以及所述第四栅极的端部接触。介电层围绕所述第一栅极至所述第四栅极以及所述连续绝缘墙，其中所述连续绝缘墙不同于所述介电层。
上述鳍式场效晶体管器件中，所述连续绝缘墙包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铜、氧化镍、氧化锌、氧化镧锰、氧化镧铜或其组合。
上述鳍式场效晶体管器件中，所述连续绝缘墙包括多个水平堆叠层。
上述鳍式场效晶体管器件中，所述连续绝缘墙由单一材料所构成。
上述鳍式场效晶体管器件中，所述第一区以及所述第二区中的一者为NMOS区，且所述第一区以及所述第二区中的另一者为PMOS区。
以上概述了数个实施例的特征，使所属领域的一般技术人员可更佳了解本揭露的态样。所属领域的一般技术人员应理解，其可轻易地使用本揭露作为设计或修改其他工艺与结构的依据，以实行本文所介绍的实施例的相同目的和/或达到相同优点。所属领域的一般技术人员还应理解，这种等效的配置并不悖离本揭露的精神与范畴，且所属领域的一般技术人员在不悖离本揭露的精神与范畴的情况下可对本文做出各种改变、置换以及变更。

Claims (1)

1.一种鳍式场效晶体管器件，其特征在于包括：
衬底，具有在第一方向上延伸的至少一第一鳍以及至少一第二鳍；
第一栅极，在与所述第一方向不同的第二方向上延伸，且横跨所述至少一第一鳍，
第二栅极，在所述第二方向上延伸，且横跨所述至少一第二鳍，其中所述第一栅极的端部与第二栅极的端部彼此面对；以及
绝缘墙，在所述第一方向上延伸，位于所述第一栅极的端部与所述第二栅极的端部之间，且与所述第一栅极以及所述第二栅极中的每一者的栅介电材料实体接触。
CN201611018347.4A 2015-11-16 2016-11-16 鳍式场效晶体管器件 Pending CN107039428A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/941,663 US9601492B1 (en) 2015-11-16 2015-11-16 FinFET devices and methods of forming the same
US14/941,663 2015-11-16

Publications (1)

Publication Number Publication Date
CN107039428A true CN107039428A (zh) 2017-08-11

Family

ID=58337215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611018347.4A Pending CN107039428A (zh) 2015-11-16 2016-11-16 鳍式场效晶体管器件

Country Status (3)

Country Link
US (1) US9601492B1 (zh)
CN (1) CN107039428A (zh)
TW (1) TW201719907A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154431A (zh) * 2016-03-04 2017-09-12 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947592B2 (en) * 2015-11-16 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET devices and methods of forming the same
US9917085B2 (en) 2016-05-31 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate isolation structure and method forming same
US10347750B2 (en) 2016-11-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102017118920B4 (de) 2016-12-30 2022-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und dessen Herstellungsverfahren
US10026737B1 (en) * 2016-12-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10510894B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure having different distances to adjacent FinFET devices
EP3621118A1 (en) 2018-09-07 2020-03-11 IMEC vzw A method for producing a gate cut structure on an array of semiconductor fins
KR102601000B1 (ko) 2018-09-11 2023-11-13 삼성전자주식회사 반도체 장치 및 제조방법
US10825918B2 (en) 2019-01-29 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11869889B2 (en) * 2019-09-23 2024-01-09 Intel Corporation Self-aligned gate endcap (SAGE) architectures without fin end gap
KR102663811B1 (ko) * 2019-11-06 2024-05-07 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
US20210335674A1 (en) * 2020-04-28 2021-10-28 Taiwan Semicondutor Manufacturing Company Limited Semiconductor devices and methods of manufacturing thereof
TWI744079B (zh) * 2020-11-06 2021-10-21 力晶積成電子製造股份有限公司 鉑的圖案化方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101894221B1 (ko) * 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
US8815659B2 (en) * 2012-12-17 2014-08-26 Globalfoundries Inc. Methods of forming a FinFET semiconductor device by performing an epitaxial growth process
US9219153B2 (en) * 2013-08-21 2015-12-22 Globalfoundries Inc. Methods of forming gate structures for FinFET devices and the resulting semiconductor products
US20150145041A1 (en) * 2013-11-22 2015-05-28 International Business Machines Corporation Substrate local interconnect integration with finfets
US20150171217A1 (en) * 2013-12-12 2015-06-18 Texas Instruments Incorporated Design and integration of finfet device
US9076869B1 (en) * 2014-01-08 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method
CN105097701B (zh) * 2014-04-25 2017-11-03 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
KR102184994B1 (ko) * 2014-07-18 2020-12-01 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9793269B2 (en) * 2014-08-07 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9240447B1 (en) * 2014-08-21 2016-01-19 International Business Machines Corporation finFETs containing improved strain benefit and self aligned trench isolation structures
KR102235614B1 (ko) * 2014-09-17 2021-04-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9293459B1 (en) * 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
US9589955B2 (en) * 2014-10-01 2017-03-07 Samsung Electronics Co., Ltd. System on chip
US9653605B2 (en) * 2014-10-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9214358B1 (en) * 2014-10-30 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Equal gate height control method for semiconductor device with different pattern densites
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154431A (zh) * 2016-03-04 2017-09-12 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN107154431B (zh) * 2016-03-04 2020-03-31 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US11251085B2 (en) 2016-03-04 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
US9601492B1 (en) 2017-03-21
TW201719907A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
CN107039428A (zh) 鳍式场效晶体管器件
US10586858B2 (en) Fabrication of vertical field effect transistor structure with strained channels
TWI619178B (zh) 半導體裝置及其製造方法
US11488912B2 (en) Method for forming recesses in a substrate by etching dummy fins
US9882029B2 (en) Semiconductor device including Fin-FET and manufacturing method thereof
TWI579904B (zh) 製造ｆｉｎｆｅｔ裝置的方法
TW201717398A (zh) 半導體裝置及其製造方法
KR101423373B1 (ko) 금속 게이트 전극을 갖는 반도체 디바이스 및 그 제조 방법
US10276574B2 (en) Semiconductor device and manufacturing method thereof
US9947592B2 (en) FinFET devices and methods of forming the same
TW201905974A (zh) 半導體元件及其製作方法
CN105047710A (zh) 用于finfet器件的结构和方法
TWI685025B (zh) 製造半導體裝置的方法及半導體裝置
TWI761529B (zh) 半導體元件及其製作方法
KR20120022552A (ko) 반도체 장치 및 그 제조 방법
TW201903856A (zh) 半導體元件及其製作方法
US11404418B2 (en) Semiconductor device and manufacturing method thereof
TW201911386A (zh) 半導體元件及其製作方法
TW202201793A (zh) 半導體元件結構
CN111276543B (zh) 制造半导体器件的方法
US8350332B2 (en) Semiconductor device and method of manufacturing the same
US10522679B2 (en) Selective shallow trench isolation (STI) fill for stress engineering in semiconductor structures
US11239339B2 (en) Gate structure and method
US20220367386A1 (en) Dummy Fin Etch to Form Recesses in Substrate
TW202006790A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170811

WD01 Invention patent application deemed withdrawn after publication