KR101423373B1 - 금속 게이트 전극을 갖는 반도체 디바이스 및 그 제조 방법 - Google Patents
금속 게이트 전극을 갖는 반도체 디바이스 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101423373B1 KR101423373B1 KR1020120043973A KR20120043973A KR101423373B1 KR 101423373 B1 KR101423373 B1 KR 101423373B1 KR 1020120043973 A KR1020120043973 A KR 1020120043973A KR 20120043973 A KR20120043973 A KR 20120043973A KR 101423373 B1 KR101423373 B1 KR 101423373B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- opening
- work function
- substrate
- forming
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 59
- 239000002184 metal Substances 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 230000000903 blocking effect Effects 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 45
- 230000000873 masking effect Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 26
- 239000010410 layer Substances 0.000 description 163
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 238000005240 physical vapour deposition Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000005669 field effect Effects 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- -1 Si 3 N 4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910016006 MoSi Inorganic materials 0.000 description 3
- 229910005881 NiSi 2 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910006249 ZrSi Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910004490 TaAl Inorganic materials 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 기판 상에 제1 개구부 및 제2 개구부를 갖는 기판을 제공하는 단계를 포함하는 방법을 제공한다. 차단층이 제1 개구부에 형성된다. 차단층이 제1 개구부에 있는 동안에 제2 금속 게이트 전극이 제2 개구부에 형성된다. 차단층은 이후 제1 개구부로부터 제거되고, 제1 금속 게이트 전극이 형성된다. 실시예들에 있어서, 이는 제2 일함수층을 포함하고 제1 일함수층을 포함하지 않는 제2 게이트 전극을 갖는 디바이스를 제공하고, 제1 게이트 전극은 제1 일함수층을 포함하고 제2 일함수층을 포함하지 않는다.
Description
본 발명은 일반적으로 기판 상에 반도체 디바이스를 형성하는 것에 관한 것이고, 보다 구체적으로는, 반도체 디바이스의 게이트 구조를 형성하는 것에 관한 것이다.
반도체 디바이스 기하학은 급격하게 크기를 줄이고 있다. 오늘날의 제조 공정은 65nm 미만의 피처(feature) 치수를 갖는 디바이스를 통상적으로 생산하고 있다. 그러나, 디바이스 요구사항을 계속 만족시키려는 동안, 새로운 공정 및 장비 기술을 구현하는 것과 관련된 문제를 해결하는 것은 더 많은 도전이 되었다. 예를 들어, 금속 산화막 반도체(MOS) 트랜지스터는 전형적으로 폴리실리콘 게이트 구조로 형성되어 왔다. 폴리실리콘은 유리한 열저항 성질을 갖고 있어, 스스로 정렬된 소스/드레인 구조의 형성을 가능하게 할 수 있다.
그러나, 끊임없이 성능 요구사항을 충족시키기 위해 폴리실리콘 게이트 전극을 금속 게이트 전극으로 대체하려는 갈망이 있어 왔다. 금속 게이트를 구현하는 하나의 공정은 "게이트 래스트(last)" 또는 "게이트 대체" 방법론으로 일컬어진다. 이러한 공정에 있어서, 더미(예컨대, 희생) 폴리실리콘 게이트가 초기에 형성되고, 반도체 디바이스와 관련된 다양한 공정들이 수행되며, 이어서 더미 게이트가 제거되어 금속 게이트로 대체된다. 그러나, 최종 금속 게이트의 적절한 일함수를 제공하기 위해 공정 중에 조심해야 한다. 하지만, 처리의 제약으로 인해 일반적으로 하나 이상의 최종 디바이스는 p형 일함수 금속 및 n형 일함수 금속을 포함한다. 예를 들어, NMOSFET은 n형 일함수 금속 뿐만 아니라 p형 일함수 금속도 포함할 것이다. 이는 일함수 금속의 플랫 밴드 전압(flat band voltage)이 정반대의 일함수를 갖는 금속에 의해 영향을 받기 때문에 불리할 수 있다.
따라서, 일함수 금속의 선택을 통한 임계 전압 제어성을 제공하는 반도체 디바이스 및/또는 그 제조 방법이 요구된다.
본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 제1 영역 및 제2 영역을 갖는 기판을 제공하는 단계, 제1 영역에 제1 게이트 전극을 형성하는 단계 및 제2 영역에 제2 게이트 전극을 형성하는 단계를 포함하고, 제2 게이트 전극은 제2 일함수층을 포함하고 제1 일함수층을 포함하지 않으며, 제1 게이트 전극은 제1 일함수층을 포함하고 제2 일함수층을 포함하지 않는다.
본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 기판을 제공하는 단계, 기판 상에 제1 개구부 및 제2 개구부를 형성하는 단계, 제1 개구부에 차단층을 형성하는 단계, 차단층이 제1 개구부에 있는 동안에 제2 개구부에 제2 금속 게이트 전극을 형성하는 단계, 제1 개구부로부터 차단층을 제거하는 단계 및 차단층을 제거한 후에 제1 개구부에 제1 금속 게이트 전극을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 디바이스는 반도체 기판, 제1 게이트 전극을 포함하는 제1 게이트 구조 및 제2 게이트 전극을 포함하는 제2 게이트 구조를 포함하고, 제2 게이트 전극은 제2 일함수층을 포함하고 제1 일함수층을 포함하지 않으며, 제1 게이트 전극은 제1 일함수층을 포함하고 제2 일함수층을 포함하지 않는다.
일함수 물질이 기판의 제1 및 제2 영역에 대하여 개별적으로 선택될 수 있기 때문에, 본 발명의 실시예들 및 그 결과로 생긴 디바이스는 향상된 임계 전압 제어를 제공할 수 있게 된다. 또한 본 발명의 실시예들은 단일의 일함수 물질이 트랜지스터 각각의 게이트 구조에 대하여 사용가능하도록 한다.
본 발명의 양태들은 첨부된 도면과 함께 읽어질 때 다음의 상세한 설명으로부터 잘 이해된다. 산업에서의 표준 관행에 따라 다양한 피처들(features)이 일정한 비율로 그려지지 않음을 강조한다. 사실, 다양한 피처의 치수들이 논의의 명료화를 위해 임의로 증가하거나 감소될 수 있다.
도 1a 및 도 1b는 본 발명의 하나 이상의 양태에 따른 반도체 디바이스를 제조하는 방법의 일 실시예를 나타내는 흐름도.
도 2 내지 도 16은 도 1의 방법의 하나 이상의 단계에 대응하는 반도체 디바이스의 일 실시예의 단면도.
도 1a 및 도 1b는 본 발명의 하나 이상의 양태에 따른 반도체 디바이스를 제조하는 방법의 일 실시예를 나타내는 흐름도.
도 2 내지 도 16은 도 1의 방법의 하나 이상의 단계에 대응하는 반도체 디바이스의 일 실시예의 단면도.
다음의 설명은 본 발명의 다른 피처들을 구현하기 위한 수많은 다른 실시예 또는 예를 제공함을 이해해야 한다. 성분이나 배열의 특정한 예들이 본 발명을 간소화하기 위해 이하 설명된다. 물론 단지 예들이고 제한하려는 것은 아니다. 또한, 이하 설명 중 제2 피처 위 또는 상의 제1 피처의 형성은 제1 및 제2 피처가 직접적인 콘택으로 형성되는 실시예를 포함할 수 있고, 또한 추가적인 피처가 제1 및 제2 피처 사이에 형성되어, 제1 및 제2 피처가 직접적인 콘택을 하고 있지 않을 수 있는 실시예도 포함할 수 있다. 유사하게, "위(above)" 또는 "아래(below)" 등과 같은 상대적인 용어가 단지 설명의 편의를 위해 제공되고 절대적인 방향을 제공하려는 것은 아니다 (예를 들어, 디바이스는 뒤집혀 "상부(top)"가 "하부(bottom)"가 된다). 다양한 피처들이 간소화 및 명료화를 위해 상이한 비율로 임의로 그려질 수 있다.
도 1을 참조하면, 본 발명의 하나 이상의 양태에 따라 게이트 래스트 방법론(gate last methodology)을 사용하여 반도체 디바이스를 제조하는 방법(100)이 도시된다. 도 2 내지 도 16은 도 1의 방법의 일 실시예에 따른 다양한 제조 단계에서의 반도체 디바이스(200)의 단면도이다. 방법(100)은 하나 이상의 게이트 구조에 대하여 단일 타입의 일함수 금속을 갖는 반도체 디바이스를 포함하는 디바이스를 제공할 수 있다. 예를 들어, 게이트 구조에 (p형 일함수 금속을 갖지 않는) n형 일함수 금속을 갖는 n형 금속 산화막 반도체 전계 효과 트랜지스터(NMOSFET) 및 게이트 구조에 (n형 일함수 금속을 갖지 않는) p형 일함수 금속을 갖는 P형 금속 산화막 반도체 전계 효과 트랜지스터(PMOSFET)를 포함하는 디바이스를 제조하기 위해 방법(100)이 사용될 수 있다. 실시예들에 있어서, 각각의 FET는 정반대 타입의 일함수층을 포함하지 않는다.
반도체 디바이스(200)의 부분들은 상보성 금속 산화막 반도체(CMOS) 기술 공정 흐름에 의해 제조될 수 있고, 이에 따라 어떤 공정들은 단지 여기서 간략히 설명되고 있음을 알 수 있다. 또한, 반도체 디바이스(200)는 추가적인 트랜지스터와 같은 다른 타입의 트랜지스터, 접합형 트랜지스터, 저항, 커패시터, 다이오드, 퓨즈 등과 같은 다양한 다른 디바이스 및 피처들을 포함할 수 있으나, 본 발명의 독창적인 개념을 보다 잘 이해하기 위해 간소화된다. 반도체 디바이스(200)는 다수의 반도체 디바이스(예를 들어, 트랜지스터)를 포함하고, 이는 상호연결되어 집적 회로 디바이스를 형성할 수 있다.
방법(100)은 반도체 기판이 제공되는 블록(102)에서 시작한다. 반도체 기판은 다수의 디바이스 영역을 포함한다. 일 실시예에 있어서, 다수의 디바이스 영역은 다른 타입의 반도체 디바이스와 관련될 수 있다. 예를 들어, 제1 영역은 n형 또는 p형 전계 효과 트랜지스터 중 하나를 포함하도록 규정될 수 있다. 제2 영역은 n형 또는 p형 전계 효과 트랜지스터 중 다른 하나를 포함하도록 규정될 수 있다. 일 실시예에 있어서, 다수의 영역 중 적어도 2개의 영역의 디바이스는 상이한 게이트 스택을 갖도록 설계된다. 예를 들어, 2개의 다른 영역의 디바이스는 상이한 일함수, 상이한 두께 등을 포함하는 상이한 조성의 층을 갖도록 설계될 수 있다. 일 실시예에 있어서, 제1 영역은 n형 MOSFET(NMOSFET)을 포함하는 것으로 규정된다. 일 실시예에 있어서, 제2 영역은 p형 MOSFET(PMOSFET)을 포함하는 것으로 규정된다. 따라서, 반도체 기판은 제1 및/또는 제2 영역으로 적절히 도핑될 수 있다. 하나 이상의 격리 피처들이 영역들 사이에 놓일 수 있다.
반도체 기판은 실리콘 기판일 수 있다. 대안으로, 기판은 게르마늄과 같은 다른 기본 반도체, 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 인화물, 인듐 비화물 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체, SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP 및/또는 GaInAsP를 포함하는 합금 반도체, 또는 이들의 조합을 포함한다. 또 다른 대안으로, 기판은 절연체 상의 반도체(Semiconductor On Insulator; SOI)이다. 다른 대안으로, 반도체 기판은 도핑된 에피층(epi layer), 그래디언트(gradient) 반도체층 및/또는 실리콘 게르마늄층 상의 실리콘층과 같은 상이한 타입의 다른 반도체층 상에 가로놓인 반도체층을 포함할 수 있다. 기판은 p웰(p-well), n웰(n-well) 또는 이들의 조합과 같은 도핑 영역을 포함할 수 있다.
도 2의 예를 참조하면, 반도체 기판(202)이 제공된다. 기판(202)은 실리콘을 포함한다. 기판(202)은 제1 영역(204) 및 제2 영역(206)을 포함한다. 일 실시예에 있어서, 제1 영역(204)은 n형 금속 산화막 반도체 전계 효과 트랜지스터(NMOSFET)가 형성되는 영역을 포함한다. 일 실시예에 있어서, 제2 영역(206)은 p형 금속 산화막 반도체 전계 효과 트랜지스터(PMOSFET)가 형성되는 영역을 포함한다.
반도체 기판(202)은 기판의 영역들을 격리시키기 위하여 기판(202) 상에 형성된 격리 구조(208)를 포함한다. 격리 구조(208)는 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 플루오르화물 도핑 실리케이트 글래스(FSG), 낮은 K의 유전체 물질, 및/또는 다른 적절한 절연 물질로 형성될 수 있다. 격리 구조(208)는 얕은 트렌치 격리(STI) 피처, 국부 산화(예를 들어, LOCOS), 및/또는 다른 적절한 격리 구조일 수 있다. 일 실시예에 있어서, 격리 구조(208)는 STI 피처이고 기판(202)에 트렌치를 에칭함으로써 형성된다. 트렌치는 이후 격리 물질로 충진되고, 이어서 화학적 기계 연마(CMP)가 뒤따른다.
방법(100)은 이후 더미(또는 희생) 층들이 형성되는 블록(104)으로 진행한다. 층들은 더미 게이트 구조를 형성하기 위해 사용될 수 있다. 더미 게이트 구조는 금속 게이트가 그 뒤에 형성될 위치에 제공되는 희생 구조이다. 이 공정은 게이트 래스트 또는 대체 게이트 방법론으로 일반적으로 알려져 있다.
일 실시예에 있어서, 블록(104)에서 더미 게이트 유전층이 형성된다. 더미 게이트 유전체는 이산화규소와 같은 열에 의해 성장된 산화물일 수 있다 (또한 실리콘 산화물로도 일컬어진다). 선택적으로, 더미 게이트 유전체는 화학 기상 증착(CVD), 원자층 증착(ALD), 및/또는 다른 적절한 공정에 의해 형성될 수 있다. 더미 게이트 유전층의 두께는 대략 10Å과 대략 100Å 사이일 수 있다.
방법(100)의 선택적인 실시예에 있어서, 블록(104)에서 형성된 게이트 유전체는 희생되지 않고 기판에 남아있을 수 있다. 일 실시예에 있어서, 게이트 유전체는 높은 K의 유전체 물질일 수 있다. 높은 K의 유전층은 하프늄 산화물(HfO2)을 포함할 수 있다. 대안으로는, 높은 K의 유전층은 TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2, 이들의 조합, 또는 다른 적절한 물질과 같은 높은 K의 유전체를 선택적으로 포함할 수 있다. 높은 K의 유전층은 원자층 증착(ALD) 및/또는 다른 적절한 방법에 의해 형성될 수 있다.
도 3의 예를 참조하면, 더미 게이트 유전층(302)이 기판(202) 상에 형성된다. 일 실시예에 있어서, 더미 게이트 유전층(302)이 이산화규소 상에서 열적으로 성장한다.
블록(104)은 더미 게이트 구조에서 사용될 더미 게이트 전극 물질을 형성하는 단계를 더 포함한다. 더미 게이트 전극 물질이 예를 들어, 물리 기상 증착(PVD) 또는 화학 기상 증착(CVD)에 의해 증착된다. 더미 게이트 전극에 대한 예시적인 물질은 폴리실리콘, 실리콘, 및/또는 다른 적절한 물질을 포함한다. 도 4의 예를 참조하면, 기판(202) 상에 형성되어 더미 게이트 유전체(302) 상에 가로놓인 더미 게이트 물질(402)을 포함하는 반도체 디바이스(200)가 도시된다. 더미 게이트 물질(402)은 PVD 및 CVD에 의해 형성되고 기판(202)을 가로질러 배치될 수 있다. 일 실시예에 있어서, 더미 게이트 물질(402)은 폴리실리콘이다.
방법(100)은 이후 더미 게이트 구조가 형성되는 블록(106)으로 진행한다. 더미 게이트 구조는 더미 게이트 유전체 및 더미 게이트 전극 물질을 포함할 수 있다. 예를 들어, 더미 게이트 물질(예컨대, 유전체 및 전극)은 하나 이상의 더미 게이트 구조로 패터닝되어 에칭될 수 있다.
도 5의 예를 참조하면, 다수의 더미 게이트 구조(502)가 형성된다. 더미 게이트 구조(502)는 도 4를 참조하여 상술된 패터닝된 더미 게이트 전극 물질(402) 및 도 3을 참조하여 상술된 더미 게이트 유전체 물질(302)을 포함하고, 기판(202) 상에 배치된다. 더미 게이트 구조(502)는 포토리소그래피 및 에칭 공정(예를 들어, 습식 에칭 및/또는 건식 에칭)과 같은 적절한 공정을 사용하여 형성될 수 있다.
블록(106)에서의 또 다른 처리에 있어서, 일 실시예에서, 스페이서 성분이 그 기술분야에 공지된 바와 같이 더미 게이트 구조(또는 게이트 스택)의 어느 한쪽에 형성된다. 스페이서 성분은 절연 물질을 증착함으로써 형성될 수 있고, 이어서 스페이서 성분을 형성하기 위해 이방성 에칭이 뒤따른다. 도 5의 예를 참조하면, 측벽 스페이서(504)는 더미 게이트 구조(502)와 인접하여 형성된다. 측벽 스페이서(504)는 실리콘 질화물, 실리콘 산화물, 실리콘 옥시나이트라이드, 및/또는 다른 적절한 유전체 물질을 포함할 수 있다. 실시예들에 있어서, 측벽 스페이서(504)는 예를 들어, 라이너층(liner layer)인 다수의 층을 포함한다.
더미 게이트 구조를 형성한 후에, 방법(100)은 이후 소스/드레인 영역이 형성되는 블록(108)으로 진행한다. 전형적인 게이트 래스트 공정에서와 같이, 소스/드레인 영역이나 그들의 부분은 측벽 스페이서{예를 들어, 낮은 양의 드레인(low-dose drain; LDD)}가 형성되기 전 및/또는 측벽 스페이서가 형성된 후에 더미 게이트 구조와 인접하여 형성된다. 소스/드레인 영역은 이온 주입, 열 확산, 및/또는 다른 적절한 공정과 같은 공정에 의해 형성될 수 있다. 도 5의 예를 참조하면, 소스/드레인 영역(508)이 기판(202)에 형성된다. 소스/드레인 영역(508)은 적절한 도전성을 제공하기 위해 적절히 도핑될 수 있다. 일 실시예에 있어서, 제1 영역(204) 내의 소스/드레인 영역(508)은 NMOSFET용 소스/드레인을 제공하고, n형 도펀트(예를 들어, n+ 영역)를 갖는 영역일 수 있다. 일 실시예에 있어서, 제2 영역(206) 내의 소스/드레인 영역(508)은 PMOSFET용 소스/드레인을 제공하고, p형 도펀트(예를 들어, p+ 영역)를 갖는 영역일 수 있다.
여전히 또 다른 처리에 있어서, 방법(100)의 일 실시예에서, 층간 유전층(ILD layer)이 더미 게이트 구조들을 사이에 두면서 반도체 기판 상에 형성된다. 도 5의 예를 참조하면, ILD층(506)이 기판(202) 상에 형성된다. ILD층(506)은 화학 기상 증착(CVD), 고밀도 플라즈마 CVD(HDP-CVD), 스핀 온 증착(spin-on deposition), 물리 기상 증착(PVD 또는 스퍼터링), 또는 다른 적절한 방법에 의해 형성될 수 있다. ILD층(506)은 실리콘 산화물, 실리콘 옥시나이트라이드, 낮은 K의 물질 및/또는 다른 적절한 물질을 포함할 수 있다. ILD층(506)은 기판(202) 상에 등각으로 증착되고 CMP 공정이 수행될 수 있다. 더미 게이트 구조(502)는 CMP 공정에 대하여 평탄화 정지로서 기능할 수 있다. 다시 말하여, CMP 공정이 더미 게이트 구조의 상부 면의 노출에서 정지될 수 있다. 도 5는 실질적으로 평면을 도시한다.
방법(100)은 이후 더미 게이트 구조가 기판으로부터 제거되는 블록(110)으로 진행한다. 더미 게이트 구조는 예를 들어, NH4OH, 희석된 HF 및/또는 다른 적절한 부식액(etchant)과 같은 에칭 용액에 의해 제거될 수 있다. 선택적인 실시예에 있어서, 더미 게이트 구조는 적절한 건식 에칭 공정에 의해 제거될 수 있다. 예시적인 부식액은 플루오린 및/또는 염소 기반 부식액을 포함한다. 더미 구조의 제거는 대체 게이트 공정에서 일반적으로 수행되는 바와 같이, 금속 게이트가 형성될 개구부를 제공한다. 더미 게이트 구조의 제거는 더미 게이트 전극 및/또는 더미 게이트 유전층을 제거하는 것을 포함한다. 더미 게이트 유전층을 제거하기 위한 예시적인 공정은 액체 또는 기체 상태의 희석된 HF를 포함한다. 도 6의 예를 참조하면, (상술되고 도 5에서 도시된) 더미 게이트 구조(502)는 기판으로부터 제거되어 개구부(또는 트렌치)(602)를 남긴다.
방법(100)은 이후 계면층이 기판 상에 형성되는 블록(112)으로 진행한다. 계면층은 실리콘 산화물층(SiO2), 실리콘 옥시나이트라이드(SiON), 및/또는 자연발생 산화물, 화학 산화물, 열 산화물, ALD/CVD 산화물을 포함하는 다른 적절한 유전체 물질을 포함할 수 있다. 일 실시예에 있어서, 계면층은 약 5Å 내지 약 15Å 범위의 두께를 갖는다. 계면층은 화학 산화, 열 산화, 원자층 증착(ALD), CVD, 및/또는 다른 적절한 유전체에 의해 형성될 수 있다. 다른 실시예들에 있어서, 블록(112)은 방법(100)으로부터 생략된다. 도 7의 예를 참조하면, 계면층(702)이 개구부(602) 내의 기판(202) 상에 형성된다.
방법(100)은 이후 게이트 유전층이 기판 상에 형성되는 블록(114)으로 진행한다. 게이트 유전층은 이산화규소 또는 다른 적절한 유전체를 포함할 수 있다. 일 실시예에 있어서, 게이트 유전체는 높은 K의 유전층이다. {위에서 언급한 바와 같이, 선택적인 실시예에 있어서, 방법(100)은 더미 게이트 전극 밑에 놓여 형성된 게이트 유전체가 제거되지 않는 공정을 포함할 수 있다.} 높은 K의 게이트 유전층은 기판의 제1 및 제2 영역의 각각에 동시에 형성될 수 있다. 선택적인 실시예에서 있어서, 다른 유전체 물질이 제1 및 제2 영역 상에 사용될 수 있다. 높은 K의 유전층은 하프늄 산화물(HfO2)을 포함할 수 있다. 대안으로는, 높은 K의 유전층은 TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2, 이들의 조합 및/또는 다른 적절한 물질과 같은 다른 높은 K의 유전체를 선택적으로 포함할 수 있다.
게이트 유전층은 원자층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 및/또는 다른 적절한 방법에 의해 형성될 수 있다. 게이트 유전층은 대략 10Å과 대략 100Å 사이의 두께일 수 있다. 도 7의 예를 참조하면, 높은 K의 게이트 유전층(704)이 기판(202) 상에 형성된다.
방법(100)은 이후 차단층이 기판 상에 형성되는 블록(116)으로 진행한다. 차단층은 또한 하드마스크(hardmask) 층으로 간주될 수 있다. 차단층은 더미 게이트 구조의 제거에 의해 제공된 개구부 및 게이트 유전층 상에 형성될 수 있다. 일 실시예에 있어서, 차단층을 형성하기 위해 하드마스크 물질의 등각층(conformal layer)이 기판 상에 제공된다. 이어서, 하드마스크 물질은 예를 들어, 화학적 기계 연마(CMP) 공정을 사용하여 평탄화될 수 있다. 평탄화는 ILD층 상에 놓인 하드마스크 물질을 제거할 수 있다. 게이트 유전층은 평탄화 공정을 위한 에칭 정지로서 작용할 수 있다. 그 결과로 생긴 층인 차단층은 더미 게이트 구조의 제거에 의해 제공된 개구부에 형성된 하드마스크 물질을 포함한다.
차단층용 하드마스크 물질은 화학 기상 증착(CVD), 원자층 증착(ALD), 물리 기상 증착(PVD), 스핀 온(spin-on) 증착 공정, 및/또는 다른 적절한 증착 방법에 의해 형성될 수 있다. 예시적인 물질은 폴리실리콘, 비정질 실리콘, Si3N4, SiO2, 스핀 온 글래스(spin-on glass; SOG) 및 이들의 조합을 포함한다.
도 8의 예를 참조하면, 하드마스크 물질(802)이 기판(202) 상에 형성된다. 하드마스크 물질(802)은 이후 상술한 바와 같이 평탄화된다. 도 9는 그 결과로 생긴 차단층(902)을 도시한다. 차단층(902)은 폴리실리콘, 비정질 실리콘, Si3N4, SiO2, 스핀 온 글래스(SOG) 및 이들의 조합을 포함할 수 있다. 도 9에 도시된 바와 같이, 차단층(902)의 상부 면은 ILD층(506)의 표면 상에 형성된 게이트 유전체(704)와 실질적으로 동일 평면상에 있다.
방법(100)은 이후 마스크 성분이 제1 디바이스 영역 상에 형성되는 블록(118)으로 진행한다. 마스크 성분은 기판의 노출 영역을 처리하는 동안 기판의 일부분을 보호하는데 적절하다. 일 실시예에 있어서, 마스크 성분은 포토레지스트를 포함한다. 일 실시예에 있어서, 마스크 성분은 NMOSFET 영역 상에 형성된다. 일부 실시예들에 있어서는, 마스크 성분은 추가적인 하드마스크층을 포함할 수 있다. 마스크 성분은 일반적인 증착(예를 들어, 스핀 온) 및 포토리소그래피 공정에 의해 형성될 수 있다. 도 10의 예를 참조하면, 마스크 성분(1002)이 기판(202)의 제1 디바이스 영역(204) 상에 배치된다. 마스크 성분(1002)은 포토레지스트 피처(feature)일 수 있다. 마스크 성분(1002)은 포토레지스트의 증착(예를 들어, 스핀 온) 및 증착된 포토레지스트를 패터닝하기 위하여 노출, 베이크(bake), 현상 및 또 다른 베이크 및 세척 공정을 포함하는 포토리소그래피 공정에 의해 형성될 수 있다.
방법(100)은 이후 차단층이 기판의 제2 영역으로부터 제거되는 블록(120)으로 진행한다. 제2 영역 내의 차단층은 마스크 성분이 제1 영역 내의 차단층을 제거로부터 보호하는 동안에 제거된다. 차단층은 적절한 방법에 의해 제거될 수 있다. 이러한 방법은 NH4OH 및 희석된 HF(DHF) 용액, 용매, 인산 및 건식 에칭을 포함한다. 일 실시예에 있어서, 차단층은 폴리실리콘 및/또는 비정질 실리콘을 포함하고, NH4OH 및/또는 DHF 용액에 의해 제거된다. 다른 실시예에 있어서, 차단층은 SiO2 또는 SOG를 포함하고, DHF에 의해 제거된다. 또 다른 실시예에 있어서, 차단층은 SOG를 포함하고, 적절한 용매에 의해 제거된다. 일 실시예에 있어서, 하드마스크는 Si3N4를 포함하고, 인산에 의해 제거된다.
도 11의 예를 참조하면, 개구부(1102)를 남겨두고 기판(202)의 제2 영역(206)으로부터 제거된 차단층(902)을 갖는 디바이스(200)가 도시된다.
제2 영역(206)으로부터 차단층(902)을 제거한 후에, 마스크 성분(1002)(도 10 참조)이 기판으로부터 제거된다. 마스크 성분(1002)은 포토레지스트 스트립 공정과 같은 적절한 공정에 의해 제거될 수 있다.
방법(100)은 이후 제1 일함수층이 기판 상에 형성되는 블록(122)으로 진행한다. 제1 일함수층은 제1 타입의 일함수 물질을 포함할 수 있다. 일 실시예에 있어서, 제1 타입의 일함수 물질은 p형 일함수 금속이나 p 금속이다. 예시적인 p형 일함수 금속은 TiN, TaN, Ru, Mo, WN, ZrSi2, MoSi2, TaSi2, NiSi2, 다른 적절한 p형 일함수 물질 또는 이들의 조합을 포함한다. 선택적인 실시예에 있어서, 제1 타입의 일함수 금속은 n형 일함수 금속이다. 예시적인 n형 일함수 금속은 Ti, Ag, Al, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, 다른 적절한 n형 일함수 물질 또는 이들의 조합을 포함한다. 일함수 값은 일함수층의 물질 조성과 관련되어 있어, 제1 일함수층의 물질은 희망하는 임계 전압(Vt)이 각각의 영역에서 형성될 디바이스에서 달성되기 위해 일함수를 조정하도록 선택된다. 제1 일함수층은 CVD, PVD, 및/또는 다른 적절한 공정에 의해 증착될 수 있다.
도 12의 예를 참조하면, 일함수층(1202)이 기판(202) 상에 배치된다. 일 실시예에 있어서, 일함수층(1202)은 p형 일함수를 제공한다. 일함수층(1202)의 예시적인 조성은 TiN, TaN, ZrSi2, MoSi2, TaSi2, NiSi2 및 WN을 포함하지만 여기에 제한되지는 않는다. 일함수층(1202)은 대략 10Å과 대략 100Å 사이의 두께일 수 있다. 일함수층(1202)은 기판(202)의 영역(206) 내의 반도체 디바이스에 적절한 일함수를 제공하도록 (예를 들어, 물질 및/또는 두께가) 선택될 수 있다. 예를 들어, 일 실시예에 있어서, 일함수층(1202)이 PMOSFET 반도체 디바이스에 적절한 일함수를 제공하도록 선택된다. 일함수층(1202)이 금속 게이트가 형성될 개구부(1102)에는 형성되는 반면, 일함수층(1202)이 기판의 제1 영역(204)의 게이트 영역에는 형성되지 않음을 주목한다. 제1 영역(204) 내의 더미 게이트 구조의 제거에 의해 남겨진 개구부는 차단층(902)으로 충진된다.
방법(100)은 이후 제1 충진 금속이 기판 상에 형성되는 블록(124)으로 진행한다. 충진 금속은 Al, W, 또는 Cu 및/또는 다른 적절한 물질을 포함할 수 있다. 충진 금속은 CVD, PVD, 도금 및/또는 다른 적절한 공정에 의해 형성될 수 있다. 충진 금속은 블록(122)을 참조하여 위에서 설명한 일함수층 상에 증착되고, 이에 따라 기판의 제2 영역 내의 더미 게이트 전극의 제거에 의해 형성된 개구부나 트렌치의 남아있는 부분에 충진될 수 있다. 도 12의 예를 참조하면, 충진 금속(1204)이 기판(202) 상에 형성된다. 충진 금속(1204)은 도 11을 참조하여 위에서 설명한 개구부(1102)의 나머지 부분을 충진한다.
방법(100)은 이후 기판이 평탄화되는 블록(126)으로 진행한다. 평탄화는 디바이스의 게이트 구조들을 사이에 둔 유전체(예를 들어, ILD층) 상에 놓인 충진 금속 및/또는 제1 일함수층을 제거할 수 있다. 도 13의 예를 참조하면, 디바이스(200)는 ILD층(506)의 표면으로부터 일함수층(1202) 및 충진 금속(1204)을 제거하도록 평탄화된다. 따라서, 게이트 구조(1302)가 기판(202)의 제2 영역(206)에 제공된다. 게이트 구조(1302)는 계면층(702), 게이트 유전층(704), 제1 일함수층(1202) 및 충진층(1204)을 포함한다. 게이트 구조(1302)는 PMOSFET 디바이스와 관련될 수 있다.
방법(100)은 이후 차단층이 반도체 기판의 제1 영역으로부터 제거되는 블록(128)으로 진행한다. 차단층(또는 하드마스크 물질)은 적절한 방법에 의해 제거될 수 있다. 이러한 방법은 NH4OH 및 희석된 HF(DHF) 용액, 용매, 인산 및 건식 에칭을 포함한다. 일 실시예에 있어서, 차단층은 폴리실리콘 및/또는 비정질 실리콘을 포함하고 NH4OH 및/또는 DHF 용액에 의해 제거된다. 다른 실시예에 있어서, 차단층은 SiO2 또는 SOG를 포함하고 DHF에 의해 제거된다. 또 다른 실시예에 있어서, 차단층은 SOG를 포함하고 적절한 용매에 의해 제거된다. 또 다른 실시예에 있어서, 차단층은 Si3N4를 포함하고 인산에 의해 제거된다.
도 14의 예를 참조하면, 개구부(1402)를 남겨두고 기판(202)의 제1 영역(204)으로부터 제거된 차단층을 갖는 디바이스(200)가 도시된다.
방법(100)은 이후 제2 일함수층이 기판 상에 형성되는 블록(130)으로 진행한다. 제2 일함수층은 제1 일함수층과 다른 타입일 수 있다(예를 들어, n형 또는 p형). 예를 들어, 제2 일함수층은 제2 타입의 일함수 물질을 포함할 수 있다. 일 실시예에 있어서, 제2 타입의 일함수 물질은 n형 일함수 금속이다. 예시적인 n형 일함수 금속은 Ti, Ag, Al, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, 다른 적절한 n형 일함수 물질 또는 이들의 조합을 포함한다. 일 실시예에 있어서, 제2 타입의 일함수 물질은 p형 일함수 금속이나 p 금속이다. 예시적인 p형 일함수 금속은 TiN, TaN, Ru, Mo, WN, ZrSi2, MoSi2, TaSi2, NiSi2, 다른 적절한 p형 일함수 물질 또는 이들의 조합을 포함한다. 블록(122)을 참조하여 위에서 설명한 바와 같이, 제2 일함수층의 물질은 희망하는 임계 전압(Vt)이 각각의 영역에서 형성될 디바이스에서 달성되기 위해 일함수를 조정하도록 선택된다. 제2 일함수층은 CVD, PVD, 및/또는 다른 적절한 공정에 의해 증착될 수 있다.
도 15의 예를 참조하면, 일함수층(1502)이 기판(202) 상에 배치된다. 일함수층(1502)은 일함수층(1202)과 다른 조성을 포함할 수 있다. 일 실시예에 있어서, 일함수층(1502) 및 일함수층(1202)은 정반대 타입이다(예를 들어, 하나는 n형이고 하나는 p형이다). 일 실시예에 있어서, 일함수층(1502)은 n형 일함수를 제공한다. 일함수층(1502)의 예시적인 조성은 TiAl, TaC, TaAlC 및/또는 이들의 조합을 포함하지만 여기에 제한되지는 않는다. 일함수층(1502)은 대략 10Å과 대략 100Å 사이의 두께일 수 있다. 일함수층(1502)은 기판(202)의 영역(204) 내의 반도체 디바이스에 적절한 일함수를 제공하도록 (예를 들어, 물질 및/또는 두께가) 선택될 수 있다. 예를 들어, 일 실시예에 있어서, 일함수층(1502)이 영역(204)의 NMOSFET 반도체 디바이스에 적절한 일함수를 제공하도록 선택된다.
방법(100)은 이후 제2 충진 금속이 기판 상에 형성되는 블록(132)으로 진행한다. 충진 금속은 Al, W, 또는 Cu 및/또는 다른 적절한 물질을 포함할 수 있다. 충진 금속은 CVD, PVD, 도금 및/또는 다른 적절한 공정에 의해 형성될 수 있다. 충진 금속은 블록(130)을 참조하여 위에서 설명한 일함수층 상에 증착되고, 이에 따라 기판의 제1 영역 내의 더미 게이트 전극의 제거에 의해 형성된 개구부나 트렌치의 남아있는 부분에 충진될 수 있다. 블록(132)의 충진 금속은 방법(100)의 블록(124)을 참조하여 위에서 설명한 충진 금속과 동일하거나 상이할 수 있다. 도 15의 예를 참조하면, 충진 금속(1504)이 기판(202) 상에 형성된다. 충진 금속(1504)은 도 14를 참조하여 위에서 설명한 개구부(1402)의 나머지 부분을 충진한다.
방법(100)은 이후 기판이 평탄화되는 블록(134)으로 진행한다. 평탄화는 예를 들어, 디바이스의 게이트 구조들을 사이에 둔 유전체(예를 들어, ILD층) 상에 놓인 물질인 제2 충진층 및/또는 제2 일함수층의 초과분을 제거할 수 있다. 평탄화는 적절한 CMP 공정을 사용하여 수행될 수 있다. 도 16의 예를 참조하면, 제2 일함수층(1502) 및 제2 충진층(1504)이 ILD층(506) 상에 놓인 영역으로부터 제거된다. 따라서, 게이트 구조(1602)가 기판(202)의 제1 영역(204)에 제공된다. 게이트 구조(1602)는 계면층(702), 게이트 유전층(704), 제2 일함수층(1502) 및 제2 충진층(1504)을 포함한다. 일 실시예에 있어서, 게이트 구조(1602)는 NMOSFET 디바이스와 관련될 수 있다. 또 다른 실시예에 있어서, 게이트 구조(1602)는 NMOSFET 디바이스와 관련될 수 있고, 게이트 구조(1302)는 PMOSFET 디바이스와 관련될 수 있다. 비록 도 16이 ILD(506) 표면 상에 배치된 게이트 유전층(704)을 도시하고 있지만, 게이트 유전층(704)이 블록(134) 및/또는 블록(126)의 평탄화 공정 중에 ILD(506)의 표면으로부터 제거되는 것을 포함하여 다른 실시예들도 가능하다.
따라서, 도 16은 상이한 일함수 물질층을 갖는 2개의 게이트 구조{즉, 게이트 구조(1302) 및 게이트 구조(1602)}를 갖는 디바이스(200)를 도시한다. 일함수층(1502)은 제1 영역 전용이다. 일함수층(1202)은 제2 영역 전용이다. 따라서, 일함수 물질이 기판의 제1 및 제2 영역에 대하여 개별적으로 선택될 수 있기 때문에, 방법(100)의 실시예들 및 그 결과로 생긴 디바이스는 향상된 임계 전압 제어를 제공한다. 본 방법의 실시예들은 또한 단일의 일함수 물질이 트랜지스터 각각의 게이트 구조에 대하여 사용가능하도록 한다.
방법(100)은 이후 예를 들어, 그 기술분야에서 알려진 바와 같이 BEOL(back-end-of-line) 공정 및 피처들(다층 상호접속), 콘택 및/또는 다른 적절한 피처들과 같은, 여기서 상세히 논의되지 않은 디바이스의 다른 피처들의 형성이 수행되는 블록(136)으로 진행한다.
따라서, 본 발명의 넓은 실시예들 중 하나는 제1 영역 및 제2 영역을 갖는 기판을 제공하는 반도체 디바이스를 제조하는 방법이다. 제1 게이트 전극이 제1 영역에 형성되고, 제2 게이트 전극이 제2 영역에 형성된다. 제2 게이트 전극은 제2 일함수층을 포함하고 제1 일함수층을 포함하지 않는다. 제1 게이트 전극은 제1 일함수층을 포함하고 제2 일함수층을 포함하지 않는다.
설명된 다른 실시예에 있어서, 반도체 디바이스를 제조하는 방법이 제공된다. 본 방법은 기판을 제공하는 단계 및 기판 상에 제1 개구부 및 제2 개구부를 형성하는 단계를 포함한다. 차단층이 제1 개구부에 형성된다. 차단층이 제1 개구부에 있는 동안에 제2 금속 게이트 전극이 제2 개구부에 형성된다. 이후, 차단층이 제1 개구부로부터 제거된다. 차단층을 제거한 후에 제1 금속 게이트 전극이 제1 개구부에 형성된다.
또한, 일 실시예에 있어서, 반도체 디바이스가 제공된다. 본 디바이스는 제1 게이트 전극을 포함하는 제1 게이트 구조 및 제2 게이트 전극을 포함하는 제2 게이트 구조를 포함한다. 제2 게이트 전극은 제2 일함수층을 포함하고 제1 일함수층을 포함하지 않는다. 제1 게이트 전극은 제1 일함수층을 포함하고 제2 일함수층을 포함하지 않는다. 실시예들에 있어서, 제1 일함수층은 게이트 유전체 상에 직접 형성되고, 충진층은 제1 일함수층 상에 직접 형성될 수 있어, 제1 게이트 전극을 포함하는 게이트 구조를 제공한다. 유사하게, 실시예들에 있어서, 제2 일함수층은 게이트 유전체 상에 직접 형성되고, 충진층은 제2 일함수층 상에 직접 형성될 수 있어, 제2 게이트 전극을 포함하는 게이트 구조를 제공한다.
앞서 설명한 것들은 여러 실시예들의 피처의 개요를 말해 주고 있어, 그 기술분야에서 숙련된 자는 다음의 상세한 설명을 잘 이해할 수 있다. 그 기술분야에서 숙련된 자는 여기에 소개된 실시예들의 동일한 목적을 수행하고 또는 수행하거나 동일한 이점을 달성하기 위해 다른 공정 및 구조를 설계하거나 수정하기 위한 기초로서 본 발명을 쉽게 사용할 수 있음을 알아야 한다. 그 기술분야에서 숙련된 자는 또한 이와 동등한 구성들이 본 발명의 정신 및 범위로부터 벗어나지 않고, 본 발명의 정신 및 범위로부터 벗어남이 없이 다양한 변경, 대체 및 개조할 수 있음을 알아야 한다.
200 : 반도체 디바이스
202 : 반도체 기판
204 : 제1 영역
206 : 제2 영역
208 : 격리 구조
302 : 더미 게이트 유전층 또는 더미 게이트 유전체 물질
402 : 더미 게이트 전극 물질
502 : 더미 게이트 구조
504 : 측벽 스페이서
506 : 층간 유전층
508 : 소스/드레인 영역
602, 1102, 1402 : 개구부 또는 트렌치
702 : 계면층
704 : 게이트 유전체 또는 게이트 유전층
802 : 하드마스크 물질
902 : 차단층
1002 : 마스크 성분
1202, 1502 : 일함수층
1204, 1504 : 충진 금속 또는 충진층
1302, 1602 : 게이트 구조
202 : 반도체 기판
204 : 제1 영역
206 : 제2 영역
208 : 격리 구조
302 : 더미 게이트 유전층 또는 더미 게이트 유전체 물질
402 : 더미 게이트 전극 물질
502 : 더미 게이트 구조
504 : 측벽 스페이서
506 : 층간 유전층
508 : 소스/드레인 영역
602, 1102, 1402 : 개구부 또는 트렌치
702 : 계면층
704 : 게이트 유전체 또는 게이트 유전층
802 : 하드마스크 물질
902 : 차단층
1002 : 마스크 성분
1202, 1502 : 일함수층
1204, 1504 : 충진 금속 또는 충진층
1302, 1602 : 게이트 구조
Claims (10)
- 반도체 디바이스를 제조하는 방법에 있어서,
제1 영역 및 제2 영역을 갖는 기판을 제공하는 단계로서, 상기 제1 영역은 제1 개구부를 포함하고 상기 제2 영역은 제2 개구부를 포함하는 것인, 상기 기판 제공 단계;
상기 제2 개구부를 차단 물질(blocking material)로 충진(fill)하는 단계;
상기 차단 물질이 상기 제2 개구부를 충진하는 동안, 상기 제1 개구부에 제1 게이트 전극을 형성하는 단계;
상기 제1 게이트 전극을 형성하는 단계 후 상기 차단 물질을 제거하는 단계; 및
상기 제2 개구부에 제2 게이트 전극을 형성하는 단계를 포함하고,
상기 제2 게이트 전극은 제2 일함수층(work function layer)을 포함하고 제1 일함수층을 포함하지 않으며, 상기 제1 게이트 전극은 상기 제1 일함수층을 포함하고 상기 제2 일함수층을 포함하지 않는 것인, 반도체 디바이스 제조 방법. - 제1항에 있어서,
상기 기판의 상기 제1 영역에 제1 더미 게이트 구조를 형성하고 상기 제2 영역에 제2 더미 게이트 구조를 형성하는 단계 및
상기 제1 개구부 및 상기 제2 개구부를 형성하기 위하여 상기 제1 더미 게이트 구조 및 제2 더미 게이트 구조를 제거하는 단계를 더 포함하고,
상기 제1 개구부 및 상기 제2 개구부는 상기 기판 상에 배치된 층에 형성되는 것인, 반도체 디바이스 제조 방법. - 제1항에 있어서,
상기 제2 개구부에 상기 제2 게이트 전극을 형성하는 단계는,
게이트 유전층 상에 상기 게이트 유전층과 직접 접촉하는 상기 제2 일함수층을 형성하는 단계 및
상기 제2 일함수층 상에 상기 제2 일함수층과 직접 접촉하는 제1 충진 금속층을 형성하는 단계를 포함하는 것인, 반도체 디바이스 제조 방법. - 제3항에 있어서,
상기 제1 개구부에 상기 제1 게이트 전극을 형성하는 단계는,
상기 게이트 유전층 상에 상기 게이트 유전층과 직접 접촉하는 상기 제1 일함수층을 형성하는 단계 및
상기 제1 일함수층 상에 상기 제1 일함수층과 직접 접촉하는 제2 충진 금속층을 형성하는 단계를 포함하는 것인, 반도체 디바이스 제조 방법. - 삭제
- 반도체 디바이스를 제조하는 방법에 있어서,
기판을 제공하는 단계;
상기 기판 상에 제1 개구부 및 제2 개구부를 형성하는 단계;
상기 제1 개구부에 차단층을 형성하는 단계;
상기 차단층이 상기 제1 개구부에 있는 동안에 상기 제2 개구부에 제2 금속 게이트 전극을 형성하는 단계;
상기 제2 금속 게이트 전극을 형성하는 단계 후 상기 제1 개구부로부터 상기 차단층을 제거하는 단계; 및
상기 차단층을 제거한 후에 상기 제1 개구부에 제1 금속 게이트 전극을 형성하는 단계를 포함하는, 반도체 디바이스 제조 방법. - 제6항에 있어서,
상기 제1 개구부 및 상기 제2 개구부를 형성하는 단계는,
제1 더미 게이트 구조 및 제2 더미 게이트 구조를 형성하는 단계;
상기 제1 더미 게이트 구조 및 상기 제2 더미 게이트 구조를 사이에 둔 유전층을 형성하는 단계;
상기 제1 개구부를 형성하기 위하여 상기 제1 더미 게이트 구조를 제거하는 단계; 및
상기 제2 개구부를 형성하기 위하여 상기 제2 더미 게이트 구조를 제거하는 단계를 포함하는 것인, 반도체 디바이스 제조 방법. - 제6항에 있어서,
상기 제1 개구부에 상기 차단층을 형성함과 동시에 상기 제2 개구부에 상기 차단층을 형성하는 단계;
상기 제1 개구부 내의 상기 차단층 상에 마스크 성분(masking element)을 형성하는 단계; 및
상기 마스크 성분이 상기 제1 개구부 내의 상기 차단층 상에 배치된 동안에 상기 제2 개구부 내의 상기 차단층을 제거하는 단계를 더 포함하는, 반도체 디바이스 제조 방법. - 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/276,859 | 2011-10-19 | ||
| US13/276,859 US9337110B2 (en) | 2011-10-19 | 2011-10-19 | Semiconductor device having metal gate electrode and method of fabrication thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130043046A KR20130043046A (ko) | 2013-04-29 |
| KR101423373B1 true KR101423373B1 (ko) | 2014-07-24 |
Family
ID=48108587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120043973A KR101423373B1 (ko) | 2011-10-19 | 2012-04-26 | 금속 게이트 전극을 갖는 반도체 디바이스 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9337110B2 (ko) |
| KR (1) | KR101423373B1 (ko) |
| CN (2) | CN106941096B (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8987126B2 (en) * | 2012-05-09 | 2015-03-24 | GlobalFoundries, Inc. | Integrated circuit and method for fabricating the same having a replacement gate structure |
| FR2995135B1 (fr) * | 2012-09-05 | 2015-12-04 | Commissariat Energie Atomique | Procede de realisation de transistors fet |
| US9219155B2 (en) * | 2013-12-16 | 2015-12-22 | Intel Corporation | Multi-threshold voltage devices and associated techniques and configurations |
| CN104795362B (zh) * | 2014-01-16 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| US9431398B2 (en) * | 2014-04-28 | 2016-08-30 | Infineon Technologies Ag | Semiconductor chip having a circuit with cross-coupled transistors to thwart reverse engineering |
| US9349733B2 (en) * | 2014-06-27 | 2016-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate structure having spacer with flat top surface and method for forming the same |
| CN106558547B (zh) * | 2015-09-24 | 2019-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN106847685A (zh) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅晶体管的形成方法 |
| US9893060B2 (en) | 2015-12-17 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9779997B2 (en) * | 2015-12-31 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and a method for fabricating the same |
| US9960161B2 (en) * | 2016-01-12 | 2018-05-01 | International Business Machines Corporation | Low resistive electrode for an extendable high-k metal gate stack |
| CN108630541A (zh) * | 2017-03-17 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
| CN107731843A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种提高seg生长高度均一性方法 |
| DE102019123555B4 (de) | 2019-09-03 | 2022-12-01 | Infineon Technologies Ag | Physisch obfuskierter schaltkreis |
| CN112466945B (zh) * | 2019-09-06 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010020803A (ko) * | 1999-04-30 | 2001-03-15 | 니시무로 타이죠 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7338865B2 (en) * | 2004-07-23 | 2008-03-04 | Texas Instruments Incorporated | Method for manufacturing dual work function gate electrodes through local thickness-limited silicidation |
| US7585738B2 (en) * | 2007-04-27 | 2009-09-08 | Texas Instruments Incorporated | Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device |
| US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
| JP2010021295A (ja) * | 2008-07-09 | 2010-01-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8198685B2 (en) * | 2008-12-23 | 2012-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistors with metal gate and methods for forming the same |
| US8367563B2 (en) * | 2009-10-07 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for a gate replacement process |
| DE102009046245B4 (de) * | 2009-10-30 | 2016-08-04 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Herstellung von Metallgateelektrodenstrukturen mit einer separaten Abtragung von Platzhaltermaterialien in Transistoren unterschiedlicher Leitfähigkeitsart |
| US8334197B2 (en) * | 2009-12-16 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating high-k/metal gate device |
| US8008143B2 (en) * | 2009-12-30 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to form a semiconductor device having gate dielectric layers of varying thicknesses |
| US8048810B2 (en) * | 2010-01-29 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for metal gate N/P patterning |
| CN102194747A (zh) * | 2010-03-03 | 2011-09-21 | 中国科学院微电子研究所 | 形成沟道材料的方法 |
| US8361848B2 (en) * | 2010-04-29 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Precise resistor on a semiconductor device |
| KR101746709B1 (ko) * | 2010-11-24 | 2017-06-14 | 삼성전자주식회사 | 금속 게이트 전극들을 갖는 반도체 소자의 제조방법 |
| US8629531B2 (en) * | 2011-02-18 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method to reduce wafer warp for gallium nitride on silicon wafer |
| US20130082332A1 (en) * | 2011-09-30 | 2013-04-04 | Globalfoundries Singapore Pte. Ltd. | Method for forming n-type and p-type metal-oxide-semiconductor gates separately |
-
2011
- 2011-10-19 US US13/276,859 patent/US9337110B2/en active Active
-
2012
- 2012-04-26 KR KR1020120043973A patent/KR101423373B1/ko active IP Right Grant
- 2012-07-12 CN CN201710171110.8A patent/CN106941096B/zh active Active
- 2012-07-12 CN CN2012102424625A patent/CN103066021A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010020803A (ko) * | 1999-04-30 | 2001-03-15 | 니시무로 타이죠 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9337110B2 (en) | 2016-05-10 |
| US20130099320A1 (en) | 2013-04-25 |
| KR20130043046A (ko) | 2013-04-29 |
| CN106941096A (zh) | 2017-07-11 |
| CN103066021A (zh) | 2013-04-24 |
| CN106941096B (zh) | 2019-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10096600B2 (en) | Semiconductor device with metal gate | |
| KR101423373B1 (ko) | 금속 게이트 전극을 갖는 반도체 디바이스 및 그 제조 방법 | |
| KR101639486B1 (ko) | 다양한 폭을 갖는 게이트 구조를 포함하는 반도체 디바이스 구조물 및 그 형성 방법 | |
| US8586436B2 (en) | Method of forming a variety of replacement gate types including replacement gate types on a hybrid semiconductor device | |
| KR101218479B1 (ko) | 전계 효과 트랜지스터의 금속 게이트 구조 | |
| CN105470200B (zh) | 具有金属栅极的半导体元件及其制作方法 | |
| US8901665B2 (en) | Gate structure for semiconductor device | |
| US7981801B2 (en) | Chemical mechanical polishing (CMP) method for gate last process | |
| TWI489589B (zh) | 製造半導體裝置的方法 | |
| US8035165B2 (en) | Integrating a first contact structure in a gate last process | |
| US8310012B2 (en) | Semiconductor device having metal gate and manufacturing method thereof | |
| US9035373B2 (en) | Gate dielectric of semiconductor device | |
| US9070624B2 (en) | Semiconductor device including polysilicon resistor and metal gate resistor and methods of fabricating thereof | |
| US10276574B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11404418B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8492259B2 (en) | Method of forming metal gate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170710 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190709 Year of fee payment: 6 |