CN107017242B - 用于与发光芯片集成的半导体器件及其模块 - Google Patents

用于与发光芯片集成的半导体器件及其模块 Download PDF

Info

Publication number
CN107017242B
CN107017242B CN201611012447.6A CN201611012447A CN107017242B CN 107017242 B CN107017242 B CN 107017242B CN 201611012447 A CN201611012447 A CN 201611012447A CN 107017242 B CN107017242 B CN 107017242B
Authority
CN
China
Prior art keywords
contact pad
metal level
catoptric arrangement
metal wire
uppermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611012447.6A
Other languages
English (en)
Other versions
CN107017242A (zh
Inventor
D·博纳特
M·德比
J·加特巴尤尔
T·格罗斯
B·魏德甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107017242A publication Critical patent/CN107017242A/zh
Application granted granted Critical
Publication of CN107017242B publication Critical patent/CN107017242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/055—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means where light is absorbed and re-emitted at a different wavelength by the optical element directly associated or integrated with the PV cell, e.g. by using luminescent material, fluorescent concentrators or up-conversion arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及用于与发光芯片集成的半导体器件及其模块。一种半导体器件包括设置在半导体衬底中的有源区域以及包括金属线的最上面的金属层级，其中最上面的金属层级被设置在半导体衬底上方。接触焊盘设置在半导体器件的主表面处，其中接触焊盘耦合至最上面的金属层级中的金属线。隔离区域将设置在主表面处的接触焊盘分离。相邻的接触焊盘通过隔离区域的一部分相互电隔离。反射结构设置在上部金属层级与接触焊盘之间，其中在有源区域正上方的每个反射结构都完全与分离接触焊盘的隔离区域的相关部分重叠。

Description

用于与发光芯片集成的半导体器件及其模块
技术领域
本发明总体上涉及半导体器件和模块，在具体实施例中，涉及用于与发光芯片集成的半导体器件及其模块。
背景技术
半导体器件用于各种电应用和其他应用。其中，半导体器件包括通过以下处理形成的集成电路或分立器件：在半导体晶圆上方沉积一种或多种类型的薄膜材料，并且图案化薄膜材料以形成集成电路。
发光二极管被用于照明、显示器、电视、监控屏幕等的多种应用。在许多这种应用中，多个发光二极管(LED)(可以是分立LED或LED阵列)连接至硅驱动器芯片。硅驱动器芯片控制LED参数，诸如接通/断开以及亮度等。
发明内容
根据本发明的一个实施例，一种半导体器件包括：有源区域，设置在半导体衬底中；最上面的金属层级，包括金属线，其中最上面的金属层级设置在半导体衬底上方。接触焊盘设置在半导体器件的主表面处，其中接触焊盘耦合至最上面的金属层级中的金属线。隔离区域分离设置在主表面处的接触焊盘，其中相邻的接触焊盘通过隔离区域的一部分相互电隔离。反射结构设置在最上面的金属层级与接触焊盘之间，其中在有源区域正上方的每个反射结构都完全与分离接触焊盘的隔离区域的相关部分重叠。
在各个实施例中，该器件还包括：接触过孔，耦合在最上面的金属层级中的一条金属线与一个接触焊盘之间；以及侧壁间隔件，将接触过孔与反射结构电隔离。在一个实施例中，反射结构包括与接触焊盘和最上面的金属层级中的金属线不同的组成。在一个实施例中，接触焊盘和反射结构一起被配置为反射落在半导体器件的主表面上的高于400nm的可见光波长中的所有光。在一个实施例中，发光二极管(LED)芯片直接焊接至接触焊盘。在一个实施例中，反射结构在每一侧在重叠距离上与接触焊盘重叠。在一个实施例中，重叠距离在500nm至5微米之间。在一个实施例中，反射结构包括金、银或基本为铝，其中接触焊盘基本包括金，并且其中最上面的金属层级中的金属线基本包括铜或铝。在一个实施例中，该器件还包括：非晶半导体结构，设置在反射结构和最上面的金属层级之间。在一个实施例中，非晶半导体结构具有0.2微米至1微米的厚度。在一个实施例中，非晶半导体结构包括非晶硅或者氟化非晶硅。
根据本发明的一个实施例，一种半导体器件包括：最上面的金属层级，包括金属线，最上面的金属层级设置在半导体衬底上方。该器件还包括接触焊盘，设置在半导体器件的主表面处，接触焊盘耦合至最上面的金属层级中的金属线。该器件还包括光吸收结构，设置在上部金属层级和接触焊盘之间，其中光吸收结构包括非晶半导体材料。
在一个或多个实施例中，该器件还包括：接触过孔，耦合在最上面的金属层级中的一条金属线与一个接触焊盘之间；以及侧壁间隔件，将接触过孔与光吸收结构电隔离。在一个实施例中，光吸收结构与分离接触焊盘的隔离区域对准，其中每个光吸收结构都设置在隔离区域的相关部分正下方。光吸收结构具有0.2微米至1微米的厚度。非晶半导体材料包括非晶硅或氟化非晶硅。反射结构设置在上部金属层级与接触焊盘之间，其中反射结构被对准以位于相邻接触焊盘之间的间隙正下方。反射结构部分地与接触焊盘重叠，其中反射结构包括与接触焊盘和最上面的金属层级中的金属线不同的金属。
根据本发明的一个实施例，一种形成半导体器件的方法包括：形成包括金属线的最上面的金属层级，最上面的金属层级形成在半导体衬底上方。该方法还包括：在最上面的金属层级上方形成光反射/吸收结构；以及通过将光反射/吸收结构对准为位于相邻接触焊盘之间的间隙正下方，在光反射/吸收结构上方形成接触焊盘。
在一个或多个实施例中，接触焊盘与光反射/吸收结构重叠，其中光反射/吸收结构包括与接触焊盘和最上面的金属层级中的金属线不同的组成。在一个实施例中，形成光反射/吸收结构包括：在金属线上方形成非晶半导体结构；以及形成在非晶半导体结构上方并与非晶半导体结构对准的反射结构。
在一个实施例中，形成光反射/吸收结构包括：在金属线上方形成反射结构。
在一个实施例中，该方法还包括：在光反射/吸收结构上方形成保护层，其中接触焊盘形成在保护层上方。在一个实施例中，保护层包括非平面主表面。
在一个实施例中，形成光反射/吸收结构包括：在金属线上方形成非晶半导体结构，非晶半导体结构与接触焊盘重叠。
附图说明
为了更完整地理解本发明及其优势，现在参考以下结合附图进行的描述，其中：
图1A示出了根据本发明的一个实施例的包括重叠的接触焊盘与反射焊盘的驱动器芯片的截面图，其中图1B是示出接触焊盘的驱动器芯片的俯视截面图，以及图1C是示出光反射/吸收焊盘的驱动器芯片的俯视截面图；
图2示出了根据本发明的实施例的包括焊接至驱动器芯片的LED矩阵芯片的封装；
图3示出了根据本发明的一个实施例的示出反射/吸收结构的半导体器件的放大截面图；
图4A至图4D示出了根据本发明的实施例的在制造的各个阶段期间的半导体器件，其中图4A示出了在完成典型的金属化工艺之后的半导体器件，其中图4B示出了在形成图案化抗蚀剂层之后的半导体器件，其中图4C示出了在形成图案化反射层之后的半导体器件，其中图4D示出了在形成保护层之后的半导体器件；
图5A至图5D示出了根据本发明的可选实施例的具有光吸收结构的制造的各个阶段期间的半导体器件，其中图5A示出了在最顶部的金属层级上方形成非晶层之后的半导体器件，其中图5B示出了在形成开口之后的半导体器件，其中图5C示出了在形成绝缘侧壁间隔件之后的半导体器件，其中图5D示出了在用导电材料填充开口之后的半导体器件，其中图5E示出了在形成接触焊盘结构之后的半导体器件；
图6A至图6C示出了组合现有实施例的可选实施例，其中图6A示出了金属层，其中图6B和图6C示出了金属层和非晶层两者；
图7A至图7F示出了根据本发明的一个实施例的制造在不同层级上具有非晶结构和反射层的半导体器件的各个阶段，其中图7A示出了在半导体衬底的金属化上方形成图案化非晶结构之后的制造期间的半导体器件的截面图，其中图7B示出了在用保护层覆盖图案化非晶结构之后的制造期间的半导体器件的截面图，其中图7C示出了在用保护层覆盖图案化非晶结构之后的制造期间的半导体器件的截面图，其中图7D示出了在形成反射金属层之后的制造期间的半导体器件的截面图，其中图7E示出了在反射金属层中形成开口之后的制造期间的半导体器件的截面图，其中图7F示出了在形成焊盘之后的制造期间的半导体器件的截面图；
图8示出了根据本发明的一个实施例的包括固定至LED芯片的半导体器件的半导体模块的截面图；以及
图9示出了根据本发明的实施例的被设计为最小化寄生效应的反射结构的半导体器件的截面图。
具体实施方式
在一些发光二极管(LED)应用中，LED被直接安装至公共封装件中的硅芯片。在这种应用中，硅芯片可以暴露于大量的源于LED的散射光。来自散射光的光子可以被硅衬底吸收，并且通过电子-空穴生成而产生漏电流。这会导致可干扰硅芯片内的电路的功能的不稳定电流。
此外，在直接安装至硅芯片的LED矩阵阵列的情况下，在激光剥离工艺期间，紧挨LED矩阵阵列的硅芯片的暴露区域暴露于具有250nm至350nm的范围中的波长的高强度辐射。这是因为在激光剥离工艺期间，通过LED矩阵阵列/蓝宝石载体界面的激光加热而从LED矩阵阵列去除蓝宝石载体衬底。
图1A示出了根据本发明的一个实施例的包括重叠的接触焊盘与反射焊盘的驱动器芯片的截面图。图1B示出了接触焊盘的截面俯视图，以及图1C示出了反射焊盘的截面俯视图。
参照图1A，驱动器芯片5可包括其上形成功能元件的半导体衬底10。金属化层20形成在半导体衬底10上。驱动器芯片5包括用于接触驱动器芯片5的各个部件的接触焊盘结构40。在各个实施例中，接触焊盘结构40包括金属焊盘，其包括诸如金、银、铝、铜等的金属。
在各个实施例中，通过接触焊盘结构40之间的开口60露出驱动器芯片5的一部分。这是因为接触焊盘结构40仅覆盖驱动器芯片5的总表面积的一部分。除了驱动器芯片5在驱动器芯片5正下方的区域之外，驱动器芯片5的剩余部分直接暴露给撞击驱动器芯片5的表面的任何辐射。此外，由于光衍射，驱动器芯片5的几乎所有的区域都可以暴露给任何撞击光。
在各个实施例中，光反射/吸收焊盘30形成在驱动器芯片5的金属化层20中或上方。光反射/吸收焊盘30被制作为具有第一宽度w1，该宽度大于开口60的第二宽度w2，从而防止成角度的光线到达衬底10。尽管在图1A中仅示出了一维，但在与衬底10平行的同一平面中的另一维中，光反射/吸收焊盘30类似地在接触焊盘结构40下方延伸。
在各个实施例中，光反射/吸收焊盘30的大小比开口60的大小大约大10％至30％。在各个实施例中，光反射/吸收焊盘30在每一侧与接触焊盘结构40重叠大约1至2微米。在图1A中示出该重叠距离OL。在一个实施例中，光反射/吸收焊盘30重叠500nm至5微米。
在一个或多个实施例中，光反射/吸收焊盘30设置在驱动器芯片5不具有接触焊盘结构40的所有区域下方。在一个或多个实施例中，光反射/吸收焊盘30可能不电连接至衬底10中的任何部件或器件。然而，在一些实施例中，光反射/吸收焊盘30可以耦合至地电位。图9进一步示出了用于连接光反射/吸收焊盘30以避免寄生效应的可选的可能性。在其他实施例中，如不同实施例中描述的，光反射/吸收焊盘30耦合至接触焊盘结构40。
图1B示出了根据本发明的一个实施例的示出接触焊盘的驱动器芯片的截面俯视图。
参照图1B，驱动器芯片5的顶侧包括接触焊盘，诸如第一接触焊盘51、第二接触焊盘52、第三接触焊盘53和第四接触焊盘54。在一些实施例中，剩余接触焊盘结构可以是不接触衬底10的底层器件区域的焊盘结构55。在又一些实施例中，接触焊盘可以紧密排列，使得避免了焊盘结构55。图1B还示出隔离相邻的接触焊盘的开口60。在不具有开口60的情况下，衬底10上的所有器件将短路，因为相邻的接触焊盘将电连接到一起。然而，开口60留下光进入衬底10的开放进入点。这是因为光不被可用于填充开口60的任何隔离材料所反射。此外，金属化层20的隔离材料可以是透明或半透明的。然而，如图1C进一步描述的，在各个实施例中，光反射/吸收焊盘30阻挡这些进入点使光进入衬底10。
图1C示出了根据本发明的一个实施例的示出光反射/吸收焊盘的驱动器芯片的截面俯视图。
参照图1C，通过光反射/吸收焊盘30阻挡光从开口60进入衬底10的进入点。在各个实施例中，光反射/吸收焊盘30包括金属材料，诸如银、铝、金和其他反射材料。
因此，在各个实施例中，驱动器芯片5完全被光反射/吸收焊盘30和接触焊盘结构40的组合所密封。结果，导向驱动器芯片5的所有光被反射回来而不在驱动器芯片5中产生漏电流。
图2示出了根据本发明的实施例的包括焊接至驱动器芯片的LED矩阵芯片的封装件。
参照图2，封装件包括公共芯片210(例如，驱动器芯片)，其具有多个接触焊盘220。多个接触焊盘220耦合至公共芯片210的衬底内的各个电路。第一LED矩阵阵列214和第二LED矩阵阵列242通过焊料结合物230焊接至多个接触焊盘220。
多个反射结构215设置在多个接触焊盘220之间的开口下方。多个反射结构215反射和/或吸收通过多个接触焊盘220之间的开口进入公共芯片210的所有光。如各个实施例中所描述的，多个反射结构215被设计为在多个接触焊盘220正下方，但是还大于多个接触焊盘220之间的开口。
图3示出了根据本发明的一个实施例的示出反射/吸收结构的半导体器件的放大截面图。
参照图3，半导体器件包括半导体衬底310，其可以包括用于接触形成在半导体衬底310中的各个器件区域的掺杂区域。在各个实施例中，一个或多个金属层级形成在半导体衬底310上方。图3示出了仅用于说明的两个金属化层级。第一金属层级包括第一金属线316和第二金属线317。第二金属层级包括第一芯片接触焊盘331A和第二芯片接触焊盘331B。第一LED芯片337的一部分附接至第一芯片接触焊盘331A，而第二LED芯片338的一部分附接至第二芯片接触焊盘331B。LED芯片可以包括多个LED器件或分立LED器件。
在开口350下方，形成第一金属层324和反射层325。第一金属层324可以包括金属扩散阻挡层，并且可以包括诸如钛、钽及其氮化物的难熔金属。第一金属层324还可以帮助反射层325与下方的层的粘合。反射层325可以包括诸如银、铝等的反射金属。在各个实施例中，反射层325反射具有200nm至1000nm之间的波长的光。
如图3所示，当来自一个LED芯片(或者否则来自不同源)的光束朝向开口350行进时，其被反射层325反射回来。在各个实施例中，反射层325具有大约10nm至大约50nm的厚度。在一个实施例中，反射层325具有0.2微米至1微米的厚度。
保护层330设置在反射层325上方。在一个实施例中，透明的绝缘层包括氮化物。保护层330帮助在处理期间保护下面的反射层325免受环境和各种化学物的影响。保护层330被选择为使得从反射层325反射的光通过保护层330折射并且不反射回反射层325。在一些实施例中，保护层330可以被光吸收材料替代，该材料吸收通过其中的部分光。然而，这种层由于有限的厚度而具有有限的的吸收能力。
在各个实施例中，由于结构化第一金属层324和反射层325的形成，保护层330不是平面层。然而，还可以使用平面化工艺来形成平面结构，这将在下面的实施例中进一步描述。
在各个实施例中，反射层325被定位为尽可能接近芯片的最上面的表面330S。因此，在一个或多个实施例中，反射层325被定位在最上面的金属化层级(包括第一金属线321)和接触焊盘之间。在各个实施例中，反射层325定位为距芯片的最上面的表面330S在10nm至50nm之间。
图4A至图4D示出了根据本发明的实施例的在制造的各个阶段期间的半导体器件。
图4A至图4D示出了根据本发明的实施例的可以在形成图1至图3所示结构的过程中涉及的工艺步骤。
图4A示出了在完成典型的金属化工艺之后的半导体器件。因此，最上面的金属层级包括第一金属线316和第二金属线317。如图4A接下来所示，钝化层332形成在最上面的金属化层级上方。在图4A中，为了简化和清楚，仅示出了最后的金属层级。
在一个或多个实施例中，钝化层322可以包括氧化物层。在一个实施例中，钝化层322可以是层间介电材料。在各个实施例中，钝化层322包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、聚合物介电质、BCB、聚酰亚胺、光酰亚胺或它们的组合。
第一金属层324和反射层325被沉积在钝化层322上方。在各个实施例中，第一金属层324可以是扩散阻挡件，并且还是粘合促进剂。第一金属层324可以包括钛、钽、钌、钨、它们的碳化物、它们的氮化物或它们的组合。在一个实施例中，第一金属层324使用诸如射频(RF)磁控溅射的溅射工艺来沉积。然而，在其他实施例中，第一金属层324可以使用任何其他沉积工艺来沉积，诸如化学气相沉积。在各个实施例中，第一金属层324具有大约1nm至大于10nm的厚度。
反射层325沉积在第一金属层324上方。反射层325包括反射金属。在一个实施例中，形成反射层325，以便形成针对200nm至1500nm的光以及可见光而言高度反射的顶面。
在一个实施例中，反射层325包括铝、银或者具有高反射率的其他材料。在各个实施例中，反射层325具有至少95％的总反射率，并且在各个实施例中为大约96％至99％。在又一些实施例中，反射层325可以是具有99％至99.99％之间的总反射率的高度反射的。
可以使用诸如气相沉积的沉积工艺来沉积反射层325。在一个或多个实施例中，反射层325可以使用诸如RF磁控溅射的溅射工艺来沉积。
在一个实施例中，反射层325包括金属材料，诸如铝、银、铬、镍-铬、金和它们的组合。在另一实施例中，反射层325包括高反射率介电层。在又一些实施例中，反射层325包括层堆叠，例如其上形成反射介电层的金属层。
在一些实施例中，反射层325的顶面可以在一些实施例中被阳极化以形成保护层。
在各个实施例中，反射层325可以具有大约10nm至大约100nm的厚度。在一个实施例中，反射层325具有大约20nm至大约50nm的厚度。
图4B示出了根据本发明的一个实施例的在形成图案化抗蚀剂层之后的半导体器件。
如图4B所示，沉积并图案化抗蚀剂层341。在各个实施例中，抗蚀剂层341可以包括硬掩模层，诸如氮化硅和/或氧化硅。抗蚀剂层可以沉积在硬掩模层上方并且使用光刻进行图案化。将图案化的抗蚀剂层用作蚀刻掩模，使用诸如反应离子蚀刻的蚀刻工艺来图案化硬掩模层，以产生图案化抗蚀剂层341。
图4C示出了根据本发明的一个实施例的在形成图案化反射层之后的半导体器件。
将图案化抗蚀剂层341用作蚀刻掩模，蚀刻下面的反射层325和第一金属层324。在一个或多个实施例中，各向异性湿法蚀刻工艺可用于蚀刻反射层325。在各个实施例中，相同的蚀刻化学物可用于蚀刻反射层325和第一金属层324两者。
图4D示出了根据本发明的一个实施例的在形成保护层之后的半导体器件。
保护层330沉积在图案化反射层325上方。在一个或多个实施例中，可以使用化学气相沉积(CVD)工艺(包括等离子体增强CVD工艺)、物理气相沉积或包括旋涂工艺的涂覆工艺来沉积保护层330。
在一个实施例中，保护层330包括氮化硅。在其他实施例中，保护层330可包括掺杂玻璃(BPSG、PSG、BSG)、有机硅酸盐玻璃(OSG)、碳掺杂氧化物(CDO)、氟化硅酸盐玻璃(FSG)、旋涂玻璃(SOG)等。随后的工艺可如传统处理一样继续，例如在芯片的最顶层的表面上形成接触焊盘。
图5A至图5D示出了根据本发明的可选实施例的在制造光吸收结构的各个阶段期间的半导体器件。
图5A示出了根据本发明的一个实施例的在最顶层的金属层级上方形成非晶层之后的半导体器件。图5A示出了包括邻近隔离区域420(其可以是层间介电层的一部分)的第一金属线410的最上面的金属层级。
绝缘层430形成在第一金属线410上方。在一个实施例中，在形成第一金属线410之后，绝缘材料形成在第一金属线410上方和周围。在一个实施例中，绝缘层430包括氧化物。在一个或多个实施例中，使用气相沉积工艺来沉积绝缘层430，诸如物理气相沉积、化学气相沉积、高密度等离子体沉积、等离子体增强化学气相沉积等。
例如使用化学机械平面化工艺来平面化绝缘材料，以形成隔离区域420和绝缘层430(它们可以是连续区域)。
非晶层440沉积在绝缘层430上方。在各个实施例中，非晶层440可以使用化学气相沉积、物理气相沉积、金属有机化学气相沉积和其他工艺来沉积。
在各个实施例中，非晶层440包括非晶半导体，包括非晶硅、非晶硅锗、非晶碳和非晶硅碳。
在各个实施例中，非晶层440具有大约0.3微米至大约5微米的厚度。在一个实施例中，非晶层440具有1微米至3微米的厚度。在一个实施例中，非晶层440具有0.2微米至1微米的厚度。
非晶层440的厚度与非晶层440吸收光的能力成正比。例如，当非晶层440包括非晶硅时，波长500nm的光的大约65％在1微米厚的非晶硅层中透射期间被吸收，而波长500nm的光的大约87％在2微米厚的非晶硅层中透射期间被吸收，以及波长500nm的光的大约95％在3微米厚的非晶硅层中透射期间被吸收。因此，根据应用，调整非晶层440的厚度。然而，较长波长在非晶硅中被吸收得较差，并且需要更厚的层。同时，薄金属层非常有效地反射较长波长，而金属不太擅长反射较短的波长。例如，金是短于500nm的光的差的反射器，而其是波长长于500nm的光的极好的反射器。诸如铝或银的其他金属也不是较短波长的光的有效反射器，尽管它们比金要好一些。因此，(例如，金)反射焊盘(如图1所述)与图5A至图5D所述的吸收焊盘的组合可以有效地消除宽范围的波长的有害辐射。
氮化物层450被沉积在非晶层440上方。在一个或多个实施例中，氮化物层450可以包括氮化硅或氮氧化硅。在各个实施例中，氮化物层450可以使用气相沉积工艺来沉积。
图5B示出了根据本发明的一个实施例的在形成开口之后的半导体器件。
形成通过氮化物层450、非晶层440和绝缘层430的开口451。在一个实施例中，开口451可以使用单个蚀刻工艺来形成。开口451用于形成与下面的金属层级(诸如第一金属线410)的接触。然而，开口451必须与非晶层440隔离以避免由这些层引入的寄生效应。
图5C示出了根据本发明的一个实施例的在形成绝缘侧壁间隔件之后的半导体器件。
绝缘侧壁间隔件455形成在开口451的侧壁上。绝缘侧壁间隔件455可以通过沉积氧化物层，然后使用各向异性蚀刻工艺蚀刻氧化物层来形成。在其他实施例中，绝缘侧壁间隔件455可以通过沉积氮化物层或其他介电材料层，然后使用各向异性蚀刻工艺蚀刻所沉积层来形成。在各个实施例中，绝缘侧壁间隔件455还可以包括层堆叠，诸如氧化物/氮化物、氧化物/氮化物/氧化物等。
图5D示出了根据本发明的一个实施例的在用导电材料填充开口之后的半导体器件。
使用诸如溅射的沉积工艺，用导电材料456填充开口451。在一个实施例中，导电材料456可以包括钨。在用导电材料456填充开口451之前，可以沉积扩散阻挡件和粘合促进剂来避免金属从下面的第一金属线410扩散。例如，可以沉积钛、钽、氮化钛、氮化钽、氮化钨、碳化钨等的层。
图5E示出了根据本发明的一个实施例的在形成接触焊盘结构之后的半导体器件。
例如，使用化学机械平面化工艺来平面化导电材料456。导电焊盘结构465形成在导电材料456和氮化物层450上方。
如图5E所示，在导电焊盘结构465的反射表面与第一金属线410之间的重复内反射期间，在非晶层440内吸收在相邻导电焊盘结构465之间穿过的光线。
图6A至图6C示出了组合先前实施例的可选实施例。在图6A中，金属层510代替非晶层440，而图6B和图6C示出了金属层510和非晶层440两者。图6B示出了金属层510和非晶层440与图6C相反的堆叠。形成图6A至图6C所述结构的工艺可以类似于图5A至图5E所述的工艺。金属层510例如可以使用溅射工艺来形成。如前所述，在各个实施例中，图6B和图6C中的非晶层440包括大约0.3微米至大约5微米厚的非晶硅，以及在一个实施例中为0.5微米至3微米。
图7A至图7F示出了根据本发明的一个实施例的制造在不同层级上具有非晶结构和反射层的半导体器件的各个阶段。
图7A示出了根据本发明的一个实施例的在半导体衬底的金属化上方形成图案化非晶结构之后的制造期间的半导体器件的截面图。
参照图7A，示出了前端和后端处理之后的半导体器件。用于半导体器件的金属化包括第一层间介电层511、第二层间介电层521、第三层间介电层530和第四层间介电层541。
类似于其他实施例，示出了最上面的金属层级540和中间金属层级520。中间和上部金属层级520和540通过过孔531连接。类似地，中间金属层级520通过过孔513连接至下部金属层级。
蚀刻停止衬垫551形成在包括上部金属层级540的第四层间介电层541上方。在一个实施例中，蚀刻停止衬垫551包括氮化物。
使用光刻工艺，非晶结构554形成在蚀刻停止衬垫551上方。在各个实施例中，非晶结构554使用诸如等离子体工艺的工艺来沉积。用于沉积非晶结构554的示例工艺包括射频等离子体增强化学气相沉积。
在各个实施例中，非晶结构554包括非晶硅。在其他实施例中，非晶结构554包括诸如硅锗、碳化硅、砷化镓、氮化镓的半导体作为另外的示例。当沉积其他半导体时，调整前体组成。例如，可以使用SiH4和GeH4来沉积硅锗。在各个实施例中，非晶结构554的厚度如在先前实施例中所描述。
一旦沉积了非晶结构554，就必须小心地控制剩余工艺的热预算，以避免非晶材料结晶化为晶体材料。因此，在各个实施例中，控制随后的工艺小于450℃。
非晶结构554用作吸收层的能力取决于非晶结构554中的非晶含量相对于非晶结构554中的晶体含量的量。因此，在一些实施例中，可以向非晶结构554添加杂质，以在随后的处理期间防止结晶化。例如，在一个实施例中，非晶结构554包括具有附加的氟、氮、氯原子的非晶硅。在图案化非晶结构554之前，可以通过注入工艺引入氟、氮和氯。可选地，在一些实施例中，在形成非晶结构554期间，可以直接沉积氟化非晶硅。例如，诸如等离子体增强化学气相沉积的气相沉积工艺可用于沉积非晶结构554。在这种实施例中，可以改变前体气体的化学性质以例如通过使用SiF4以及硅烷(SinH2n+2)(诸如SiH4和Si2H6等)将氟引入非晶硅中。
图7B示出了根据本发明的一个实施例的在用保护层覆盖图案化非晶结构之后的制造期间的半导体器件的截面图。
参照图7B，第五层间介电层552形成在图案化非晶结构554上方。在一个实施例中，第五层间介电层552可以包括与下面的第四层间介电层541相同的组成。在其他实施例中，第五层间介电层552可以包括诸如TEOS氧化物的氧化物。在沉积第五层间介电层552之后，可以执行平面化工艺。第二蚀刻停止衬垫553可沉积在第五层间介电层552上方。
图7C示出了根据本发明的一个实施例的在用保护层覆盖图案化非晶结构之后的制造期间的半导体器件的截面图。
第五层间介电层552被图案化以开放下面的在上部金属层级540中的金属线。图案化可以通过使用光刻工艺形成蚀刻掩模、然后铜各向异性蚀刻工艺来执行。
图7D示出了根据本发明的一个实施例的在形成反射金属层之后的制造期间的半导体器件的截面图。
导电衬垫560和导电反射层561沉积在第五层间介电层552上方。在各个实施例中，导电衬垫560包括钛、氮化钛、钽、氮化钽等。导电反射层561包括铝、银、金、铂、镍、铬和它们的组合。在一个实施例中，导电反射层561使用物理气相沉积工艺来沉积，尽管在其他实施例中可以适合任何适当的沉积工艺。在各个实施例中，导电反射层561可以具有大约50nm至大约600nm的厚度，并且在一个实施例中为200nm至400nm。导电反射层561被配置为反射光以及形成从下面的金属层级到将形成的接触焊盘的导电路径。
图7E示出了根据本发明的一个实施例的在反射金属层中形成开口之后的制造期间的半导体器件的截面图。
在各个实施例中，图案化导电衬垫560和导电反射层561的毯覆层以隔离相邻的焊盘。因此，使用光刻工艺来形成抗蚀剂层567，并且使用各向异性蚀刻工艺来蚀刻导电反射层561和导电衬垫560。
图7F示出了根据本发明的一个实施例的在焊盘之后的制造期间的半导体器件的截面图。
第一保护层570形成在导电反射层561和导电衬垫560上方。在一个或多个实施例中，第一保护层570可以包括氧化物。在各个实施例中，第一保护层570可以具有大约500nm至大约1000nm的厚度。第二保护层580形成在第一保护层570上方。在一个实施例中，第二保护层580可以包括氮化物。
接触焊盘结构581被形成并且通过设置在第一和第二保护层570和580中的上部过孔571连接至导电反射层561。在一个实施例中，接触焊盘结构581可以包括金。
承载多个芯片的半导体衬底被减薄(从背侧)并且进行单颗化以形成多个芯片500。图7F示出了由此形成的单个芯片500。
图8示出了根据本发明的一个实施例的包括固定至LED芯片的半导体器件的半导体模块的截面图。
通过焊接至接触焊盘结构581，发光二极管(LED)芯片610可以直接与如此制造(例如，如上面使用图7A至图7F所述)的芯片500连接。图8示出了用于固定半导体芯片500与LED芯片610的焊料结合物630。
如图8所示，重叠的接触焊盘结构581和导电反射层561用反射层完全密封芯片500，使得可见光范围中的所有光被反射回来以保护芯片电路不受入射光的影响。具体地，来自LED芯片610的光可以为大约400nm至500nm，例如440nm。导电反射层561在较长的可见光范围(例如，大于400nm)内具有极好的反射性。在各个实施例中，导电反射层561可以具有例如针对图1A至图1C中的光反射/吸收焊盘30、图3和图4D中的反射层325、图6B和图6C中的金属层510所描述的结构。
非晶结构554(如果存在的话)吸收通过导电反射层561中的间隙(如果有的话)的任何剩余光或者没有被导电反射层561反射的较短波长光。
图9示出了根据本发明的实施例的、反射结构被设计为最小化寄生效应的半导体器件的截面图。
如图9所示，在一个实施例中，光反射/吸收焊盘30与对应的接触焊盘结构40处于相同的电位。这最小化光反射/吸收焊盘30与对应的接触焊盘结构40之间的寄生电容。
如各个实施例所述，包括金属的材料例如可以是纯金属、金属合金、金属化合物、金属间化合物等，即，包括金属原子的任何材料。
虽然参照说明性实施例描述了本发明，但说明书不意在以限制意义解释。在本领域技术人员参考说明书时，说明性实施例的各种修改和组合以及本发明的其他实施例将是显然的。作为说明，图1至图8所述的实施例可以在可选实施例中相互组合。因此，所附权利要求包括了任何这些修改或实施例。

Claims (43)

1.一种半导体器件，包括：
有源区域，设置在半导体衬底中；
最上面的金属层级，包括金属线，所述最上面的金属层级设置在所述半导体衬底上方；
接触焊盘，设置在所述半导体器件的主表面处，所述接触焊盘耦合至所述最上面的金属层级中的所述金属线；
隔离区域，分离设置在所述主表面处的所述接触焊盘，其中，相邻的接触焊盘通过所述隔离区域的一部分相互电隔离；以及
反射结构，设置在所述最上面的金属层级与所述接触焊盘之间，其中在所述有源区域正上方的每个所述反射结构与分离所述接触焊盘的所述隔离区域的相关部分完全重叠。
2.根据权利要求1所述的器件，还包括：
接触过孔，耦合在所述最上面的金属层级中的一条所述金属线与一个所述接触焊盘之间；以及
侧壁间隔件，将所述接触过孔与所述反射结构电隔离。
3.根据权利要求1所述的器件，其中所述反射结构包括与所述接触焊盘和所述最上面的金属层级中的所述金属线不同的组成。
4.根据权利要求1所述的器件，其中所述接触焊盘和所述反射结构一起被配置为反射落在所述半导体器件的主表面上的高于400nm的可见光波长中的所有光。
5.根据权利要求1所述的器件，还包括：直接焊接至所述接触焊盘的发光二极管(LED)芯片。
6.根据权利要求1所述的器件，其中所述反射结构在每一侧在重叠距离上与所述接触焊盘重叠。
7.根据权利要求6所述的器件，其中所述重叠距离在500nm至5微米之间。
8.根据权利要求1所述的器件，其中所述反射结构包括金、银或铝，其中所述接触焊盘包括金，并且其中所述最上面的金属层级中的所述金属线包括铜或铝。
9.根据权利要求1所述的器件，还包括：非晶半导体结构，设置在所述反射结构和所述最上面的金属层级之间。
10.根据权利要求9所述的器件，其中所述非晶半导体结构具有0.2微米至1微米的厚度。
11.根据权利要求9所述的器件，其中所述非晶半导体结构包括非晶硅或者氟化非晶硅。
12.一种半导体器件，包括：
最上面的金属层级，包括金属线，所述最上面的金属层级设置在半导体衬底上方；
接触焊盘，设置在所述半导体器件的主表面处，所述接触焊盘耦合至所述最上面的金属层级中的所述金属线；以及
光吸收结构，设置在所述最上面的金属层级和所述接触焊盘之间，其中所述光吸收结构包括非晶半导体材料。
13.根据权利要求12所述的器件，还包括：
接触过孔，耦合在所述最上面的金属层级中的一条所述金属线与一个所述接触焊盘之间；以及
侧壁间隔件，将所述接触过孔与所述光吸收结构电隔离。
14.根据权利要求12所述的器件，其中所述光吸收结构与分离所述接触焊盘的隔离区域对准，其中每一个所述光吸收结构都设置在所述隔离区域的相关部分正下方。
15.根据权利要求12所述的器件，其中所述光吸收结构具有0.2微米至1微米的厚度。
16.根据权利要求12所述的器件，其中所述非晶半导体材料包括非晶硅或氟化非晶硅。
17.根据权利要求12所述的器件，还包括设置在所述最上面的金属层级与所述接触焊盘之间的反射结构，其中所述反射结构被对准以位于相邻接触焊盘之间的间隙正下方。
18.根据权利要求17所述的器件，其中所述反射结构部分地与所述接触焊盘重叠，其中所述反射结构包括与所述接触焊盘和所述最上面的金属层级中的金属线不同的金属。
19.一种形成半导体器件的方法，所述方法包括：
形成包括金属线的最上面的金属层级，所述最上面的金属层级形成在半导体衬底上方；
在所述最上面的金属层级上方形成光反射/吸收结构；以及
通过将所述光反射/吸收结构对准为位于相邻接触焊盘之间的间隙正下方，在所述光反射/吸收结构上方形成接触焊盘。
20.根据权利要求19所述的方法，其中所述接触焊盘与所述光反射/吸收结构重叠，其中所述光反射/吸收结构包括与所述接触焊盘和所述最上面的金属层级中的金属线不同的组成。
21.根据权利要求19所述的方法，其中形成所述光反射/吸收结构包括：
在所述金属线上方形成非晶半导体结构；以及
形成在所述非晶半导体结构上方并与所述非晶半导体结构对准的反射结构。
22.根据权利要求19所述的方法，其中形成所述光反射/吸收结构包括：
在所述金属线上方形成反射结构。
23.根据权利要求19所述的方法，还包括：在所述光反射/吸收结构上方形成保护层，其中所述接触焊盘形成在所述保护层上方。
24.根据权利要求23所述的方法，其中所述保护层包括非平面主表面。
25.根据权利要求19所述的方法，其中形成所述光反射/吸收结构包括：
在所述金属线上方形成非晶半导体结构，所述非晶半导体结构与所述接触焊盘重叠。
26.一种形成半导体器件的方法，所述方法包括：
在半导体衬底中形成有源区域；
形成包括金属线的最上面的金属层级，所述最上面的金属层级形成在所述半导体衬底上方；
在所述最上面的金属层级和所述有源区域上方形成反射结构；
在所述半导体器件的主表面处形成接触焊盘，所述接触焊盘耦合至所述最上面的金属层级中的所述金属线；以及
形成隔离区域，所述隔离区域将所述主表面处的所述接触焊盘分离，其中形成所述隔离区域包括通过所述隔离区域的一部分将相邻接触焊盘彼此电隔离，其中在所述有源区域正上方的每个所述反射结构与分离所述接触焊盘的所述隔离区域的相关部分完全重叠。
27.根据权利要求26所述的方法，还包括：
形成接触过孔，所述接触过孔将所述最上面的金属层级中的一条所述金属线耦合至一个所述接触焊盘；以及
形成侧壁间隔件以将所述接触过孔与所述反射结构电隔离。
28.根据权利要求26所述的方法，其中所述反射结构包括与所述接触焊盘和所述最上面的金属层级中的所述金属线不同的组成。
29.根据权利要求26所述的方法，其中所述接触焊盘和所述反射结构一起被配置为反射落在所述半导体器件的所述主表面上的高于400nm的可见光波长中的所有光。
30.根据权利要求26所述的方法，还包括：将发光二极管(LED)芯片直接焊接至所述接触焊盘。
31.根据权利要求26所述的方法，其中所述反射结构在每一侧在重叠距离上与所述接触焊盘重叠。
32.根据权利要求31所述的方法，其中所述重叠距离在500nm至5微米之间。
33.根据权利要求26所述的方法，其中所述反射结构包括金、银或铝，其中所述接触焊盘包括金，并且其中所述最上面的金属层级中的所述金属线包括铜或铝。
34.根据权利要求26所述的方法，还包括：在所述反射结构和所述最上面的金属层级之间形成非晶半导体结构。
35.根据权利要求34所述的方法，其中所述非晶半导体结构具有0.2微米至1微米的厚度。
36.根据权利要求34所述的方法，其中所述非晶半导体结构包括非晶硅或者氟化非晶硅。
37.一种形成半导体器件的方法，所述方法包括：
在半导体衬底上方形成包括金属线的最上面的金属层级；
在所述最上面的金属层级上方形成光吸收结构，其中所述光吸收结构包括非晶半导体材料；以及
在所述最上面的金属层级上方形成接触焊盘，所述接触焊盘形成在所述光吸收结构上方，所述接触焊盘耦合至所述最上面的金属层级中的所述金属线。
38.根据权利要求37所述的方法，还包括：
形成接触过孔，所述接触过孔将所述最上面的金属层级中的一条所述金属线耦合至一个所述接触焊盘；以及
形成侧壁间隔件，所述侧壁间隔件将所述接触过孔与所述光吸收结构电隔离。
39.根据权利要求37所述的方法，进一步包括将所述光吸收结构与分离所述接触焊盘的隔离区域对准，其中每一个所述光吸收结构都设置在所述隔离区域的相关部分正下方。
40.根据权利要求37所述的方法，其中所述光吸收结构具有0.2微米至1微米的厚度。
41.根据权利要求37所述的方法，其中所述非晶半导体材料包括非晶硅或氟化非晶硅。
42.根据权利要求37所述的方法，还包括形成所述最上面的金属层级与所述接触焊盘之间的反射结构，其中所述反射结构被对准以位于相邻接触焊盘之间的间隙正下方。
43.根据权利要求42所述的方法，其中所述反射结构部分地与所述接触焊盘重叠，其中所述反射结构包括与所述接触焊盘和所述最上面的金属层级中的所述金属线不同的金属。
CN201611012447.6A 2015-11-18 2016-11-17 用于与发光芯片集成的半导体器件及其模块 Active CN107017242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/945,170 2015-11-18
US14/945,170 US9704839B2 (en) 2015-11-18 2015-11-18 Semiconductor devices for integration with light emitting chips and modules thereof

Publications (2)

Publication Number Publication Date
CN107017242A CN107017242A (zh) 2017-08-04
CN107017242B true CN107017242B (zh) 2019-07-12

Family

ID=58691355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611012447.6A Active CN107017242B (zh) 2015-11-18 2016-11-17 用于与发光芯片集成的半导体器件及其模块

Country Status (3)

Country Link
US (3) US9704839B2 (zh)
CN (1) CN107017242B (zh)
DE (1) DE102016122141B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704839B2 (en) * 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof
CN108122790B (zh) 2016-11-29 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN112669720B (zh) * 2021-01-12 2022-06-10 Tcl华星光电技术有限公司 Led面板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124975A (ja) * 1983-12-12 1985-07-04 Agency Of Ind Science & Technol 薄膜トランジスタ
EP0590598A1 (en) * 1992-09-28 1994-04-06 Sanyo Electric Co., Limited. Semiconductor photodiode comprising a light shielding layer
US5629550A (en) * 1994-08-31 1997-05-13 Sanyo Electric Co., Ltd. Photodiode built-in semiconductor device with dummy photodiode
JPH10163209A (ja) * 1996-07-30 1998-06-19 Kawasaki Steel Corp 半導体装置及び反射型液晶駆動半導体装置
US6810578B1 (en) * 1997-11-19 2004-11-02 Tdk Corporation Method of manufacturing thin film magnetic head with improved performance
CN101495880A (zh) * 2006-07-17 2009-07-29 斯卡尼迈齐克斯公司 具有检测电路的薄膜晶体管阵列
CN103872229A (zh) * 2012-12-07 2014-06-18 晶元光电股份有限公司 发光元件
TW201448291A (zh) * 2013-04-23 2014-12-16 Koninkl Philips Nv 用於發光裝置之側邊互連
CN107017242A (zh) * 2015-11-18 2017-08-04 英飞凌科技股份有限公司 用于与发光芯片集成的半导体器件及其模块

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266110B1 (en) 1996-07-30 2001-07-24 Kawasaki Steel Corporation Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal
US6163436A (en) * 1997-11-19 2000-12-19 Tdk Corporation Thin film magnet head with improved performance
US7408693B2 (en) * 2004-07-27 2008-08-05 Jds Uniphase Corporation Electro-optic device
US8536584B2 (en) * 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US8933433B2 (en) * 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
JP2014102319A (ja) * 2012-11-19 2014-06-05 Sony Corp 発光素子及び表示装置
EP2960690B2 (en) * 2013-02-21 2023-07-12 Toppan Printing Co., Ltd. Display having a high anti-counterfeiting effect
KR101967837B1 (ko) * 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
KR102184673B1 (ko) * 2013-08-14 2020-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108400214A (zh) * 2013-10-11 2018-08-14 世迈克琉明有限公司 半导体发光元件
US20150325748A1 (en) * 2014-05-07 2015-11-12 Genesis Photonics Inc. Light emitting device
JP2016015474A (ja) * 2014-05-07 2016-01-28 新世紀光電股▲ふん▼有限公司Ｇｅｎｅｓｉｓ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． 発光デバイス
JP6527416B2 (ja) * 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102280266B1 (ko) * 2014-08-29 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치
JP6459354B2 (ja) * 2014-09-30 2019-01-30 日亜化学工業株式会社 透光部材及びその製造方法ならびに発光装置及びその製造方法
EP3015912B1 (en) * 2014-10-31 2017-12-06 LG Electronics Inc. Backlight unit and display device including backlight unit
WO2016068590A1 (en) * 2014-10-31 2016-05-06 Lg Electronics Inc. Backlight unit and display device including backlight unit
DE102014116076A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Verfahren zum Aufbringen eines Materials auf einer Oberfläche
US20160276538A1 (en) * 2015-03-17 2016-09-22 Toshiba Corporation Light Emitting Diodes With Current Spreading Material Over Perimetric Sidewalls
EP3279951B1 (en) * 2015-04-03 2019-09-11 Soko Kagaku Co., Ltd. Nitride-semiconductor ultraviolet-light emitting element
US11060703B2 (en) * 2015-09-29 2021-07-13 Maile Ledford Jones Light reflectors and methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124975A (ja) * 1983-12-12 1985-07-04 Agency Of Ind Science & Technol 薄膜トランジスタ
EP0590598A1 (en) * 1992-09-28 1994-04-06 Sanyo Electric Co., Limited. Semiconductor photodiode comprising a light shielding layer
US5629550A (en) * 1994-08-31 1997-05-13 Sanyo Electric Co., Ltd. Photodiode built-in semiconductor device with dummy photodiode
JPH10163209A (ja) * 1996-07-30 1998-06-19 Kawasaki Steel Corp 半導体装置及び反射型液晶駆動半導体装置
US6810578B1 (en) * 1997-11-19 2004-11-02 Tdk Corporation Method of manufacturing thin film magnetic head with improved performance
CN101495880A (zh) * 2006-07-17 2009-07-29 斯卡尼迈齐克斯公司 具有检测电路的薄膜晶体管阵列
CN103872229A (zh) * 2012-12-07 2014-06-18 晶元光电股份有限公司 发光元件
TW201448291A (zh) * 2013-04-23 2014-12-16 Koninkl Philips Nv 用於發光裝置之側邊互連
CN107017242A (zh) * 2015-11-18 2017-08-04 英飞凌科技股份有限公司 用于与发光芯片集成的半导体器件及其模块

Also Published As

Publication number Publication date
DE102016122141A1 (de) 2017-06-01
US20180308830A1 (en) 2018-10-25
DE102016122141B4 (de) 2022-01-20
US9966368B2 (en) 2018-05-08
CN107017242A (zh) 2017-08-04
US20170141090A1 (en) 2017-05-18
US10607972B2 (en) 2020-03-31
US9704839B2 (en) 2017-07-11
US20170271313A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP5355536B2 (ja) 光電素子および光電素子の製造方法
US9076929B2 (en) Semiconductor light emitting element
JP6116690B2 (ja) 反射性電極を有するオプトエレクトロニクス半導体チップの製造方法
TWI433309B (zh) 發出輻射之半導體晶片
JP6029760B2 (ja) オプトエレクトロニクス半導体モジュール
TWI394300B (zh) 光電元件之封裝結構及其製造方法
CN100483755C (zh) 大功率led倒装芯片及其制作方法
CN102543868B (zh) 切割半导体结构的方法
CN107017242B (zh) 用于与发光芯片集成的半导体器件及其模块
US9548433B2 (en) Light-emitting diode chip
CN102576699A (zh) 包含形成于低k金属化系统上的应力缓冲材料的半导体装置
US9691944B2 (en) Semiconductor light-emitting device and method for manufacturing the same
CN109000807A (zh) 用于制造辐射热探测器的方法
CN105308762A (zh) 利用ald层封装的光电子半导体芯片和相应的制造方法
CN101459210A (zh) 光电元件的封装结构及其制造方法
US5946597A (en) Semiconductor chip mounting method
US10014444B2 (en) Optoelectronic semiconductor chip
WO2009141952A1 (ja) 半導体装置及びその製造方法
US20230402484A1 (en) Image sensor with high quantum efficiency
JP2001024059A (ja) 高架型集積回路センサ構造のパッシベーション用の改良型層間誘電体
CN106098899A (zh) 一种具有高可靠性的led芯片
KR100786802B1 (ko) 보호막을 구비한 수직형 반도체 발광소자 및 제조방법
US20080303110A1 (en) Integrated circuit package and method for operating and fabricating thereof
KR101502835B1 (ko) Led용 서브마운트, led칩 및 led칩 제조방법
US20080150077A1 (en) Semiconductor Device and Fabricating Method Thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant