CN107005206A - 射频放大器 - Google Patents

射频放大器 Download PDF

Info

Publication number
CN107005206A
CN107005206A CN201580068612.7A CN201580068612A CN107005206A CN 107005206 A CN107005206 A CN 107005206A CN 201580068612 A CN201580068612 A CN 201580068612A CN 107005206 A CN107005206 A CN 107005206A
Authority
CN
China
Prior art keywords
delta
branch
modulator circuit
circuit according
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580068612.7A
Other languages
English (en)
Inventor
布莱恩·詹姆斯·多诺霍
德斯蒙德·飞利浦
唐·罗伯特
彼得-孔瑟·赫夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Consultants Ltd
Original Assignee
Cambridge Consultants Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Consultants Ltd filed Critical Cambridge Consultants Ltd
Publication of CN107005206A publication Critical patent/CN107005206A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
    • H03M3/47—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种调制器电路，其包括多个信号处理分支，每个信号处理分支包括用于对相应的数据流部分执行Δ‑Σ调制以产生调制信号的调制器。调制器电路接收具有载频的输入数据流，并将输入数据流拆分为多个数据流部分。在每个分支中对相应的数据流部分执行Δ‑Σ调制。组合来自每个分支的相应的调制信号，以形成用于以载频输出的输出信号。

Description

射频放大器
技术领域
本发明涉及用于放大射频（RF）信号的放大器，尤其是，但不排他地，涉及按第三代合作伙伴计划（3GPP）定义的长期演进（LTE）技术操作的无线通信系统及其设备中的Δ-Σ放大器。
背景技术
诸如3G和LTE的现代通信标准采用需要线性RF放大器的调制方案。术语“线性”是指放大器于（通常是）增加的功率级准确复制输入信号而产生输出信号的能力。对于诸如OFDM的非恒定包络信号，线性放大必不可少，以防止产生不需要的带内干扰信号。线性放大必须要达到峰值信号功率，而不仅为平均信号功率。对于OFDM信号，峰值信号功率可以比平均信号功率高10dB。
线性特性的实现通常可以通过将放大器的功率级回退到低于其最大的（及最有效的）范围，直至对平均及预期的最大信号级呈现更为线性放大的范围。然而，相比放大器大部分时间工作于其峰值功率电平附近的情况，这实质上降低了放大器的整体功率效率。因此，线性RF放大器的功率效率通常低于10%。
对于线性RF放大器，已采用多种技术以对其实现更大的功率效率。这些技术包括例如预失真、包络消除和恢复、笛卡尔反馈等等。
实现高效线性RF放大的一种较新的方法是使用所谓的S级放大器，其使用Δ-Σ调制来直接产生放大的RF信号。由于S级放大器使用场效应晶体管（例如金属氧化物半导体即“MOS”晶体管）（或其他晶体管）来产生调制信号，并且，由于晶体管的导通或截止，因此S级放大器的效率理论上可以接近100%。
然而，（由于奈奎斯特采样定理）Δ-Σ调制信号频率（也称为Δ-Σ比特流速率）必须是待放大信号的载波频率的至少两倍（通常是四倍），所以S级放大器会出现一个关键问题，即如何生成能足够快地产生放大的RF信号的Δ-Σ调制信号。由于Δ-Σ调制具有单周期反馈环路，该环路由包括求和输入信号与循环滤波误差信号、量化（通常为定点二进制数的截断）、以及反馈误差到环路滤波器的若干步骤组成；因此难以高速地计算Δ-Σ调制信号。Δ-Σ调制器中的逻辑必须以Δ-Σ比特流速率进行计算。由于蜂窝信号可以传输于大约1GHz（通常为用于诸如LTE的应用的800-900MHz的范围内）甚至高于1GHz，Δ-Σ调制信号必须产生于若干个GHz。这事实上意味着Δ-Σ调制器逻辑必须运行于不切实际的高速率，这将阻碍LTE系统和/或类似设备中使用的射频信号在实现Δ-Σ放大方面的可行性和/或成本。
发明内容
因此，本发明的优选实施例旨在提供解决或至少部分地处理上述问题的方法和装置。
简单起见，为放大发送信号（例如数据突发），本申请将使用Δ-Σ（ΔΣ）放大器来表示采用Δ-Σ调制技术的任何通信设备。还可理解的是，本文描述的技术可以实现于任何（移动和/或大体静止的）通信设备，该设备可以与另一通信设备和/或通信网络进行通信。
为便于本领域技术人员理解，本发明将详细描述用以处理高频信号的Δ-Σ放大器的方方面面，但是，本发明的原理可以应用于其他执行Δ-Σ调制的系统。
一方面，本发明提供一种调制器电路，其包括：用于接收具有载波频率（其可以为零）的输入数据流的装置；用于将输入数据流拆分成多个数据流部分的装置；多个信号处理分支，每个信号处理分支包括用于对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号的装置；以及用于组合来自所述多个信号处理分支中的每一个信号处理分支的相应调制信号以形成输出信号、并用于以所述载波频率输出所述输出信号的装置。
用于接收输入数据流的装置、用于拆分的装置、多个信号处理分支、以及用于组合与输出的装置可以都形成为第一电路部分的一部分，第一电路部分的输出信号可以包括第一输出信号。在这种情况下，调制器电路还可以包括第二电路部分。第二电路部分包括：用于接收输入数据流的另外装置；用于将输入分离数据流拆分成多个另外数据流部分的另外装置；多个另外信号处理分支，每个另外信号处理分支包括用于对所述多个另外数据流部分中的各个另外数据流部分进行Δ-Σ调制以便产生另外调制信号的相应的另外装置；用于组合来自所述多个另外信号处理分支中的每一个另外信号处理分支的相应的另外调制信号以形成另外输出信号、并用于以所述载波频率输出作为第二输出信号的所述另外输出信号的另外装置；以及用于从所述第一输出信号与所述第二输出信号产生组合的输出信号的装置，其中所述产生包括对所述第一输出信号和所述第二输出信号中的每一个应用相应的窗函数，并将所得到的信号相加在一起以形成所述组合的输出信号。
应用相应的窗函数可以包括对所述第一输出信号和所述第二输出信号中的每一个应用相应的时间依赖权重。应用于所述第一输出信号和所述第二输出信号的相应的时间依赖权重可以相加在一起，以产生一常数（例如1）。
相应的时间依赖权重可以以基本为三角形的波形的方式随时间变化。在这种情况下，基本为三角形的波形可以包括基本连续的三角波形，其中三角波形的边基本上是线性的。
相应的时间依赖函数可以以阶梯式波形的方式随时间变化。在这种情况下，相应的时间依赖权重可以以阶梯式但一般为三角形的波形方式随时间而变化。
第一电路部分的多个数据流部分相比第二电路部分的多个另外数据流部分可能在时间上有所偏移。
在所述多个数据流部分的每个数据流部分的始末端，施加到第一输出信号的权重实质上可以为零；在所述多个另外数据流部分的每个数据流部分的始末端，施加到所述第二输出信号的权重实质上可以为零。
另一方面，本发明提供一种包括上述调制器电路的放大器电路。
又一方面，本发明提供一种由调制器电路执行的方法，该调制器电路包括具有用于执行Δ-Σ调制的装置的多个信号处理分支，该方法包括：接收具有载波频率的输入数据流；将输入数据流拆分成多个数据流部分；在所述多个信号处理分支的每一个信号处理分支中，对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号；将来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号进行组合以形成输出信号；以载波频率输出所述输出信号。
本发明的各个方面扩展到相应的计算机程序产品，例如计算机可读存储介质，其具有存储在其上的指令，能够对可编程处理器进行编程，以执行如上述权利要求所述的各方面和各可能中所述的方法，和/或能够对适当调整的计算机进行编程，以提供任何权利要求中所述的装置。
在本说明书（该术语包括权利要求）中公开的每个特征和/或附图中所示的特征可以独立地（或与其组合）并入任何其他公开和/或示出的特征。特别地但不限于从特定的独立权利要求书所依赖的任何权利要求的特征可以以任何组合或个别方式引入到该独立权利要求中。
附图说明
现在参考附图，并通过举例的方式，描述本发明的实施例，其中：
图1示意性地示出了用于处理级联的独立块的Δ-Σ调制器；
图2是包括图1所示Δ-Σ调制器的示例性射频Δ-Σ放大器电路的示意图；
图3是形成图1所示Δ-Σ调制器的一部分的示例性误差反馈Δ-Σ调制器的示意图；
图4示出了根据本发明的实施例的用于带通Δ-Σ放大器的示例性噪声传递函数；
图5是示出采用级联的独立块的Δ-Σ调制器的一个分支的操作的示例性时序快照；
图6是示出不同的块长度的模拟结果的示例性功率谱密度图；
图7a和图7b示出了示例性窗函数及其可能的实现；
图8是示出了采用图7a所示窗函数的模拟结果的示例性功率谱密度图；
图9a和图9b示出了另一示例性窗函数及其可能的实现；
图10是示出了采用9a所示窗函数的模拟结果的示例性功率谱密度图。
具体实施方式
图1示意性地示出了用于处理RF信号的Δ-Σ调制器电路1。具体而言，Δ-Σ调制器电路1包括形成示例的（S级）RF放大器2的一部分的所谓多诺霍-菲利普斯-坦（Donoghue-Phillips-Tan）Δ-Σ调制器（以下称为DPT调制器1）。如图2所示出的更为详细的描述，RF放大器2除了包括其他部件外，尤其包括DPT调制器1、晶体管开关电路和带通滤波器。
在该示例中，使用级联的独立块（CIBs）来实现发送信号的调制。具体地，将（在解复用器10处接收的）每个发射脉冲串拆分成多个连续的输出标志的块，并对每个块独立地执行上采样、频移和调制。
如图1一般示出那样，以“循环”的方式，在解复用器10处，通过将输入的基带样本的块解复用为多个分支11-1至11-M，来实现对连续块的处理。每个分支11包括相应的：输入缓冲器12-1至12-M；可选的独立的上采样器和频移部分13-1至13-M；Δ-Σ调制器部分15-1至15-M（图1中表示为‘ΔΣM’）；以及输出缓冲器17-1至17-M。
每个输入缓冲器12和每个输出缓冲器17包括合适的“先进先出”（FIFO）输入缓冲器。每个上采样器和频移部分13可以包括例如有限脉冲响应（FIR）滤波器、级联积分器梳（CIC）滤波器、振荡器和混频器，但是应当理解，也可以使用其他类型的滤波器和/或其他的滤波器组合和频移器。还应当理解，上采样器和频移部分13-1至13-M可选，但也可以省略。
为处理该块，将来自解复用器10的每个标志块缓冲到相应分支11的输入缓冲器12中。以FIFO方式从输入缓冲器中取出各标志，并（可选地）通过相应的上采样器和频移部分13进行上采样和频移，藉此提供已上采样和已频移的输出。通过相应的Δ-Σ调制器部分15对已采样和已频移的输出进行调制。将来自每个Δ-Σ调制器部分15的已调制的输出（即对应于由该分支11处理的块的信号）缓冲到相应的FIFO输出缓冲器17中。在多路复用器20中，将输出缓冲器17的内容多路复用为输出信号。
因此，实质上，已多路复用的信号的每个部分，是在DPT调制器电路1的输出多路复用器20处重新组合（多路复用）以将各个分支的信号重新组合成单个调制信号流之前，以循环的方式，通过不同的分支11“离线”产生。最后，将已重新组合的信号发送到适当的发射电路（例如图2所示的开关放大器和带通滤波器），以便以所需功率级进行传输。
有利的是，每个分支11（因此每个Δ-Σ调制器部分15）可以工作于相对较低的速率fs/M，其中‘fs’是Δ-Σ比特流速率（例如，最小为载波频率的两倍），‘M’是分支数。因此，有利地，通过使用适当数量的分支（本示例中实际对应CIBs的数量）以及适当的Δ-Σ比特流速率（即，每个分支11中的Δ-Σ调制器部分15的内部处理频率），在采用Δ-Σ调制器的同时，可能可以以相比其他方式要求的明显更低且更可行的时钟频率（例如在大约50-200MHz范围内）来实现有效的放大。
所得到的（包括DPT调制器1的）Δ-Σ放大电路2能够实现用于诸如射频信号（例如OFDM）的放大的高频应用所必需的并行性和线性特性。
操作
现在将（参考图1至图6）更为详细地描述根据本发明实施例实现的示例性的Δ-Σ调制技术。
图2示出了包括图1所示DPT调制器的示例性S级RF放大器2。
可以看出，放大器2可以（在其输入）接收数字（例如OFDM）信号，其可以是处于基带、中频或载频。对数字信号可选地进行上采样和频移，然后由DPT调制器1进行调制。通过互补金属氧化物半导体（CMOS）或其他类型的晶体管电路来传输已调制的输入信号，结果是在晶体管电路的输出产生放大的输出信号（图2中标记为“已放大的输出”）。最后，通过应用适当的（通常是带通）滤波，在图2所示放大器的输出提供输出信号（实质对应为输入信号的副本，但是为输入信号的已增加的功率级和已频移的副本）。
图3示出了可用于帮助理解图1所示Δ-Σ调制器（ΔΣM）部分15的操作的示例性Δ-Σ误差反馈模型。
Δ-Σ调制器（ΔΣM）实际上是无限脉冲响应（IIR）滤波器，因此，其当前状态取决于在先状态的无限历史（即它具有不超过某一点变成零但又无限延续的脉冲响应）。Δ-Σ调制器在其反馈回路中也存在非线性特性，非线性特性意味着用于Δ-Σ调制器的标准线性时不变（LTI）分析失败。
在该示例中，为了说明反馈模型的操作，从概念上看，可以考虑将图3所示的量化器替代为量化误差的增加+E(z)，该量化误差等于量化器的输入及其输出间的差值（Toutput– Tinput）。因此，可以利用以下的叠加：
V(z)=NTF(z).E(z)+U(z)
其中，U(z)是输入信号，V(z)是输出信号，NTF(z)是等于1 – H(z)的噪声传递函数（H(z)是图3所示的反馈函数），E(z)是量化误差。
因此，实际上，信号U(z)直接相加到输出。E(z)实际上是白色光谱量化误差，但是被反馈通过噪声传递函数NTF(z)来调整以使得它相关。
噪声传递函数（NTF(z)）的目的在于将噪声能量转到大约为“U(z)”的感兴趣频带之外的频谱区域。任何落入这种外部的或“不关心”的区域的信号（噪声），可以通过应用适当的滤波器（例如带通滤波器、一对配置适当的低通滤波器和高通滤波器，等等）对该信号进一步处理而被去除。因此，所得到的滤波信号更可能包含对应于输入信号U(z)而非噪音的信息。
图4示出了所得到的噪声传递函数，其具有载波频率‘fc’附近的尖锐陷波，用于示例性的4阶带通Δ-Σ放大器，其配置有以下参数：
-量化器输出为±1；
-NTF(z) = [1 0 2z-2 0 z-4];
-H(z) = 1-NTF(z) = [0 0 -2z-2 0 -z-4];
-fc= 800MHz（载波频率）
-fs = 4fc = 3.2GHz（即Δ-Σ比特流速率是载波频率的四倍）
-噪声在fs/4陷波之外，在晶体管放大器之后通过信道滤波去除；
-具有相当于两个交错的高通Δ-Σ调制器的奇/偶分解。
使用级联的独立块进行调制
图5是示出了由图1所示DPT调制器电路1的组件执行一方法的示例性时序图（定时快照）。具体而言，图5示出了相对于Δ-Σ放大电路1的其他分支11的操作的第一分支11-1的操作。简单起见，这个示例中分支的数量为四，但应理解，实际上可以使用不同数量（通常为更多）的分支。
如步骤S101一般描述那样，通过将相应的数据块（即在DPT调制器电路1的输入10处接收的第一解复用部分的数据脉冲串）填充到输入缓冲器12-1，来开始（对分支11-1）进行一轮处理。
接下来，在步骤S102中，开始处理输入缓冲器12-1的内容。具体而言，Δ-Σ调制器部分15-1从输入缓冲器12-1读取数据（例如，在通过上采样和频移部分13-1进行适当的上采样和频移之后），并以fs/M的速率（其中‘fs’为Δ-Σ比特流速率，‘M’为分支数量，即本示例中的4）执行适当的Δ-Σ调制。如步骤S103一般描述那样，一旦完成该数据块的Δ-Σ调制，可以获得发送到输出20的已调制的数据（例如通过输出缓冲器17-1）。
如在步骤S111可以看到的那样，在于S103输出已调制信号之前，已经清空的输入缓冲器12-1正被需要由该分支11-1处理的下一个数据块（即第四个连续块）所填充，以便当于S103输出已处理（已调制的）信号时，（于步骤S112）立即开始处理下一个块。
值得注意的是，由于Δ-Σ调制器部分15-1的时钟频率是整个比特流速率的四分之一（即fs/4），因此，相比传统Δ-Σ调制技术（其可能无法工作于如此高的频率）而言，实际上将耗费4倍时间来处理每个数据块。
然而，由于每个分支11以相同速率处理其分配的数据块，并且进一步地，如S201一般所示，因此第二分支11-2（以及类似地，第三分支和第四分支）执行如上述步骤S101-S103所描述的相同的过程，但是对每个后续分支的处理相当于对紧接其前的分支在时间上移动了块长度。
由于（在该示例中）有四个分支，每一个分支处理发射脉冲串的四分之一，因此（在输出20）所得到的输出信号具有与（在输入10）原始信号相同的速率。
有利地，如图5的步骤S111所示，在接收实际需要由该分支11处理的数据之前，当填充每个分支11的输入缓冲器12时，可以提供可选的“导入”（其包括预定数量的重叠的采样）。这种导入可以允许每个分支11达到（与前一分支的状态）可比较的状态，这样反过来可有利于减少/最小化由于一个分支11（流）的输出块与另一个分支的输出块之间的切换所造成的瞬态。
例如，所处理的数据块的长度可选地重叠至少1%（但优选为5%至20%之间），这样可以大大地改善通过多个并行的分支11处理一连串（级联的）数据块导致的全部的噪声基底。然而，导入的重叠的使用及其长度可能要取决于实现手段，例如正被调制的信号类型、待实现的放大级别、所使用的分支/块的数量、分支间是否共享FIFO缓冲器、等等。
噪音基底
图6是示出了不同块长度（B）的模拟结果的示例性功率谱密度图。具体而言，图6示出了简单的测试信号和4阶Δ-Σ调制器（fs = 4fc）的结果。在该示例中，底部曲线显示了理想的噪声基底，而其他曲线（从上到下）显示了期望信号附近逐渐更好的噪声基底。顶部曲线对应块长度为B=16的样本，紧接在理想曲线上方的曲线（即从底部数起的第二条曲线）对应B=65536的样本。该示例中使用的导入时间（L）与块长度相同（即L=B），这意味着悲观地高估计了实际场景所需要的导入时间。根据经验发现，在任何情况下，改变L的值（例如选择L为较低的值）对曲线的影响相比于块长度（B）的影响是可忽略的。然而，应当理解，在图1所示架构的情况中，可能需要适当的导入时间（例如L<B），以便将上采样器和频移器部分13和Δ-Σ调制器部分15的有限存储刷新为正确的状态。
结果表明，在具有足够长的块长度（B）的情况下，DPT调制器电路1的噪声基底接近传统Δ-Σ调制器的噪声基底。因此，对于实际RF放大器应用，所得到的噪声基底足够低。
高阶调制器的扩展
Δ-Σ调制器的阶数由噪声整形滤波器（图3中的H(z)）的阶数确定。
一般地，已知高阶（例如六阶或以上）Δ-Σ调制器比低阶（例如四阶）Δ-Σ调制器提供更多的性能。例如，六阶Δ-Σ调制器在有用信号周围频率中产生的噪声基底明显较低，从而得到具有较高信噪比的有用信号。
此外，在Δ-Σ调制器的输入使用最大可能的数字信号也是有利的，因为这样做将导致产生最大可能的有用输出信号，并使有用输出信号功率与总输出功率的比率最大化，从而简化了高效放大器的构建。
然而，高阶Δ-Σ的稳定是有条件的。所以，只有低于某些最大输入电平的信号才能被转换而不会导致调制器不稳定。由于更高阶调制器在更低输入电平时会不稳定，所以调制器不稳定时的电平是调制器阶数的函数。一旦不稳定，Δ-Σ调制器将不太好用，因为Δ-Σ调制器不再具有所需的噪声整形性能。因此，在增加调制器的阶数和最大输入电平之间存在折中。由于为简化高效放大器的构建而可能需要的输入信号的电平，已知例如六阶Δ-Σ调制器反而会变得不稳定。
有利地，上述示例的变化允许应用更高阶Δ-Σ调制，而不会导致不稳定的不可取的电平。
具体而言，在该示例中，DPT调制器1采用高阶（该示例中为六阶）Δ-Σ调制器15来处理有限长度的级联的独立块，其中在处理每个新块之前，Δ-Σ调制器15复位为其初始状态。有利的是，这是利用了调制器只有在非常大量的输入样本（通常为数百万）之后才会明显不稳定的事实。
可以看出，通过在每个块之间复位Δ-Σ调制器15，对于明显更多的数字输入信号，相比传统的六阶Δ-Σ调制器，DPT调制器1更可能保持稳定。因此，这使得DPT调制器能够产生比原本可能明显更多的有用输出信号，简化了高效放大器的构建。
此外，如上所述，对DPT调制器1使用固定的块长度提供了一种可能性，即允许使用其他复杂的噪声整形滤波器；而若在传统Δ-Σ调制器内使用复杂噪声整形滤波器，将会不稳定。
优势
总而言之，具有DPT调制器1的Δ-Σ放大电路2与传统Δ-Σ放大器相比至少有以下优点。
由于每个并行路径可以以更慢的时钟频率独立地计算，因此DPT调制器电路1（相比传统Δ-Σ调制器）能够实现更高的比特流速率。通过随意增长块的长度，DPT调制器电路1还可以实现低的噪声基底（适合RF使用）。
此外，（由于滤波器的较低的时钟频率）DPT调制器电路1可以有利地使用许多各种不同的噪声整形滤波器，例如包含多位乘法的滤波器。类似地，（由于滤波器的较低的时钟频率）DPT调制器电路1还可以采用包含多位乘法的可重编程的噪声整形滤波器。
DPT调制器电路1可以用作为特别有效的线性RF放大器电路2的一部分。在这种情况下，还可以实现以下优点：
-由于DPT调制器1整体高的Δ-Σ比特流速率（测量于其输出20）而工作于高频；
-高线性特性（由于高的Δ-Σ比特流速率）；
-功率效率；
-在放大级别方面的高灵活性和/或可工作于任何频率（通常高达Δ-Σ比特流速率的一半）。
其他修改和替代
具体实施方式如上所述。如本领域技术人员将理解的，可以对上述实施例进行许多修改和替代，而仍受益于其中体现的本发明。作为说明，现在将仅描述许多这些替代和修改。
虽然上述示例中示出的是M个并行流（分支11-1至11-M），但是应当理解，所使用的并行流的实际数量可以取决于待由Δ-Σ放大器处理的RF信号的频率。例如，RF信号的频率越高，可使用的流将越多（同时可以使未使用的流不可用）。
应当理解，可以使用的并行分支（M）的数量没有限制，这使得每个并行路径得以工作于任意低的时钟频率。
由于需要额外的硅面积来实现并行分支，因此（相比常规Δ-Σ放大器）增加了图2的CIBΔ-Σ放大器相关的成本。然而，这种成本实际上相当少，可以减少到少于1美元。
对硅面积最大的潜在影响是在Δ-Σ调制器前需要输入FIFO缓冲器。如果将输入缓冲器直接放置在其相关的Δ-Σ调制器的输入，则它们必须大于B样本深度。然而，如果将输入缓冲器放置在其相关的上采样器和频移部分（如图1所示）的输入，则可以通过上采样比（通常为200）来减小其大小。因此，图1所示的配置有利于将输入缓冲器的相关的硅尺寸（及其成本）降低至可忽略的程度。
然而，尽管FIFO缓冲器的整体尺寸方面可能增加成本，并因此实现Δ-Σ放大器所需要的硅面积或电路板也可能增加成本，但是输入FIFO缓冲器12的阶数与上采样器和频移部分13可以颠倒。
应当理解，上采样器和频移部分提供的功能可选，且实现图1所示的DPT调制器时可以不需要。
如上面关于图6的描述，RF放大器所采用的基于级联独立块（CIB）的方法可以在感兴趣频带内引入噪声基底。噪声基底很大程度上受并行的Δ-Σ路径间切换所需次数的影响，即块越小，需要在并行的Δ-Σ路径间进行的切换越频繁，结果导致噪声增加。换言之，通过增加块的长度，可以降低噪声基底，但代价是增加等待时间和存储器大小。
应当理解，通过在窗口周期上重叠Δ-Σ流，并在两个比特流的输出之间应用统计衰落，可以减少与并行的Δ-Σ路径间的切换相关联的噪声瞬变。例如，在已加权随机的基础上，从第一或第二比特流中选择比特，可以获得两个比特流之间的统计衰落。在这种情况下，于衰落窗口开始时，更有可能从第一比特流选择比特；于衰落窗口的中间，从第一或第二比特流选择比特的机会相等；而于衰落窗口的末尾，则更有可能从第二比特流选择比特。
通过提供重叠的窗口周期，还可能可以减少与并行的Δ-Σ路径间的切换相关联的噪声瞬变和噪声基底。在这种情况下，在这个窗口周期期间，切换可能发生于两个Δ-Σ调制器路径间的最小/最佳状态差的循环中。
在一个特别有利的示例中，使用预定的窗函数可以组合来自两个并行比特流的数据以加权每个路径版本对整个组合的贡献，其中每个比特流表示相同数据的、但具有不同位置的CIBs边界的相应的不同的Δ-Σ路径。两个路径版本的输出间的逐渐切换可以采用这种窗函数（或“加权函数”），然后又返回来，使得来自每个路径中的CIBs的边缘的数据的贡献最小化。与仅使用单个比特流（给定块长度）的输出的情况相比，这种逐渐切换可能会导致噪声基底明显降低。换言之，通过使用窗函数在两个Δ-Σ路径版本的输出之间逐渐交替，即使在块长度相对小的情况下，RF放大器也可以实现和使用大的块长度（但无加权窗口）的DPT电路一样的（或者在某些情况下更低的）噪声基底。因此，通过采用基于窗函数的两个比特流的输出间的逐渐切换，（即使块长度相对小的情况）可以减少因块长度增加所带来的缺点（例如等待时间）。
应当理解，可以使用多个适当的窗函数来降低噪声基底，而不需要将块长度增加到不期望的程度。应当理解，这样的窗函数可以在合适的点（例如，在图1所示电路的两个版本的各自多路复用器电路的输出之后）应用于比特流（其输出正被组合）。以下参考图7a至图10描述两个这种示例性窗函数。
在第一示例中，根据图7a和图7b所示的三角窗函数，以加权方式组合两个DPT调制器单元的输出。图8示出了所得到的频谱（使用6阶40MHz带宽、3GHz采样率）。
已有证据表明，使用三角窗函数，每翻倍一次块长度，噪声基底（相比不采用三角窗函数时下降3dB而言）将下降6dB。重要地，当使用（例如图7a和图7b所示的）窗函数时，即使块长度为sqrt(N)，同样可以获得如块长度为“N”的常规CIB（不适用窗函数的RF放大器）的性能。
有利的是，这种采用窗函数的方法极大地降低了延迟并大大减少了所需的内存资源。它能够获得性能相当于使用范围在N=256至N=1000（近似）的块长度的常规Δ-Σ转换器的性能（其中实际上‘N’=无穷大）。
图9a和图9b示出了阶梯三角窗函数（其在阶梯中具有4位分辨率，即16个不同阶梯），图10示出了所得到的频谱（使用6阶40MHz带宽、3GHz采样率）。尽管这种阶梯三角窗函对噪声基底的影响不如图7a的三角窗那样好，然而，它比使用常规的CIB（其不使用窗函数）要好约10到12dB。这表明在阶梯三角窗函数中每一位分辨率的噪声基底大约减少了3dB。这还表明当使用块长度N=256的阶梯三角窗函数时，需要大约10位的分辨率来实现最佳性能。
应当理解，当采用窗函数时，来自两个路径版本的贡献的组合权重（即图7b和图9b中的“权重1”和“权重2”的总和）恒定。
应当理解，通常在专用集成电路（ASIC）或现场可编程门阵列（FPGA）上实现DPT调制器。可以将Δ-Σ比特流路由到多个串行器/解串器（SerDes）输出端，这样可以容易地连接到具有不同带通特性的多个RF驱动器级。
应当理解，具有能够以28GHz切换的SerDes的FPGAs是可用的。因此，可以支持Δ-ΣRF放大器用于微波应用（例如高达14GHz）。
应当理解，Δ-Σ放大器可以产生跨宽带的多个载波信号（即，相同Δ-Σ放大器可以配置为工作在一宽的带宽上，且该带宽内间隔有多个载波；可选地，相同的Δ-Σ放大器可以配置为工作在若干窄带上，其间隔排列在一宽的带宽上，每个窄带中有一载波）。
应当理解，可以通过已调制的信号的预失真来补偿由RF驱动器晶体管和/或模拟带通滤波器引起的任何非线性特性。
应当理解，对于一些应用来说，某些大功率RF晶体管可能不够快。针对这种不足，Δ-Σ比特流可以从二进制扩展到多比特，以便同时驱动多个RF晶体管。在这种情况下，RF晶体管可以具有相同或加权的驱动强度。
应当理解，使用多个分支的DPT调制器可以实现为数模转换器的一部分和/或模数转换器的一部分。
应当理解，使用多个分支的DPT调制器可以实现为无线发射器和/或无线接收器的一部分。
上面的描述中给出了用于LTE通信技术的Δ-Σ放大器的示例性实现。然而，还应当理解的是，上述解决方案也可以使用诸如Wi-Fi、蓝牙等的其他通信技术来实现。上述实施例可应用于诸如用户设备和/或基站设备的“非移动”和通常固定的通信设备。
分离装置可以包括解复用器，而组合装置可以包括多路复用器。
每个Δ-Σ调制装置可以配置为工作于一般与分支数成反比的分支调制速率。例如，调制速率可以是至少近似地由方程fb=fs/M定义，其中“fb”是分支调制速率，“fs”是使用单个Δ-Σ调制器处理具有所述载波频率的信号所需要的基本调制速率，“M”是分支数。
载波频率可以在800MHz至14GHz之间（优选地为LTE网络中使用的800MHz至2600MHz之间），每个Δ-Σ调制装置可以配置为工作于50MHz至200MHz间的分支调制速率。
多个信号处理分支可以配置为以基本上平行的方式对所述多个数据流部分中的每一个进行Δ-Σ调制。
拆分装置可以用于将所述输入数据流拆分成按时间顺序大致连续的块的序列，每个块形成所述数据流部分中不同的一个。在这种情况下，所述大致连续的块中的每一个可以与所述序列相邻的至少一个（优选两个）块一部分共有。
所述多个信号处理分支中的每一个分支可以具有用于缓冲相关联的数据流部分的相应的输入缓冲器。每个输入缓冲器可以包括先进先出（FIFO）缓冲器。
所述多个信号处理分支中的每一个分支可以包括对输入数据进行上采样及频移以由该分支的所述Δ-Σ调制装置进行调制的相应装置。
多个数据流部分可以包括多个级联的独立的数据块。
Δ-Σ调制可以有利地应用于采用D类输出级的放大器。特别地，这提供了功率效率方面的好处。
对于本领域技术人员而言，各种其他修改是显而易见的，于此不再进一步详细描述。
权利要求书(按照条约第19条的修改)
1.一种调制器电路，包括：
用于接收输入数据流的装置；
用于将输入数据流拆分成多个数据流部分的装置；
多个信号处理分支，每个信号处理分支包括一Δ-Σ调制器，其用于对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号，以及一用于对输入数据进行上采样及频移以由该分支的所述Δ-Σ调制器进行调制的装置；
用于组合来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号以形成输出信号、并用于输出所述输出信号的装置。
2.根据权利要求1所述的调制器电路，其特征在于，每个Δ-Σ调制器是一个带通Δ-Σ调制器。
3.根据权利要求1或2所述的调制器电路，其特征在于，每个所述Δ-Σ调制器配置为工作于分支调制速率，其一般与分支的数量成反比。
4.根据权利要求3所述的调制器电路，其特征在于，所述调制速率至少大约由下式限定：
fb = fs / M
其中“fb”为分支调制速率，“fc”为使用单个Δ-Σ调制器处理具有一给定载波频率的信号所需的基本调制速率，“M”为所述分支的数量。
5.根据权利要求1至4任一项所述的调制器电路，其特征在于，所述拆分装置可操作地将所述输入数据流拆分为按时间先后顺序排列的一系列大致连续的块，每个块形成所述数据流部分的不同的一部分。
6.根据权利要求5所述的调制器电路，其特征在于，所述大致连续的块中的每一个块的一部分为所述序列的至少一个相邻块所共用。
7.根据权利要求5或6任一项所述的调制器电路，其特征在于，所述块的长度设定为提供期望的噪声基底。
8.根据权利要求1至7任一项所述的调制器电路，其特征在于，所述多个信号处理分支中的每一个分支在所述装置的输入侧具有用于缓冲相关数据流部分的相应的输入缓冲区以对输入数据进行上采样及频移。
9.根据权利要求1至8任一项所述的调制器电路，其特征在于，还包括至少一噪声整形滤波器，其中所述噪声整形滤波器可操作地使用多位乘法。
10.根据权利要求9所述的调制器电路，其特征在于，所述噪声整形滤波器包括可重编程的噪声整形滤波器。
11.根据权利要求1至10任一项所述的调制器电路，其特征在于，所述调制器电路在处理每个数据流部分和处理其后的数据流部分之间可操作地重置每个所述Δ-Σ调制器，并将其重置为其原始内部状态。
12.根据权利要求11所述的调制器电路，其特征在于，当处理大于特定长度的数据流部分时，每个所述Δ-Σ调制器的阶数会导致该Δ-Σ调制器不稳定；每个所述数据流部分的大小设置为小于所述特定长度，所述Δ-Σ调制器在所述特定长度时变得不稳定。
13.一种由调制器电路执行的方法，所述调制器电路包括具有一用于执行Δ-Σ调制的Δ-Σ调制器的多个信号处理分支，所述方法包括：
接收输入数据流；
将所述输入数据流拆分为多个数据流部分；
在所述多个信号处理分支的每一个信号处理分支中，上采样及频移所述多个数据流部分的各个数据流部分，并且对经频移的数据流部分执行Δ-Σ调制以产生调制信号；
将来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号进行组合以形成输出信号；
输出所述输出信号。
14.一种调制器电路，包括：
用于接收输入数据流的装置；
用于将输入数据流拆分成多个数据流部分的装置；
多个信号处理分支，每个信号处理分支包括一带通Δ-Σ调制器，其用于对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号，以及
用于组合来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号以形成输出信号、并用于输出所述输出信号的装置。
15.一种由调制器电路执行的方法，所述调制器电路包括具有一用于执行Δ-Σ调制的Δ-Σ调制器的多个信号处理分支，所述方法包括：
接收输入数据流；
将所述输入数据流拆分为多个数据流部分；
在所述多个信号处理分支的每一个信号处理分支中，对所述多个数据流部分的各个数据流部分执行带通Δ-Σ调制以产生调制信号；
将来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号进行组合以形成输出信号；
输出所述输出信号。
16.一种调制器电路，包括：
用于接收输入数据流的装置；
用于将输入数据流拆分成多个数据流部分的装置，所述数据流部分包括按时间先后顺序排列的一系列大致连续的块，每个块形成所述数据流部分的不同的一部分，其中所述块的长度设定为提供期望的噪声基底；
多个信号处理分支，每个信号处理分支包括一Δ-Σ调制器，其用于对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号，以及
用于组合来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号以形成输出信号、并用于输出所述输出信号的装置。
17.一种由调制器电路执行的方法，所述调制器电路包括具有一用于执行Δ-Σ调制的Δ-Σ调制器的多个信号处理分支，所述方法包括：
接收输入数据流；
将所述输入数据流拆分为多个数据流部分，所述数据流部分包括按时间先后顺序排列的一系列大致连续的块，每个块形成所述数据流部分的不同的一部分，其中所述块的长度设定为提供期望的噪声基底；
在所述多个信号处理分支的每一个信号处理分支中，对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号；
将来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号进行组合以形成输出信号；
输出所述输出信号。
18.一种调制器电路，包括：
第一电路部分和第二电路部分，其中每个电路部分产生一相应的输出信号；以及
用于产生组合的输出信号的装置，该组合的输出信号来自每个电路部分的所述相应的输出信号，
其中所述产生过程包括分别对所述相应的输出信号使用相应的窗函数，以及将得到的信号相加以形成所述组合的输出信号；
其中每个电路部分包括：
用于接收输入数据流的装置；
用于将所述输入数据流拆分为多个数据流部分的装置；
多个信号处理分支，每个的信号处理分支包括一Δ-Σ调制器，其用于对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号；以及
用于组合来自所述多个数据流部分中的每一个数据流部分的相应的调制信号以形成输出信号的装置。
19.根据权利要求18所述的调制器电路，其特征在于，所述应用相应的窗函数包括对所述第一输出信号和所述第二输出信号中的每一个应用相应的时间依赖权重。
20.根据权利要求19所述的调制器电路，其特征在于，将应用于所述第一输出信号和所述第二输出信号的所述相应的时间依赖权重相加到一起，以产生一常数（例如1）。
21.根据权利要求19至20任一项所述的调制器电路，其特征在于，所述相应的时间依赖权重以基本为三角的波形方式随时间变化。
22.根据权利要求21所述的调制器电路，其特征在于，所述基本为三角形的波形包括基本连续的三角波形，其中三角波形的边实质为线性。
23.根据权利要求19至20任一项所述的调制器电路，其特征在于，所述相应的时间依赖权重以阶梯式波形的方式随时间变化。
24.根据权利要求23所述的调制器电路，其特征在于，所述相应的时间依赖权重以阶梯式但一般为三角形的波形方式随时间变化。
25.根据权利要求19至24任一项所述的调制器电路，其特征在于，所述第一电路部分的多个数据流部分相比所述第二电路部分的多个另外数据流部分在时间上有所偏移。
26.根据权利要求19至25任一项所述的调制器电路，其特征在于，在所述多个数据流部分的每个数据流部分的始末端，施加到所述相应的输出信号中的一第一者的权重实质上为零；在所述多个另外数据流部分的每个数据流部分的始末端，施加到所述相应的输出信号中的一第二者的权重实质上为零。
27.一种由调制器电路执行的方法，所述调制器电路包括第一电路部分和第二电路部分，所述方法包括：
在所述第一电路部分和第二电路部分的每一个上产生一相应的输出信号；以及
产生组合的输出信号，该组合的输出信号来自每个电路部分的所述相应的输出信号，
其中产生组合的输出信号的过程包括分别对所述相应的输出信号使用相应的窗函数，以及将得到的信号相加以形成所述组合的输出信号；
其中在所述第一电路部分和第二电路部分的每一个上产生一相应的输出信号包括：
接收输入数据流；
将所述输入数据流拆分为多个数据流部分；
在多个信号处理分支的每一个信号处理分支中，对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号；
将来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号进行组合以形成所述相应的输出信号。
28.一种调制器电路，包括：
用于接收输入数据流的装置；
用于将输入数据流拆分成多个数据流部分的装置，所述数据流部分包括按时间先后顺序排列的一系列大致连续的块，每个块形成所述数据流部分的不同的一部分，所述大致连续的块中的每一个块的一部分为所述序列的至少一个相邻块所共用；
多个信号处理分支，每个信号处理分支包括一Δ-Σ调制器，其用于对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号，以及。

Claims (33)

1.一种调制器电路，包括：
用于接收具有载波频率的输入数据流的装置；
用于将输入数据流拆分成多个数据流部分的装置；
多个信号处理分支，每个信号处理分支包括用于对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号的装置；
用于组合来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号以形成输出信号、并用于以所述载波频率输出所述输出信号的装置。
2.根据权利要求1所述的调制器电路，其特征在于，所述拆分装置包括解复用器，所述组合装置包括多路复用器。
3.根据权利要求1或2所述的调制器电路，其特征在于，每个所述Δ-Σ调制装置配置为工作于分支调制速率，其一般与分支的数量成反比。
4.根据权利要求3所述的调制器电路，其特征在于，所述调制速率至少大约由下式限定：
fb = fs / M
其中“fb”为分支调制速率，“fc”为使用单个Δ-Σ调制器处理具有所述载波频率的信号所需的基本调制速率，“M”为所述分支的数量。
5.根据权利要求1至4任一项所述的调制器电路，其特征在于，所述载波频率为800MHz至14GHz之间，每个Δ-Σ调制装置配置为工作于50MHz至200MHz间的分支调制速率。
6.根据权利要求1至5任一项所述的调制器电路，其特征在于，所述多个信号处理分支配置为以基本并行的方式对所述数据流部分中的每一个执行Δ-Σ调制。
7.根据权利要求1至6任一项所述的调制器电路，其特征在于，所述拆分装置可操作地将所述输入数据流拆分为按时间先后顺序排列的一系列大致连续的块，每个块形成所述数据流部分的不同的一部分。
8.根据权利要求7所述的调制器电路，其特征在于，所述大致连续的块中的每一个块的一部分为所述序列的至少一个（优选为两个）相邻块所共用。
9.根据权利要求7或8任一项所述的调制器电路，其特征在于，所述块的长度设定为提供期望的噪声基底。
10.根据权利要求1至8任一项所述的调制器电路，其特征在于，所述多个信号处理分支中的每一个分支具有用于缓冲相关数据流部分的相应的输入缓冲区。
11.根据权利要求10所述的调制器电路，其特征在于，每个所述输入缓冲区包括先入/先出（FIFO）缓冲区。
12.根据权利要求10或11所述的调制器电路，其特征在于，每个所述输入缓冲区设置于用于上采样及频移输入数据以由该分支的所述Δ-Σ调制方式来调制的装置的输入侧。
13.根据权利要求1至11任一项所述的调制器电路，其特征在于，所述多个信号处理分支中的每一个分支包括相应的用于上采样及频移输入数据以由该分支的所述Δ-Σ调制方式进行调制的装置。
14.根据权利要求1至13任一项所述的调制器电路，其特征在于，所述多个数据流部分包括多个级联的独立的数据块。
15.根据权利要求1至14任一项所述的调制器电路，其特征在于，还包括至少一噪声整形滤波器，其中所述噪声整形滤波器可操作地使用多位乘法。
16.根据权利要求15所述的调制器电路，其特征在于，所述噪声整形滤波器包括可重编程的噪声整形滤波器。
17.根据权利要求1至16任一项所述的调制器电路，其特征在于，所述调制器电路在处理每个数据流部分和处理其后的数据流部分之间可操作地重置每个所述用于执行Δ-Σ调制的装置，并将其重置为其原始内部状态。
18.根据权利要求17所述的调制器电路，其特征在于，当处理大于特定长度的数据流部分时，每个所述用于执行Δ-Σ调制的装置的阶数会导致该所述用于执行Δ-Σ调制的装置不稳定；每个所述数据流部分的大小设置为小于所述特定长度，所述用于执行Δ-Σ调制的装置在所述特定长度时变得不稳定。
19.根据权利要求1至18任一项所述的调制器电路，其特征在于，所述用于接收输入数据流的装置、所述拆分装置、所述多个信号处理分支、以及所述用于组合及用于输出的装置全部形成第一电路部分的一部分，其中所述第一电路部分的输出信号包括第一输出信号；所述调制器电路还包括：
第二电路部分，所述第二电路部分包括：
用于接收所述输入数据流的另外装置；
用于将所述输入数据流拆分为多个另外数据流部分的另外装置；
多个另外信号处理分支，每个另外的信号处理分支包括用于对所述多个另外数据流部分的各个另外数据流部分执行Δ-Σ调制以产生另外调制信号的另外装置；以及
用于组合来自所述多个另外数据流部分中的每一个另外数据流部分的相应的另外调制信号以形成另外输出信号、并用于以所述载波频率输出所述另外输出信号的另外装置；以及
用于产生来自所述第一输出信号和所述第二输出信号的组合的输出信号，其中所述产生包括分别对所述第一输出信号和所述第二输出信号应用相应的窗函数，以及将得到的信号相加以形成所述组合的输出信号。
20.根据权利要求19所述的调制器电路，其特征在于，所述应用相应的窗函数包括对所述第一输出信号和所述第二输出信号中的每一个应用相应的时间依赖权重。
21.根据权利要求19或20所述的调制器电路，其特征在于，将应用于所述第一输出信号和所述第二输出信号的所述相应的时间依赖权重相加到一起，以产生一常数（例如1）。
22.根据权利要求19至21任一项所述的调制器电路，其特征在于，所述相应的时间依赖权重以基本为三角的波形方式随时间变化。
23.根据权利要求22所述的调制器电路，其特征在于，所述基本为三角形的波形包括基本连续的三角波形，其中三角波形的边实质为线性。
24.根据权利要求19至21任一项所述的调制器电路，其特征在于，所述相应的时间依赖权重以阶梯式波形的方式随时间变化。
25.根据权利要求24所述的调制器电路，其特征在于，所述相应的时间依赖权重以阶梯式但一般为三角形的波形方式随时间变化。
26.根据权利要求19至25任一项所述的调制器电路，其特征在于，所述第一电路部分的多个数据流部分相比所述第二电路部分的多个另外数据流部分在时间上有所偏移。
27.根据权利要求20至26任一项所述的调制器电路，其特征在于，在所述多个数据流部分的每个数据流部分的始末端，施加到所述第一输出信号的权重实质上为零；在所述多个另外数据流部分的每个数据流部分的始末端，施加到所述第二输出信号的权重实质上为零。
28.一种放大器电路，包含根据权利要求1至27任一项所述的调制器电路。
29.根据权利要求28所述的放大器电路，其特征在于，所述放大器配置为工作到最高为所述Δ-Σ调制的比特速率的频率的一半。
30.根据权利要求28所述的放大器电路，其特征在于，所述放大器电路采用D级输出级的Δ-Σ调制。
31.一种装置，包括如下部件中的至少一个：采用根据权利要求1至27任一项所述的调制器电路的数模转换器；采用根据权利要求1至27任一项所述的调制器电路的模数转换器；采用根据权利要求1至27任一项所述的调制器电路的无线发射器；以及采用根据权利要求1至27任一项所述的调制器电路的无线接收器。
32.一种由调制器电路执行的方法，所述调制器电路包括具有用于执行Δ-Σ调制的装置的多个信号处理分支，所述方法包括：
接收具有载波频率的输入数据流；
将所述输入数据流拆分为多个数据流部分；
在所述多个信号处理分支的每一个信号处理分支中，对所述多个数据流部分的各个数据流部分执行Δ-Σ调制以产生调制信号；
将来自所述多个信号处理分支中的每一个信号处理分支的相应的调制信号进行组合以形成输出信号；
以所述载波频率输出所述输出信号。
33.一种计算机可实现指令产品，包括用于引起可编程计算机设备去执行如权利要求32所述的方法的计算机可实现指令。
CN201580068612.7A 2014-10-20 2015-10-20 射频放大器 Pending CN107005206A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1418622.5A GB2531532B (en) 2014-10-20 2014-10-20 Radio frequency amplifier
GB1418622.5 2014-10-20
PCT/GB2015/053126 WO2016063038A1 (en) 2014-10-20 2015-10-20 Radio frequency amplifier

Publications (1)

Publication Number Publication Date
CN107005206A true CN107005206A (zh) 2017-08-01

Family

ID=52013293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580068612.7A Pending CN107005206A (zh) 2014-10-20 2015-10-20 射频放大器

Country Status (7)

Country Link
US (1) US10686417B2 (zh)
EP (1) EP3210299A1 (zh)
JP (1) JP6734286B2 (zh)
KR (1) KR20170087879A (zh)
CN (1) CN107005206A (zh)
GB (1) GB2531532B (zh)
WO (1) WO2016063038A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615819B1 (en) 2018-11-02 2020-04-07 Huawei Technologies Co., Ltd. Modified pi-sigma-delta-modulator based digital signal processing system for wide-band applications

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
EP3249818A1 (en) * 2016-05-24 2017-11-29 Alcatel Lucent Method and apparatus for converting an input signal to an output signal
GB2555413B (en) 2016-10-25 2022-05-04 Cambridge Consultants Sampling circuitry
CN110168930B (zh) * 2016-11-21 2023-09-08 混合信号设备股份有限公司 用于rf应用的高效率功率放大器架构
US10142137B2 (en) 2017-03-02 2018-11-27 Micron Technology, Inc. Wireless devices and systems including examples of full duplex transmission
US11941516B2 (en) 2017-08-31 2024-03-26 Micron Technology, Inc. Cooperative learning neural networks and systems
US10554375B2 (en) 2017-09-11 2020-02-04 Micron Technology, Inc. Full duplex device-to-device cooperative communication
US11206050B2 (en) 2018-02-06 2021-12-21 Micron Technology, Inc. Self interference noise cancellation to support multiple frequency bands
US10187232B1 (en) * 2018-06-12 2019-01-22 Mitsubishi Electric Research Laboratories, Inc. Multi-band radio frequency transmitter
US10523478B1 (en) * 2018-06-12 2019-12-31 Mitsubishi Electric Research Laboratories, Inc. System and method for generating high speed digitized-RF signals
US10979097B2 (en) 2019-09-05 2021-04-13 Micron Technology, Inc. Wireless devices and systems including examples of full duplex transmission using neural networks or recurrent neural networks
US11258473B2 (en) 2020-04-14 2022-02-22 Micron Technology, Inc. Self interference noise cancellation to support multiple frequency bands with neural networks or recurrent neural networks
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1487111A1 (en) * 2003-06-12 2004-12-15 Northrop Grumman Corporation Conversion employing delta-sigma modulation
CN101207418A (zh) * 2006-12-18 2008-06-25 华为技术有限公司 一种数据速率控制方法及装置
WO2008114236A2 (en) * 2007-03-22 2008-09-25 National University Of Ireland Maynooth A power amplifier
CN103430475A (zh) * 2011-03-04 2013-12-04 阿尔卡特朗讯 分段的无线频谱的虚拟聚合

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4279410B2 (ja) * 1999-07-06 2009-06-17 株式会社アドバンテスト 信号処理装置およびその装置を用いた半導体デバイス試験装置
JP2004096434A (ja) 2002-08-30 2004-03-25 Prime Motion:Kk シングルビット乗算回路
US7394311B2 (en) * 2005-02-18 2008-07-01 Samsung Electronics Co., Ltd. Apparatus and method for reduced sample rate class S RF power amplifier
US7183956B1 (en) * 2005-08-10 2007-02-27 Northrop Grumman Corporation High speed digital delta-sigma modulator with integrated upsampler
EP2063536A1 (en) * 2007-11-26 2009-05-27 Alcatel-Lucent Deutschland AG A switching signal generator
US8423852B2 (en) * 2008-04-15 2013-04-16 Qualcomm Incorporated Channel decoding-based error detection
US9680498B2 (en) * 2009-06-26 2017-06-13 Syntropy Systems, Llc Sampling/quantization converters
US8437299B2 (en) * 2010-08-17 2013-05-07 Qualcomm Incorporated Radio channel aggregation and segmentation
US8665127B2 (en) 2010-12-08 2014-03-04 National Semiconductor Corporation Σ-Δ difference-of-squares RMS to DC converter with multiple feedback paths
US8755447B2 (en) * 2010-12-22 2014-06-17 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system
US10129055B2 (en) * 2011-04-21 2018-11-13 Mediatek Singapore Pte. Ltd. PA cell, PA module, wireless communication unit, RF transmitter architecture and method therefor
US9680497B2 (en) * 2014-03-26 2017-06-13 Syntropy Systems, Llc Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal
US20130021104A1 (en) * 2011-07-18 2013-01-24 Ubidyne, Inc. Amplifier arrangement
JP5919712B2 (ja) 2011-10-04 2016-05-18 住友電気工業株式会社 送信機、通信システム、及び無線基地局装置
US8831133B2 (en) * 2011-10-27 2014-09-09 Lsi Corporation Recursive digital pre-distortion (DPD)
EP2963813B1 (en) 2013-02-28 2019-06-19 Clarion Co., Ltd. Digital amplifier, three-value signal output method, and speaker
CN110168930B (zh) * 2016-11-21 2023-09-08 混合信号设备股份有限公司 用于rf应用的高效率功率放大器架构
JP6972660B2 (ja) * 2017-05-29 2021-11-24 セイコーエプソン株式会社 アイドルトーン分散装置および周波数比計測装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1487111A1 (en) * 2003-06-12 2004-12-15 Northrop Grumman Corporation Conversion employing delta-sigma modulation
CN101207418A (zh) * 2006-12-18 2008-06-25 华为技术有限公司 一种数据速率控制方法及装置
WO2008114236A2 (en) * 2007-03-22 2008-09-25 National University Of Ireland Maynooth A power amplifier
CN103430475A (zh) * 2011-03-04 2013-12-04 阿尔卡特朗讯 分段的无线频谱的虚拟聚合

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615819B1 (en) 2018-11-02 2020-04-07 Huawei Technologies Co., Ltd. Modified pi-sigma-delta-modulator based digital signal processing system for wide-band applications
WO2020088619A1 (en) * 2018-11-02 2020-05-07 Huawei Technologies Co., Ltd. Modified pi-sigma-delta-modulator based digital signal processing system for wide-band applications
CN112913148A (zh) * 2018-11-02 2021-06-04 华为技术有限公司 用于宽带应用的、基于改进派-西格玛-德尔塔调制器的数字信号处理系统

Also Published As

Publication number Publication date
JP6734286B2 (ja) 2020-08-05
GB2531532A (en) 2016-04-27
US20180302048A1 (en) 2018-10-18
WO2016063038A1 (en) 2016-04-28
EP3210299A1 (en) 2017-08-30
US10686417B2 (en) 2020-06-16
GB2531532B (en) 2020-12-30
WO2016063038A4 (en) 2016-07-07
JP2017535221A (ja) 2017-11-24
KR20170087879A (ko) 2017-07-31
GB201418622D0 (en) 2014-12-03

Similar Documents

Publication Publication Date Title
CN107005206A (zh) 射频放大器
CN109983693B (zh) 用于功率放大器的预失真的方法和电路
CN107810601B (zh) 用于预处理输入信号的装置和用于数据传输的方法
EP3678294A1 (en) Method for notch filtering a digital signal, and corresponding electronic device
JP5274014B2 (ja) 通信システム用フィルタ
JP2008509575A (ja) ディジタル帯域通過シグマ・デルタ変調器を含む全ディジタル送信機
US9991904B2 (en) Digital modulation device, and digital modulation method
JP2018524915A (ja) 波形適合可能なデジタルプリディストーション
CN103916092A (zh) 混合数字/模拟功率放大器
US10707893B2 (en) Second-order delta-sigma modulator and transmission apparatus
JP5215273B2 (ja) Δς変換器の制御値に基づいて電力増幅器を制御する送信機、プログラム及び方法
KR102616755B1 (ko) 에너지 효율적인 스펙트럼 필터링을 갖는 초고속 데이터 레이트의 디지털 밀리미터파 송신기
WO2005043763A1 (en) Frequency agile exciter
EP2037584A1 (en) Method for performing a digital to analog conversion of a digital signal, and corresponding electronic device.
EP2330734A1 (en) Power amplifier apparatus comprising digital delta-sigma modulation and a pulse with modulator and method thereof
US20140269978A1 (en) Interleaved multipath digital power amplification
US7026970B2 (en) Method and system for a multi-rate analog finite impulse response filter
Podsiadlik et al. Time-Interleaved $\Sigma\Delta $ Modulators for FPGAs
JPWO2018230112A1 (ja) Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム
Sheikh et al. Review of polyphase filtering technique in signal processing
KR20210063368A (ko) 케이블 tv 증폭기에 대한 파고율 감소 방법 및 이를 위한 회로
Cordeiro Novel Architectures for Flexible and Wideband All-Digital Transmitters
JP2011091597A (ja) 電力増幅器に対応付けてδς変換器の制御値を制御する送信機、プログラム及び方法
JPH0951271A (ja) 信号発生装置およびこれを用いた送信装置
KR101193936B1 (ko) 신호 처리 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801