CN107004586A - 兼容高介电常数/金属栅极(hk/mg)的浮置栅极(fg)/铁电偶极子非易失性存储器和逻辑器件 - Google Patents

兼容高介电常数/金属栅极(hk/mg)的浮置栅极(fg)/铁电偶极子非易失性存储器和逻辑器件 Download PDF

Info

Publication number
CN107004586A
CN107004586A CN201580064587.5A CN201580064587A CN107004586A CN 107004586 A CN107004586 A CN 107004586A CN 201580064587 A CN201580064587 A CN 201580064587A CN 107004586 A CN107004586 A CN 107004586A
Authority
CN
China
Prior art keywords
layer
oxide
coating
nitride cap
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580064587.5A
Other languages
English (en)
Inventor
X·李
J·J·徐
Z·王
B·杨
X·陈
Y·陆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107004586A publication Critical patent/CN107004586A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

使用与高介电常数/金属栅极(HK/MG)工艺兼容的工艺来制造非易失性存储器器件和逻辑器件，以用于增大的单元密度和更大规模的集成。掺杂氧化物层(诸如掺杂硅的氧化铪(HfO2)层)被实现为非易失性存储器器件中的铁电偶极子层。

Description

兼容高介电常数/金属栅极(HK/MG)的浮置栅极(FG)/铁电偶 极子非易失性存储器和逻辑器件
公开领域
本文中描述的各种实施例涉及半导体器件，尤其涉及非易失性存储器和逻辑器件。
背景技术
包括非易失性存储器器件和逻辑器件的集成电路设备中的金属氧化物半导体(MOS)晶体管已经被缩减到越来越小的尺寸。在非易失性存储器器件中，已经将纳米晶体提议为常规浮置栅极的替代以缩小隧道氧化物的厚度。在常规的基于纳米晶体的非易失性存储器器件中，通常通过福勒-诺德海姆(Fowler-Nordheim)(FN)隧穿来达成编程和擦除操作。然而，常规的基于纳米晶体的非易失性存储器器件的制造过程可能与高介电常数/金属栅极(HK/MG)工艺(其正变得受到制造高密度的存储器器件的欢迎)不兼容。另外，常规的基于纳米晶体的非易失性存储器器件可能由于它们的降级机制而遭受电荷损失。另外，即使实现纳米晶体以减小隧道氧化物的厚度，非易失性存储器器件的进一步缩小也可能由于通过纳米晶体工艺强加于器件密度的限制而受限。
概览
本发明的示例性实施例涉及兼容高介电常数/金属栅极(HK/MG)的浮置栅极(FG)/铁电偶极子非易失性存储器和逻辑器件及其制造方法。
在一实施例中，提供了一种非易失性存储器，该非易失性存储器包括：金属栅极；浮置栅极；以及耦合至该金属栅极和该浮置栅极的氧化物层，其中该浮置栅极可操作用于通过Fowler-Nordheim(FN)隧穿操作来编程或擦除，或者该氧化物层可操作用于通过电位偶极子切换操作来编程或擦除。
在另一实施例中，提供了一种逻辑器件，该逻辑器件包括：半导体鳍；在该半导体鳍上的高介电常数(HK)氧化物层；耦合至该HK氧化物层的第一氮化物盖；耦合至该第一氮化物盖的第二氮化物盖；以及耦合至该第二氮化物盖的金属栅极。
在另一实施例中，提供了一种制造器件的方法，该方法包括：形成半导体鳍；在该半导体鳍上形成高介电常数(HK)氧化物层；在该HK氧化物层上形成第一氮化物盖作为浮置栅极；在该第一氮化物盖上形成第二氮化物盖；以及在该第二氮化物盖上形成金属栅极。
在又一实施例中，提供了一种制造器件的方法，该方法包括用于以下操作的步骤：形成半导体鳍；在该半导体鳍上形成高介电常数(HK)氧化物层；在该HK氧化物层上形成第一氮化物盖作为浮置栅极；在该第一氮化物盖上形成第二氮化物盖；以及在该第二氮化物盖上形成金属栅极。
附图简述
给出附图以帮助对本发明的实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
图1是N型非易失性存储器器件的实施例的横截面视图。
图2是P型非易失性存储器器件的实施例的横截面视图。
图3是N型非易失性存储器器件的另一实施例的横截面视图。
图4是P型非易失性存储器器件的另一实施例的横截面视图。
图5A和5B分别是解说非易失性存储器器件的编程和擦除操作的简化示图。
图6是解说用于制造逻辑器件的方法的实施例的简化流程图。
图7是解说用于制造非易失性存储器器件的方法的实施例的简化流程图。
图8A和8B分别是解说非易失性存储器器件或逻辑器件的传入晶片准备和分隔件形成的横截面和俯视平面图。
图9A和9B分别是解说非易失性存储器器件或逻辑器件的界面层(IL)沉积和化学机械平坦化(CMP)的横截面和俯视平面图。
图10A和10B分别是解说在非易失性存储器器件或逻辑器件中移除诸分隔件之间的虚设多晶硅层和虚设氧化物层以及形成界面层的横截面和俯视平面图。
图11A和11B分别是解说在非易失性存储器器件或逻辑器件中在沉积氮化物层之后沉积高介电常数(HK)氧化物层的横截面和俯视平面图。
图12A和12B分别是解说在非易失性存储器器件或逻辑器件中沉积掺杂氧化物层的横截面和俯视平面图。
图13A和13B分别是解说将旋涂电介质(SOD)或其他掩模材料应用于非易失性存储器器件的横截面和俯视平面图。
图14A和14B分别是解说在制造逻辑器件中移除掺杂氧化物层器件的横截面和俯视平面图。
图15A和15B分别是解说在制造非易失性存储器器件中移除SOD并且形成第二氮化物盖的横截面和俯视平面图。
图16A和16B分别是解说在逻辑器件中形成第二氮化物盖的横截面和俯视平面图。
图17A和17B分别是解说在非易失性存储器器件中用于第二氮化物盖的顶部上的金属栅极形成的附加层的横截面和俯视平面图。
图18A和18B分别是解说在逻辑器件中用于第二氮化物盖的顶部上的金属栅极形成的附加层的横截面和俯视平面图。
图19A和19B分别是解说金属栅极平坦化工艺被应用于非易失性存储器器件之后的非易失性存储器器件的实施例的横截面和俯视平面图。
图20A和20B分别是解说金属栅极平坦化工艺被应用于逻辑器件之后的逻辑器件的实施例的横截面和俯视平面图。
详细描述
本公开的诸方面在以下针对具体实施例的描述和相关附图中描述。可以设计替换实施例而不会脱离本公开的范围。另外，众所周知的要素将不被详细描述或将被省去以便不与本公开的相关细节相混淆。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“实施例”并不要求所有实施例都包括所讨论的特征、优点、或工作模式。
本文所使用的术语仅出于描述特定实施例的目的，而并不旨在限定各实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、要素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、要素、组件和/或其群组的存在或添加。此外，要理解，单词”或”与布尔运算符“OR(或)”具有相同含义，即它涵盖了“任一者”以及“两者”的可能性并且不限于“异或”(“XOR”)，除非另有明确声明。还应理解，两个毗邻单词之间的符号“/”具有与“或”相同的意思，除非另有明确声明。另外，除非另有明确声明，诸如“连接到”、“耦合到”或“处于通信”之类的短语并不限于直接连接。
图1是N型非易失性存储器器件的实施例的横截面视图。图1的横截面视图是跨半导体鳍102(诸如硅鳍)取得的，该半导体鳍102提供在P阱104上，该P阱104提供在P基板106上。在一实施例中，还提供了浅沟槽隔离(STI)层108。半导体鳍102、P阱104、P基板106以及STI层108可通过使用用于常规鳍状场效应晶体管(FinFET)的工艺来制造。在图1中示出的实施例中，在半导体鳍102上提供了隧穿氧化物110。在一实施例中，隧穿氧化物110包括高介电常数(HK)氧化物层。该HK氧化物层可以是诸如氧化铪(HfO2)层之类的金属氧化物层。在另一实施例中，在隧穿氧化物110与半导体鳍102之间提供了界面层(IL)112。
在图1中示出的实施例中，在隧穿氧化物110上提供块氧化物层或铁电偶极子层114，并且在块氧化物层或铁电偶极子层114上提供金属栅极116。在一实施例中，块氧化物层或铁电偶极子层114包括氧化物层或掺杂氧化物层(诸如掺杂HfO2层)。在另一实施例中，掺杂HfO2层包括掺杂硅的HfO2层。在块氧化物层114的情形中，该器件包括浮置栅极存储器件。在铁电偶极子层114的情形中，该器件包括铁电/浮置栅极存储器件。在图1中示出的实施例中，金属栅极116包括N型金属栅极，但是在其他实施例中，金属栅极116可包括P型金属栅极，这将关于图2和4更详细地描述。
在图1中示出的实施例中，在隧穿氧化物110与块氧化物层或铁电偶极子层114之间提供氮化物盖118。在一实施例中，氮化物盖118包括氮化钛(TiN)层，但是在诸替换实施例中也可以使用其他类型的氮化物。在一实施例中，氮化物盖118用作浮置栅极。可在隧穿氧化物110与块氧化物层或铁电偶极子层114之间或者在块氧化物层或铁电偶极子层114与金属栅极116之间提供一个或多个附加的盖层，其示例性实施例将关于图19A-B更详细地描述。在图1中示出的实施例中，非易失性存储器器件进一步包括：耦合至隧穿氧化物110的界面层(IL)120和耦合至金属栅极116的金属层122。在一实施例中，氮化物盖浮置栅极118或铁电偶极子层114用作非易失性存储器器件中的数据存储层，该数据存储层能够被编程和擦除。用于N型非易失性存储器器件的编程和擦除操作可以通过改变氮化物盖浮置栅极118中的电荷或者切换铁电偶极子层114中的偶极子来执行。编程和擦除操作的实施例将关于图5A和5B更详细地描述，图5A和5B解说浮置栅极存储器件的Fowler-Nordheim(FN)隧穿和铁电偶极子存储器件的偶极子切换操作。
图2是P型非易失性存储器器件的实施例的横截面视图。图2中示出的实施例中的P型非易失性存储器器件类似于图1中示出的实施例中的N型器件，区别在于金属栅极包括取代N型金属栅极的P型金属栅极以及在P基板上提供了取代P阱的N阱。参照图2，在N阱204上提供半导体鳍202(诸如硅鳍)，在P基板206上提供该N阱204。在一实施例中，还提供了STI层208。图2中的半导体鳍202、STI层208、N阱204、P基板206的结构类似于图1中示出的对应结构，区别在于图1中的P阱104由图2中的N阱204替代。参照图2，在半导体鳍202上提供了隧穿氧化物210。在一实施例中，隧穿氧化物210包括高介电常数(HK)氧化物层。该HK氧化物层可以是金属氧化物层(诸如HfO2层)。在另一实施例中，在隧穿氧化物210与半导体鳍202之间提供了界面层(IL)212。
在图2中，在隧穿氧化物210上提供块氧化物层或铁电偶极子层214，并且在该块氧化物层或铁电偶极子层214上提供金属栅极。在一实施例中，铁电偶极子层214包括掺杂氧化物层(例如，诸如硅掺杂HfO2层之类的掺杂HfO2层)。在块氧化物层214的情形中，该器件包括浮置栅极存储器件。在铁电偶极子层214的情形中，该器件包括铁电/浮置栅极存储器件。在图2中示出的实施例中，金属栅极216包括P型金属栅极。在另一实施例中，在隧穿氧化物210与块氧化物层或铁电偶极子层214之间提供氮化物盖218。氮化物盖218可包括TiN层，但是其他类型的氮化物也可以在诸替换实施例中被用作浮置栅极。可在隧穿氧化物210与块氧化物层或铁电偶极子层214之间或者在块氧化物层或铁电偶极子层214与金属栅极216之间提供一个或多个附加的盖层，其示例性实施例将关于图19A-B更详细地描述。
类似于图1中示出的实施例，图2中示出的实施例中的P型非易失性存储器器件进一步包括：耦合至隧穿氧化物210的界面层(IL)220和耦合至金属栅极216的金属层222。在一实施例中，用于P型非易失性存储器器件的编程和擦除操作可以通过改变氮化物盖浮置栅极218中的电荷或者切换铁电偶极子层214中的偶极子来执行。在一实施例中，编程和擦除操作通过浮置栅极存储器件的FN隧穿以及通过电偶极子存储器件的电场偶极子切换来达成，这将关于图5A和5B更详细地描述。
图3是N型非易失性存储器器件的另一实施例的横截面视图。图3中示出的实施例中的N型非易失性存储器器件类似于图1中示出的实施例，区别在于隧穿氧化物和氮化物盖不在IL与块氧化物层或铁电偶极子层之间垂直延伸。参照图3，以类似于图1中示出的实施例的方式提供了半导体鳍302(诸如硅鳍)、P阱304、P基板306以及STI层308。在图3中示出的实施例中，在半导体鳍302上提供了隧穿氧化物310。在一实施例中，隧穿氧化物310包括高介电常数(HK)氧化物层，其可以是诸如氧化铪(HfO2)层之类的金属氧化物层。在另一实施例中，可在隧穿氧化物310与半导体鳍302之间提供界面层(IL)312。
在图3中示出的实施例中，在隧穿氧化物310上提供块氧化物层或铁电偶极子层314，并且在块氧化物层或铁电偶极子层314上提供金属栅极316。在一实施例中，铁电偶极子层314包括掺杂氧化物层(例如，诸如硅掺杂HfO2层之类的掺杂HfO2层)。在块氧化物层314的情形中，该器件包括浮置栅极存储器件。在铁电偶极子层314的情形中，该器件包括铁电/浮置栅极存储器件。在图3中示出的实施例中，金属栅极316包括N型金属栅极。在一实施例中，在金属栅极316上提供金属层322。在另一实施例中，在隧穿氧化物310与块氧化物层或铁电偶极子层314之间提供氮化物盖318。氮化物盖318可包括用作浮置栅极的氮化钛(TiN)层或另一类型的氮化物层。在其他实施例中，可以在隧穿氧化物310与块氧化物层或铁电偶极子层314之间或者在块氧化物层或铁电偶极子层314与金属栅极316之间提供一个或多个附加的盖层。在图3中，N型非易失性存储器器件还包括界面层(IL)320。
与图1中的N型非易失性存储器器件的实施例不同，如图3中示出的N型非易失性存储器器件的实施例中的IL 320与块氧化物层或铁电偶极子层314的诸垂直表面直接接触，因为隧穿氧化物310和氮化物盖318的这些层不在IL320与块氧化物层或铁电偶极子层314之间垂直延伸。在一实施例中，如图3中示出的N型非易失性存储器器件能够以与图1中示出的实施例中的N型非易失性存储器器件相同的方式，使用浮置栅极存储器件的FN隧穿和铁电偶极子存储器件的电场偶极子切换来执行编程和擦除操作。
图4是P型非易失性存储器器件的另一实施例的横截面视图。图4中示出的实施例中的P型非易失性存储器器件类似于图2中示出的实施例，区别在于隧穿氧化物和氮化物盖不在IL与块氧化物层或铁电偶极子层之间垂直延伸。在图4中，以类似于图2中示出的实施例的方式提供了半导体鳍402(诸如硅鳍)、N阱404、P基板406以及STI层408。在图4中示出的实施例中，在半导体鳍402上提供了隧穿氧化物410。在一实施例中，隧穿氧化物410包括高介电常数(HK)氧化物层，其可以是诸如氧化铪(HfO2)层之类的金属氧化物层。在另一实施例中，可在隧穿氧化物410与半导体鳍402之间提供界面层(IL)412。
在图4中示出的实施例中，在隧穿氧化物410上提供块氧化物层或铁电偶极子层414，并且在块氧化物层或铁电偶极子层414上提供金属栅极416。在一实施例中，铁电偶极子层414包括掺杂氧化物层(例如，诸如硅掺杂HfO2层之类的掺杂HfO2层)。对于块氧化物层414的情形，该器件包括浮置栅极存储器件。对于铁电偶极子层414的情形，该器件包括铁电/浮置栅极存储器件。在图4中示出的实施例中，金属栅极416包括P型金属栅极。在一实施例中，在金属栅极416上提供金属层422。在另一实施例中，在隧穿氧化物410与块氧化物层或铁电偶极子层414之间提供氮化物盖418。氮化物盖418可包括用作浮置栅极的氮化钛(TiN)层或另一类型的氮化物层。在其他实施例中，可以在隧穿氧化物410与块氧化物层或铁电偶极子层414之间或者在块氧化物层或铁电偶极子层414与金属栅极416之间提供一个或多个附加的盖层。在图3中，N型非易失性存储器器件还包括界面层(IL)420。
与图2中的P型非易失性存储器器件的实施例不同，如图4中示出的P型非易失性存储器器件的实施例中的IL 420与铁电偶极子层414的诸垂直表面直接接触，因为隧穿氧化物410和氮化物盖418的这些层不在IL 420与块氧化物层或铁电偶极子层414之间垂直延伸。在一实施例中，如图4中示出的P型非易失性存储器器件能够以与图2中示出的实施例中的P型非易失性存储器器件相同的方式，使用浮置栅极存储器件的FN隧穿和铁电偶极子存储器件的电位偶极子切换来执行编程和擦除操作。
图5A和5B分别是解说根据本公开的实施例的非易失性存储器器件的示例性编程和擦除操作的简化示图。在解说示例性编程操作的图5A中，电流J电子通过界面层(IL)502将电子注入隧穿氧化物504或电切换跨铁电偶极子层的电位。在一实施例中，界面层(IL)502包括一层氧化硅(SiO2)，而隧穿氧化物504包括一层氧化铪(HfO2)。为了简化解说，诸如势垒层之类的中间层在图5A和5B中被省略。在图5A中，一旦电子被注入隧穿氧化物504，隧穿氧化物504就经历Fowler-Nordheim(FN)隧穿，这进而导致浮置栅极电荷的改变或导致铁电偶极子层506(也称为块状偶极子层)上的电位切换以如由箭头508指示的那样切换其偶极子方向。在一实施例中，块状偶极子层包括掺杂HfO2，例如，硅掺杂HfO2。
一旦铁电偶极子层506中的偶极子的方向响应于由电切换电位导致的偶极子切换操作而被切换，电荷就被保持在或存储在浮置栅极中，该浮置栅极在一实施例中包括铁电偶极子层506。在一实施例中，在隧穿氧化物504与块氧化物层或铁电偶极子层506之间提供可包括氮化钛(TiN)层的氮化物盖512。在一实施例中，控制栅极(诸如金属栅极510)通过一个或多个势垒层或盖层来耦合至块氧化物层或铁电偶极子层506，该势垒层或盖层可包括氮化钽(TaN)、钛铝(TiAl)合金、或氮化钛(TiN)。块氧化物层或铁电偶极子层506与金属栅极510之间的势垒层或盖层的示例将关于图19A-B来更详细地描述。在另一实施例中，金属栅极510包括钨(W)。
图5B解说了擦除操作中的图5A的非易失性存储器器件。在图5B中，电流J电子被施加于IL 502，但是在与用于如图5A中描绘的编程操作的电流的方向相反的方向上。参照图5B，在电流J电子被施加于IL 502时，电子被从隧穿氧化物504或跨电偶极子层的电切换电位汲取。一旦电子被从隧穿氧化物504汲取或电偶极子被反向切换，它就在与如图5A中描绘的编程操作中的FN隧穿或电偶极子的方向相反的FN隧穿或电偶极子的方向上经历变化。参照图5B，浮置栅极存储器件的隧穿氧化物504中的FN隧穿和/或电切换跨电偶极子层的电位导致对于铁电偶极子存储器件而言，铁电偶极子层506如由箭头514指示的那样切换它的偶极子方向，由此移除存储在浮置栅极中的电荷或者使铁电偶极子层506的方向反向。一旦存储在浮置栅极中的电荷被移除或者电偶极子层的方向被反转，就完成了擦除操作。
图6是解说用于制造逻辑器件的方法的实施例的简化流程图，而图7是解说用于制造非易失性存储器器件的方法的实施例的简化流程图。在一实施例中，逻辑器件可以按与非易失性存储器器件类似的方式来制造，区别在于逻辑器件不包括浮置栅极，该浮置栅极在一实施例中包括诸如掺杂HfO2层或硅掺杂HfO2层之类的铁电偶极子层。参照解说用于制造逻辑器件的方法的图6，在步骤602中形成半导体鳍。在一实施例中，半导体鳍包括硅鳍。随后在步骤604中，在半导体鳍上形成高介电常数(HK)氧化物层。在一实施例中，HK氧化物层包括氧化铪(HfO2)层。在HK氧化物层被形成之后，在步骤606中，在该HK氧化物层上形成第一氮化物盖。在一实施例中，第一氮化物盖包括氮化钛(TiN)。随后在步骤608中，在第一氮化物盖上形成第二氮化物盖。在一实施例中，第二氮化物盖包括氮化钽(TaN)。随后在步骤610中，在第二氮化物盖上形成金属栅极。用于制造高介电常数/金属栅极(HK/MG)逻辑器件的工艺步骤的实施例将关于图8A-20B来更详细地描述。
图7是解说用于制造HK/MG非易失性存储器器件的方法的实施例的简化流程图，该HK/MG非易失性存储器器件具有浮置栅极或包括铁电偶极子层的铁电偶极子栅极。在图7中，在步骤702中形成半导体鳍。在一实施例中，半导体鳍包括硅鳍。随后在步骤704中，在半导体鳍上形成高介电常数(HK)氧化物层。在一实施例中，HK氧化物层包括氧化铪(HfO2)层。在HK氧化物层被形成之后，在步骤706中，在该HK氧化物层上形成第一氮化物盖。在一实施例中，第一氮化物盖包括用作浮置栅极的氮化钛(TiN)。在第一氮化物盖被形成之后，在步骤708中，在该第一氮化物盖上形成块氧化物栅极层或掺杂氧化物层。在一实施例中，掺杂氧化物层包括掺杂氧化铪(HfO2)层。在另一实施例中，掺杂氧化物层包括掺杂硅的HfO2层。
在第一氮化物盖上形成掺杂氧化物层之后，在步骤710中，在该掺杂氧化物层上形成第二氮化物盖。在一实施例中，第二氮化物盖包括氮化钽(TaN)。随后在步骤712中，在第二氮化物盖上形成金属栅极。在步骤714中，随后将掺杂氧化物层退火以形成铁电偶极子层。在一实施例中，包括掺杂HfO2层的掺杂氧化物层经受快速激光退火工艺，该快速激光退火工艺将掺杂HfO2层转换成块状铁电偶极子层。在另一实施例中，快速激光退火工艺是毫秒(ms)退火工艺，其是在1毫秒或小于1毫秒中完成的闪速退火工艺。制造具有铁电偶极子的HK/MG非易失性存储器器件的工艺步骤的实施例将关于图8A-20B来更详细地描述。
图8A-20B是解说用于制造HK/MG逻辑器件和具有铁电偶极子的HK/MG非易失性存储器器件的过程的实施例的横截面和俯视平面图。图8A是沿着半导体鳍802取得的横截面视图，其解说传入晶片准备和分隔件形成。在图8A中，在半导体鳍802上形成虚设氧化物层804，在该虚设氧化物层804上形成虚设多晶硅层806，以及在该虚设多晶硅层806和该虚设氧化物层804的侧面上的半导体鳍802上形成分隔件808。为了解说目的，图8A的横截面视图是沿着半导体鳍取得的，而以上描述的图1-4的横截面视图是跨半导体鳍取得的。换言之，图8A的横截面视图在垂直于图1-4的横截面视图的平面的平面上。图8B是解说半导体鳍802、虚设多晶硅层806、分隔件808、以及暴露在不由半导体鳍802、虚设多晶硅层806和分隔件808占据的区域中的浅沟槽隔离(STI)层810的位置的俯视平面图。
图9A是沿着半导体鳍802取得的横截面视图，其解说界面层(IL)沉积和化学机械平坦化(CMP)。在图9A中，半导体鳍802、虚设氧化物层804、虚设多晶硅层806以及分隔件808与图8A中相同。在图9A中，在半导体鳍802上方沉积界面层(IL)812。在作为对应于图9A的横截面视图的俯视平面图的图9B中，在STI层以及半导体鳍(在图9B的俯视平面图中未示出，因为STI层和半导体鳍被IL 812覆盖)上方沉积IL 812。在IL沉积之后对IL 812的顶部应用抛光或平坦化工艺(例如，CMP工艺)之后，虚设多晶硅层806和分隔件808的顶表面被暴露。
图10A是沿着半导体鳍802取得的横截面视图，其解说了分隔件之间的虚设多晶硅层和虚设氧化物层的移除以及界面层的形成。在图10A中，在移除虚设多晶硅层和虚设氧化物层之后，形成分隔件808之间的中空空间814，并且在分隔件808之间的中空空间814内的半导体鳍802的顶部上形成界面层816。在对应于图10A的横截面视图的图10B的俯视平面图中，仅在分隔件808之间的半导体鳍的暴露部分上方形成界面层816，而分隔件808之间的STI层810的诸区域在移除虚设多晶硅层和虚设氧化物层之后保持暴露。在一实施例中，界面层816包括氧化物。在另一实施例中，界面层816包括氧化硅(SiO2)。
图11A是沿着半导体鳍802取得的横截面视图，其解说了在氮化物层的沉积之后的高介电常数(HK)氧化物层的沉积。在图11A中，在界面层816的上方以及分隔件808和IL 812的上方沉积一层高介电常数(HK)材料818。在一实施例中，HK材料包括诸如HfO2之类的HK氧化物材料。在另一实施例中，通过使用原子层沉积(ALD)工艺来将该层HK材料818沉积在界面层816、分隔件808以及IL 812上。在沉积HK材料818之后，在该层HK材料818上沉积第一氮化物盖820。在一实施例中，第一氮化物盖820包括氮化钛(TiN)，但是在诸替换实施例中也可以沉积其他类型的氮化物。图11B是对应于图11A的横截面视图的俯视平面图，其示出了在分隔件之间的中空空间上方以及分隔件以外的IL上方沉积第一氮化物盖820。
图12A是沿着半导体鳍802取得的横截面视图，其解说了在用于制造HK/MG器件的工艺步骤的实施例中的掺杂氧化物层的沉积。参照图12A，在第一氮化物盖820上沉积掺杂氧化物层822。在一实施例中，掺杂氧化物层822包括掺杂HfO2。在另一实施例中，掺杂氧化物层822包括掺杂硅的HfO2。在一实施例中，通过使用原子层沉积(ALD)工艺来将掺杂氧化物层822沉积在第一氮化物盖820上。图12B是对应于图12A的横截面视图的俯视平面图，其示出了在第一氮化物盖上方沉积掺杂氧化物层822。
图13A是沿着半导体鳍802取得的横截面视图，其解说了在如图12A-B中解说的工艺步骤之后，在用于制造HK/MG非易失性存储器器件的工艺步骤的实施例中应用旋涂电介质(SOD)或其他掩模材料。虽然图8A-12B中解说的先前工艺步骤可被应用于HK/MG逻辑器件和HK/MG非易失性存储器器件两者的制造中的工艺步骤的实施例，但是如图13A中解说的SOD或其他掩模材料的应用也适用于制造HK/MG非易失性存储器器件的实施例中，因为SOD或其他掩模材料在除了非易失性存储器之外的逻辑器件的制造中可能不是必需的。在图13A中，旋涂电介质(SOD)824或其他掩模材料被施加在掺杂氧化物层822的上方，以覆盖分隔件808之间的中空区域以及IL 812上方的掺杂氧化物层822的顶部两者。图13B是对应于图13A的横截面视图的俯视平面图，其示出了覆盖该器件的所有部分的SOD 824。
图14A是沿着半导体鳍802取得的横截面视图，其解说了在如图12A-B中解说的工艺步骤之后，在用于制造HK/MG逻辑器件的工艺步骤的实施例中移除掺杂氧化物层。在图14A中，不存在掺杂氧化物层，并且在掺杂氧化物层被移除之后，第一氮化物盖820再次被暴露。在一实施例中，通过蚀刻工艺来移除掺杂氧化物层(其可以是掺杂硅的HfO2层或另一类型的氧化物层)。在另一实施例中，通过经缓冲的氧化物蚀刻(BOE)工艺来移除掺杂氧化物层。图14B是对应于图14A的横截面视图的俯视平面图，其示出了在掺杂氧化物层的移除之后第一氮化物盖820被暴露。
图15A是沿着半导体鳍802取得的横截面视图，其解说了在如图13A-B中解说的工艺步骤之后，在用于制造HK/MG非易失性存储器器件的工艺步骤的实施例中SOD的移除和第二氮化物盖的形成。在图15A中，移除如图13A中示出的SOD 824，并且在掺杂氧化物层822上形成第二氮化物盖826。在一实施例中，第二氮化物盖826包括氮化钽(TaN)，但是也可以使用其他类型的氮化物。在一实施例中，通过使用势垒沉积工艺，在掺杂氧化物层822的表面上沉积第二氮化物盖826。在另一实施例中，可通过原子层沉积(ALD)工艺来形成第二氮化物盖826。图15B是对应于图15A的横截面视图的俯视平面图，其示出了在掺杂氧化物层的上方沉积第二氮化物盖826。
图16A是沿着半导体鳍802取得的横截面视图，其解说了在如图14A-B中解说的工艺步骤之后，在用于制造HK/MG逻辑器件的工艺步骤的实施例中的第二氮化物盖的形成。因为在除了非易失性存储器之外的HK/MG逻辑器件的制造中没有施加SOD或其他掩模材料，所以在这一实施例中不需要移除SOD或其他掩模材料。在图16A中，在第一氮化物盖820上直接形成第二氮化物盖826，因为在除了非易失性存储器之外的逻辑器件中，不存在用于形成铁电偶极子层的掺杂氧化物层。在一实施例中，第二氮化物盖826包括氮化钽(TaN)，但是也可以使用其他类型的氮化物。在一实施例中，通过使用势垒沉积工艺，在第一氮化物盖820的表面上沉积第二氮化物盖826。在另一实施例中，可通过原子层沉积(ALD)工艺来形成第二氮化物盖826。图16B是对应于图16A的横截面视图的俯视平面图，其示出了在第一氮化物盖的上方沉积第二氮化物盖826。与图15A的非易失性存储器器件相比，图16A的逻辑器件类似于在沉积第二氮化物盖之后的图15A的非易失性存储器器件，区别在于图16A的逻辑器件缺乏图15A的掺杂氧化物层。
图17A是沿着半导体鳍802取得的横截面视图，其解说了在如图15A-B中解说的工艺步骤之后，在用于制造HK/MG非易失性存储器器件的工艺步骤的实施例中，用于第二氮化物盖的顶部上的金属栅极形成的附加层。在图17A中，在第二氮化物盖826上形成金属层828。在一实施例中，金属层828可包括诸如钛铝(TiAl)合金之类的合金。在另一实施例中，金属层828可被实现为NMOS栅极功函数金属。在一实施例中，在金属层828上沉积附加的氮化物势垒层830。在另一实施例中，氮化物势垒层830包括氮化钛(TiN)。在一实施例中，在氮化物势垒层830的顶部上形成诸如钨(W)之类的金属填充物832。在非易失性存储器器件的顶部被平坦化之前，金属填充物832覆盖该器件的整个区域，如在图17B的俯视平面图中示出的。
图18A是沿着半导体鳍802取得的横截面视图，其解说了在如图16A-B中解说的工艺步骤之后，在用于制造HK/MG逻辑器件的工艺步骤的实施例中，用于第二氮化物盖的顶部上的金属栅极形成的附加层。在一实施例中，用于图18A的HK/MG逻辑器件的金属栅极形成的附加层可以按与图17A的HK/MG非易失性存储器器件的金属栅极形成类似的方式来制造。在图17A中，在第二氮化物盖826上形成金属层828，在该金属层828上形成附加的氮化物势垒层830。在一实施例中，金属层828可包括：用于实现为NMOS栅极功函数金属的诸如钛铝(TiAl)合金之类的合金。在一实施例中，氮化物势垒层830包括氮化钛(TiN)。在一实施例中，在氮化物势垒层830的顶部上形成诸如钨(W)之类的金属填充物832。在HK/MG逻辑器件的顶部被平坦化之前，金属填充物832覆盖该器件的整个区域，如在图18B的俯视平面图中示出的。
图19A是沿着半导体鳍802取得的横截面视图，其解说了在金属栅极平坦化工艺被应用于非易失性存储器器件之后的HK/MG非易失性存储器器件的实施例。在一实施例中，化学机械平坦化(CMP)工艺被应用于该器件的顶部以形成金属栅极，以使得IL 812、分隔件808、HK材料818、第一氮化物盖820、掺杂氧化物层822、第二氮化物盖826、金属层828、氮化物势垒层830以及金属填充物832暴露在该器件的顶表面834上。图19B是对应于图19A的横截面视图的俯视平面图，其示出了暴露在分隔件808之间的顶表面上的层818、820、822、826、828、830以及832的条纹，其中分隔件808将这些层与IL 812分隔开。在一实施例中，将退火工艺应用于非易失性存储器器件以将掺杂氧化物层822(诸如掺杂硅的HfO2层)转换成块状铁电偶极子层。在另一实施例中，可以应用诸如激光毫秒(ms)退火工艺之类的快速激光退火工艺，以将掺杂氧化物层822转换成块状铁电偶极子层，以用于非易失性存储器中的编程/擦除操作。在一实施例中，快速激光退火。
图20A是沿着半导体鳍802取得的横截面视图，其解说了在金属栅极平坦化工艺被应用于该器件之后的HK/MG逻辑器件的实施例。图20A的HK/MG逻辑器件类似于图19A的HK/MG非易失性存储器器件，区别在于图20A的逻辑器件缺乏在图19A的非易失性存储器器件中用作块状铁电偶极子层的掺杂氧化物层。参照图20A，化学机械平坦化(CMP)工艺被应用于逻辑器件的顶部以形成金属栅极，以使得IL 812、分隔件808、HK材料818、第一氮化物盖820、第二氮化物盖826、金属层828、氮化物势垒层830以及金属填充物832暴露在该器件的顶表面834上。图20B是对应于图20A的横截面视图的俯视平面图，其示出了暴露在分隔件808之间的顶表面上的层818、820、826、828、830以及832的条纹，其中分隔件808将这些层与IL 812分隔开。
以上描述的工艺步骤的实施例与用于制造非易失性存储器器件和除了非易失性存储器器件之外的逻辑器件的现有HK/MG工艺兼容。在非易失性存储器器件中，诸如掺杂HfO2层之类的掺杂氧化物层可以被实现且用作用于数据存储的铁电偶极子层。因为铁电偶极子不能被漏泄电流切换，所以非易失性存储器单元可以通过使用HK/MG兼容的工艺来形成以允许增大的单元密度以及由此产生的大规模集成，而不会显著地增加制造的成本或复杂度。
尽管前述公开示出了解说性实施例，但是应当注意，可在不脱离所附权利要求的范围的情况下对本文作出各种改变和修改。根据本文中描述的实施例的方法权利要求的功能、步骤或动作不需要以任何特定次序来执行，除非另有明确声明。另外，尽管元件可能以单数形式来描述或要求，但是也构想了复数形式，除非明确声明了对单数形式的限制。

Claims (30)

1.一种非易失性存储器，包括：
金属栅极；
浮置栅极；以及
耦合至所述金属栅极和所述浮置栅极的氧化物层，其中所述浮置栅极可操作用于通过福勒-诺德海姆(FN)隧穿操作来编程或擦除，或者所述氧化物层可操作用于通过电位偶极子切换操作来编程或擦除。
2.如权利要求1所述的非易失性存储器，其特征在于，所述氧化物层包括氧化铪(HfO2)层。
3.如权利要求1所述的非易失性存储器，其特征在于，进一步包括耦合至所述氧化物层的界面层(IL)。
4.如权利要求3所述的非易失性存储器，其特征在于，所述IL包括二氧化硅(SiO2)。
5.如权利要求1所述的非易失性存储器，其特征在于，所述氧化物层包括：包含掺杂的氧化铪(HfO2)层的铁电偶极子层。
6.如权利要求5所述的非易失性存储器，其特征在于，所述掺杂的HfO2层包括掺杂硅的HfO2层。
7.如权利要求1所述的非易失性存储器，其特征在于，进一步包括耦合至所述氧化物层的硅鳍。
8.如权利要求1所述的非易失性存储器，其特征在于，进一步包括：所述氧化物层与所述浮置栅极之间的氮化钛(TiN)层。
9.如权利要求1所述的非易失性存储器，其特征在于，所述金属栅极包括N型金属栅极。
10.如权利要求1所述的非易失性存储器，其特征在于，所述金属栅极包括P型金属栅极。
11.一种逻辑器件，包括：
半导体鳍；
所述半导体鳍上的高介电常数(HK)氧化物层；
耦合至所述HK氧化物层的第一氮化物盖；
耦合至所述第一氮化物盖的第二氮化物盖；以及
耦合至所述第二氮化物盖的金属栅极。
12.如权利要求11所述的逻辑器件，其特征在于，所述HK氧化物层包括氧化铪(HfO2)层。
13.如权利要求11所述的逻辑器件，其特征在于，进一步包括所述半导体鳍上的界面层(IL)。
14.如权利要求13所述的逻辑器件，其特征在于，所述IL包括二氧化硅(SiO2)。
15.如权利要求11所述的逻辑器件，其特征在于，所述第一氮化物盖包括氮化钛(TiN)。
16.如权利要求11所述的逻辑器件，其特征在于，所述第二氮化物盖包括氮化钽(TaN)。
17.如权利要求11所述的逻辑器件，其特征在于，所述金属栅极包括钨(W)。
18.如权利要求11所述的逻辑器件，其特征在于，进一步包括所述第二氮化物盖与所述金属栅极之间的势垒层。
19.如权利要求11所述的逻辑器件，其特征在于，所述势垒层包括氧化钛(TiN)。
20.如权利要求11所述的逻辑器件，其特征在于，进一步包括所述HK氧化物层与所述半导体鳍之间的界面层。
21.一种制造器件的方法，包括：
形成半导体鳍；
在所述半导体鳍上形成高介电常数(HK)氧化物层；
在所述HK氧化物层上形成第一氮化物盖作为浮置栅极；
在所述第一氮化物盖上形成第二氮化物盖；以及
在所述第二氮化物盖上形成金属栅极。
22.如权利要求21所述的方法，其特征在于，进一步包括在所述第一氮化物盖上形成块氧化物层或掺杂氧化物层。
23.如权利要求22所述的方法，其特征在于，进一步包括将所述掺杂氧化物层退火以形成铁电偶极子层。
24.如权利要求22所述的方法，其特征在于，所述掺杂氧化物层包括掺杂硅的氧化铪(HfO2)层。
25.如权利要求21所述的方法，其特征在于，所述第一氮化物盖包括氧化钛(TiN)，以及其中所述第二氮化物盖包括氧化钽(TaN)。
26.一种用于制造器件的方法，包括用于以下操作的步骤：
形成半导体鳍；
在所述半导体鳍上形成高介电常数(HK)氧化物层；
在所述HK氧化物层上形成第一氮化物盖作为浮置栅极；
在所述第一氮化物盖上形成第二氮化物盖；以及
在所述第二氮化物盖上形成金属栅极。
27.如权利要求26所述的方法，其特征在于，进一步包括：用于在所述第一氮化物盖上形成掺杂氧化物层的步骤。
28.如权利要求27所述的方法，其特征在于，进一步包括：用于将所述掺杂氧化物层退火以形成铁电偶极子层的步骤。
29.如权利要求27所述的方法，其特征在于，所述掺杂氧化物层包括掺杂硅的氧化铪(HfO2)层。
30.如权利要求26所述的方法，其特征在于，所述第一氮化物盖包括氧化钛(TiN)，以及其中所述第二氮化物盖包括氧化钽(TaN)。
CN201580064587.5A 2014-12-01 2015-11-23 兼容高介电常数/金属栅极(hk/mg)的浮置栅极(fg)/铁电偶极子非易失性存储器和逻辑器件 Pending CN107004586A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/556,983 2014-12-01
US14/556,983 US9576801B2 (en) 2014-12-01 2014-12-01 High dielectric constant/metal gate (HK/MG) compatible floating gate (FG)/ferroelectric dipole non-volatile memory
PCT/US2015/062092 WO2016089646A2 (en) 2014-12-01 2015-11-23 High dielectric constant/metal gate (hk/mg) compatible floating gate (fg)/ferroelectric dipole non-volatile memory and logic device

Publications (1)

Publication Number Publication Date
CN107004586A true CN107004586A (zh) 2017-08-01

Family

ID=55069067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064587.5A Pending CN107004586A (zh) 2014-12-01 2015-11-23 兼容高介电常数/金属栅极(hk/mg)的浮置栅极(fg)/铁电偶极子非易失性存储器和逻辑器件

Country Status (3)

Country Link
US (1) US9576801B2 (zh)
CN (1) CN107004586A (zh)
WO (1) WO2016089646A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728090A (zh) * 2017-10-27 2019-05-07 台湾积体电路制造股份有限公司 一种半导体器件及其形成方法
TWI728413B (zh) * 2018-07-31 2021-05-21 台灣積體電路製造股份有限公司 半導體裝置與半導體結構之形成方法、以及半導體裝置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620612B2 (en) * 2015-02-19 2017-04-11 Qualcomm Incorporated Intergrated circuit devices including an interfacial dipole layer
CN105702737B (zh) * 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
US20170338350A1 (en) * 2016-05-17 2017-11-23 Globalfoundries Inc. Semiconductor device and method
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2018136730A1 (en) * 2017-01-20 2018-07-26 Weimin Li Using metal gate first method to build three dimensional non-volatile memory devices
TWI726128B (zh) * 2017-07-17 2021-05-01 聯華電子股份有限公司 半導體元件及其製作方法
US10304848B2 (en) 2017-09-01 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with reduced dimension of gate structure
US10319818B2 (en) 2017-10-30 2019-06-11 International Business Machines Corporation Artificial synapse with hafnium oxide-based ferroelectric layer in CMOS front-end
US10381431B2 (en) 2017-10-30 2019-08-13 International Business Machines Corporation Artificial synapse with hafnium oxide-based ferroelectric layer in CMOS back-end
KR102411185B1 (ko) * 2017-10-31 2022-06-21 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이의 제조 방법
KR20200083981A (ko) 2017-11-30 2020-07-09 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US10714486B2 (en) 2018-09-13 2020-07-14 Sandisk Technologies Llc Static random access memory cell employing n-doped PFET gate electrodes and methods of manufacturing the same
CN110010691B (zh) * 2019-04-11 2022-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
US11610822B2 (en) 2020-01-31 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for tuning threshold voltage
US11404570B2 (en) * 2020-02-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with embedded ferroelectric field effect transistors
TW202139270A (zh) * 2020-02-27 2021-10-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US11751401B2 (en) * 2021-05-27 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method for manufacturing the same
US11923360B2 (en) * 2021-08-06 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027680A (ko) * 1999-09-15 2001-04-06 윤종용 자기 정렬 식각을 이용한 불휘발성 메모리장치의 트렌치 형성방법
US20030180976A1 (en) * 2001-11-30 2003-09-25 Janos Alan C. Process for optically erasing charge buildup during fabrication of an integrated circuit
US20090294832A1 (en) * 2008-06-03 2009-12-03 Infineon Technologies Ag Semiconductor Device
US20100163952A1 (en) * 2008-12-31 2010-07-01 Chia-Hong Jan Flash Cell with Integrated High-K Dielectric and Metal-Based Control Gate
US20130056836A1 (en) * 2011-09-01 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing Metal Gate Devices with Multiple Barrier Layers
US20130175604A1 (en) * 2007-12-12 2013-07-11 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
CN103311285A (zh) * 2008-10-08 2013-09-18 桑迪士克公司 用于电子装置的电子阻挡层
US20140239373A1 (en) * 2013-02-27 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636257B2 (en) * 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
JP4575320B2 (ja) * 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
US7948799B2 (en) * 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7433238B2 (en) * 2007-01-29 2008-10-07 Macronix International Co., Ltd. Method of programming memory cell
EP2137735B1 (en) * 2007-04-05 2016-03-09 Nxp B.V. A memory cell, a memory array and a method of programming a memory cell
US7816727B2 (en) * 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
KR100902313B1 (ko) * 2007-09-27 2009-06-12 국민대학교산학협력단 다층의 전하저장층을 가지는 플로팅 게이트, 플로팅게이트의 제조방법, 이를 이용한 비휘발성 메모리 장치 및그 제조방법
US7659569B2 (en) * 2007-12-10 2010-02-09 Spansion Llc Work function engineering for FN erase of a memory device with multiple charge storage elements in an undercut region
JP2009152498A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 不揮発性半導体メモリ
US7659158B2 (en) * 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
JP5228012B2 (ja) * 2010-09-10 2013-07-03 株式会社東芝 不揮発性プログラマブルロジックスイッチおよび半導体集積回路
US8980711B2 (en) * 2012-02-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device structure and method
DE102012205977B4 (de) 2012-04-12 2017-08-17 Globalfoundries Inc. Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
KR20140086595A (ko) 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
CN104134668B (zh) * 2013-05-03 2017-02-22 中国科学院微电子研究所 存储器件及其制造方法和存取方法
US9312268B2 (en) * 2014-09-02 2016-04-12 Globalfoundries Singapore Pte. Ltd. Integrated circuits with FinFET nonvolatile memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027680A (ko) * 1999-09-15 2001-04-06 윤종용 자기 정렬 식각을 이용한 불휘발성 메모리장치의 트렌치 형성방법
US20030180976A1 (en) * 2001-11-30 2003-09-25 Janos Alan C. Process for optically erasing charge buildup during fabrication of an integrated circuit
US20130175604A1 (en) * 2007-12-12 2013-07-11 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US20090294832A1 (en) * 2008-06-03 2009-12-03 Infineon Technologies Ag Semiconductor Device
CN103311285A (zh) * 2008-10-08 2013-09-18 桑迪士克公司 用于电子装置的电子阻挡层
US20100163952A1 (en) * 2008-12-31 2010-07-01 Chia-Hong Jan Flash Cell with Integrated High-K Dielectric and Metal-Based Control Gate
US20130056836A1 (en) * 2011-09-01 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing Metal Gate Devices with Multiple Barrier Layers
US20140239373A1 (en) * 2013-02-27 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728090A (zh) * 2017-10-27 2019-05-07 台湾积体电路制造股份有限公司 一种半导体器件及其形成方法
US11322577B2 (en) 2017-10-27 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
TWI728413B (zh) * 2018-07-31 2021-05-21 台灣積體電路製造股份有限公司 半導體裝置與半導體結構之形成方法、以及半導體裝置

Also Published As

Publication number Publication date
US20160155748A1 (en) 2016-06-02
WO2016089646A2 (en) 2016-06-09
WO2016089646A3 (en) 2016-08-25
US9576801B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
CN107004586A (zh) 兼容高介电常数/金属栅极(hk/mg)的浮置栅极(fg)/铁电偶极子非易失性存储器和逻辑器件
TWI663715B (zh) 立體垂直通道nand記憶體之串列選擇閘極的氧化方法
US9711519B2 (en) Salicided structure to integrate a flash memory device with a high K, metal gate logic device
US9449985B1 (en) Memory cell with high-k charge trapping layer
US9349741B2 (en) Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
JP5793246B2 (ja) 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル
US7391078B2 (en) Non-volatile memory and manufacturing and operating method thereof
US9368510B1 (en) Method of forming memory cell with high-k charge trapping layer
TW201926653A (zh) 半導體裝置及其製造方法
CN107425001A (zh) 集成电路以及形成集成电路的方法
TWI689084B (zh) 在凹陷基板上形成的分離閘極快閃記憶體單元
CN107591403A (zh) 集成电路及其形成方法
CN107437550A (zh) Nvm存储器hkmg集成技术
CN106158875A (zh) 具有提高擦除速度的存储器单元结构
CN105390498A (zh) 用于集成闪存器件和高k金属栅极逻辑器件的凹进的硅化物结构
CN110875324B (zh) 具有增强浮置栅极的闪速存储器结构及其形成方法
CN105810721A (zh) 半导体衬底装置、半导体器件及半导体衬底的加工方法
CN101496152A (zh) 包括不连续存储元件的电子器件
US8598649B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
CN109273446A (zh) 制造集成电路的方法
CN106935590A (zh) 嵌入式hkmg非易失性存储器
US10229998B2 (en) Semiconductor device and method of manufacturing the same
WO2007019027A1 (en) Memory device with barrier layer
CN113206095A (zh) 存储器装置及其制造方法
CN114078867A (zh) 单阱一晶体管和一电容器非易失性存储器器件以及集成方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801