CN107003353A - 用于实现在印刷电路板内的、直接存在于被测设备下方的嵌入式串行数据测试回环的结构和实现方法 - Google Patents

用于实现在印刷电路板内的、直接存在于被测设备下方的嵌入式串行数据测试回环的结构和实现方法 Download PDF

Info

Publication number
CN107003353A
CN107003353A CN201580058046.1A CN201580058046A CN107003353A CN 107003353 A CN107003353 A CN 107003353A CN 201580058046 A CN201580058046 A CN 201580058046A CN 107003353 A CN107003353 A CN 107003353A
Authority
CN
China
Prior art keywords
structure according
dut
printed circuit
under test
loopback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580058046.1A
Other languages
English (en)
Inventor
T.P.沃威克
J.V.拉塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
R&D Circuits Inc
Original Assignee
R&D Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by R&D Circuits Inc filed Critical R&D Circuits Inc
Publication of CN107003353A publication Critical patent/CN107003353A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/24—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks using dedicated network management hardware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

提供了具有多个实施方式的方法和结构，其取决于具体需要，用于将将已知设计的串行回环电路在印刷电路板中直接放置(嵌入)在被测设备下方。微通孔和迹线连接形成到回环电路中的包括发送器部件(TX)和接收器部件(RX)的部件，用于连接到被测设备(DUT)。该连接通过耦合电容器以近似于所述部件和所述DUT之间的直线的最短电学长度而实现，并且所述距离是所述短直线的长度乘以2的平方根，使得所述接收器部件在所述DUT下方。

Description

用于实现在印刷电路板内的、直接存在于被测设备下方的嵌 入式串行数据测试回环的结构和实现方法
背景技术
相关申请
本申请是Thomas P.Warwick和James V.Russell于2014年8月29日提交的临时申请序号62/043,570的非临时申请。
1、技术领域
本发明涉及用于使用常用的回环电路(loopback circuitry)的工业实践自动测试非常高速的串行数据传输设备(集成电路)的结构和方法。特别地，本发明涉及一系列结构和方法，其用于将市售可获得的部件直接放置在印刷电路板的与被测设备接口的表面的下方，其通过利用耦合电容器以最短可能的电学长度使用微通孔和迹线将这些部件连接到回环电路中。
2.相关的现有技术
各种形式的回环电路是可用的。最常见的三种回环电路使用继电器-电容器电路、电阻器抽头-电容器电路、电感器抽头-电容器电路(Thomas P.Warwick，R&D CircuitsVendor Presentation，International Test Conference，Anaheim，CA.September,2012；Thomas P.Warwick,"Mitigating the Effects of The DUT Interface board and TestSystem Parasitics in Gigabit-Plus Measurements",International TestConference,Charlotte,NC,2003)。图1-5示出了用于串行回环测试的现有技术的常用的无源电路的示意性实现方式。每种电路类型在涉及可在自动化测试环境中执行的测试类型时具有一系列优点和缺点。每种电路需要一系列通孔和印刷电路板基板面(real estate)来实现。其中，继电器电路在物理上是最大的，而电阻器抽头-电容器电路是最小的。
图13是现有技术中的图1-5中的原理的物理实现方式的二分之一横截面的现有技术示意图。发送电信号(Tx)从被测设备(DUT)[37]开始，并通过通孔/背钻结构[43]、印刷电路板连接迹线、和通孔/背钻孔结构[41]从DUT Tx布线至回环电路。[42]是具体的回环结构，如图1或图5任一个示意性示出。在设备接口板(DIB)[39]底部的中间部件是关键(critical)耦合电容[5]或[6]，左侧和右侧的部件是抽头部件：在图1中是电阻器[7]/[8]或[9]/[10]；在图5中是电感器[17]/[18]或[19]/[20]。
三种最常见的回环电路使用继电器-电容器电路、电阻器抽头-电容器电路、电感器抽头-电容器电路(Inventor Presentation,International Test Conference,Anaheim,CA,September,2012)。每种电路类型在涉及可以在自动化测试环境中执行的测试类型时具有一系列优点和缺点。每个电路需要一系列通孔和印刷电路板基板面来实现。其中，继电器电路在物理上是最大的，且电阻器抽头-电容器电路是最小的。
现有技术的方案在用于数据速率在19GBPS以上的回环电路测试时出现以下问题：
(1)尺寸和所需回环电路的数量：大多数运行在19GBS以上的设备需要4到400个非常高速的全回环电路，以及多个低速回环电路，这些电路需要相同数量的印刷电路板基板面。
(2)到回环电路的长传输路径的困难：用于回环的最常见的测试策略要求回环电路尽可能靠近发送器和接收器。即使使用可能最小的回环电路，当需要大量回环电路时，这一长度变大。长的长度可能导致需要使用FIR抽头来补偿线路长度。这限制了测试类型以及可以高速进行的余量确定。
任何回环结构(诸如图1-5的无源结构、或使用继电器的有源结构)的关键问题是其抖动(jitter)效应。特别地，随着数据速率的增加，物理结构和组件会导致阻抗的间断(discontinuity)，这继而在与同测试设置相关联的其他非理想结构(例如插座)组合时，导致不期望的测量抖动。两个控制因素确定不期望抖动：(1)间断点的数量，以及(2)间断点之间的距离/电学长度。简单的间隔允许来自间断点的反射能量来回反弹——从而引起抖动——不会完全被消散。任何时候，当与间断点之间的电学长度相关联的时间延迟超过主周期的3/8-1/2时，可能会发生不想要的抖动。在28GBs下，这个距离是4.4到5.9mm(Dk＝3.27)。所述的所有现有技术方法均超过周期的3/8-1/2，从而导致抖动和电学间断。
(3)面向ATE的印刷电路板的空间约束：大多数面向产品的解决方案需要同时对2x至4x设备进行多站点测试。回环电路的物理尺寸和布线要求的长度匹配减少了关键区域中的可用印刷电路板基板面。
(4)使用大量失配结构，诸如背钻通孔：任何通孔结构都会导致一定程度的阻抗失配，所述阻抗失配不能通过欠采样FIR滤波器抽头来补偿，特别是在测试中。FIR滤波器提供补偿传输路径损耗的常用方法。典型的回环电路在主回环路径中增加最少两个附加通孔。控制深度的背钻通孔或类似的结构必然需要移除多余的金属短截线，这产生非常大的电能反射并因此产生抖动。制造重复性以及良好的互连可靠性的需求限制了这些背钻通孔的电学质量，并且对于高于14Gbps的串行链路，这些背钻通孔的电学质量是至关重要的。每个回环路径需要8个这样的背钻通孔。
(5)需要使用昂贵的外来材料以减少迹线损失：必须使用昂贵的高速材料来补偿问题2。提供避免上述现有技术方案中的这些问题的回环电路结构和方法是期望的。
发明内容
本发明提供了减少抖动和电学间断的结构和方法。本发明具有多个实施例和可能的方法：
实施例：
1.集成到设备接口(印刷电路)板(DIB)的嵌入式回环电路。
2.集成到插入件中的嵌入式回环电路，其与前述DIB是物理地可拆卸的。这允许将本发明的回环电路改装至现有的DIB的回环电路。
方法：
1.用于大间距(0.65mm或更大)的单层嵌入。
2.用于小间距(0.5mm或0.4mm)的多层嵌入。
3.对于最小间距(0.4mm、0.35mm和0.3mm)以及更高性能的多轴线(竖直和水平)嵌入。
本发明提供一系列用于将市售可获得部件直接放置在印刷电路板的与被测设备接口的表面下方的结构和方法。本发明特别地将常用的无源测试电路(见图1-5的原理)从设备接口板(DIB)(图13中的[42])的外表面移动到嵌入在设备接口板(DIB)内的、恰好在被测设备或DUT下方的位置。另一种实施方式将常用电路恰好嵌入在被测设备(见图15)下方的插入件或子卡中，这提供了将这一方式改装至现有设备接口板硬件的益处。本发明在使用外部的耦合电容器时，使用在印刷电路板结构中的耦合电容器而利用微通孔和迹线来将这些部件连接成具有可能最短的电学长度的回环电路。图11和图12示出了现有技术和本发明之间的@40Gbps的性能提高，二者均使用图1中的原理图。
图6-9示出了嵌入式回环电路的不同实施方式的二分之一横截面图。它们具体地使用较高的组件原理，如图1和图5所示。图6和7图示地描述了实施方式。在本发明的第一方法中，所有回环部件位于相同的平面中(大间距实施方式)。图8图示地描述了第二方法的实施方式，其中所有回环部件位于多个平面中(小间距实施方式)。图9图示地描述了第三方法的实施方式，其中所有回环部件以垂直取向和水平取向两者存在(最小间距和最高性能实施方式)。
图16是自上而下的布局视图，并且对于理解本发明的短距离益处至关重要。图13示出现有技术方案的回环电路必须远离被测设备安装，从而产生了长的传输路径，而图16示出了本发明的传输路径可以在1.41乘以Tx和Rx设备引脚位置之间的直线距离以内，从而减少抖动和电学间断。
附图说明
图1-5示出了现有技术的回环电路方案，其中：
图1是在当今电子工业中常被实施的回环电路原理的、用于测试串行数据链路的、电阻式抽头嵌入的回环电路图的图；
图2示出了具有阻抗匹配和衰减电阻器[11]和[12]的电阻式抽头嵌入的回环电路(参考Warwick，ITC 2012)，其中，虚线框区域表示被测设备的Tx[1]、[2]和Rx[3]、[4]端子；
图3是电容性耦合嵌入的回环电路，它是图1的简化版本，其中，虚线框区域表示被测设备的Tx[1]、[2]和Rx[3]、[4]端子，并且不允许串行端口的DC或低频率测试；
图4是具有衰减电阻器的电容耦合嵌入回环电路，虚线框区域表示被测设备的Tx[1]、[2]和Rx[3]、[4]端子，它是图2的简化版本；
图5是用于l0Gbps以下的无源电路的感性抽头嵌入的回环电路，其中，虚线框区域表示被测设备的Tx[1]、[2]和Rx[3]、[4]端子；
图6是本发明的第一实施例，其针对截面图(1/2)中的嵌入式回环电路，其中，所有部件是共面的，并且抽头电阻器[7-10]和抽头电感器[17-20]可以互换，并且抽头电感器需要空芯腔；
图7图6的实施例的变型，其中，针对截面图(1/2)中的嵌入式回环电路，所述部件是共面的离子(ion)；
图8是提供更小的间距的第三实施例，其中，嵌入式部件(使用两层以允许在横截面视图(1/2)中的小间距的实现)，抽头电阻器[7-10]和抽头电感器[17-20]可以互换(例如图5)，并且抽头电感器需要空芯腔；
图9是针对嵌入式回环电路的本发明的第四实施例，其采用多层(例如允许小间距实现的层)，抽头部件竖直取向，抽头电阻器[7-10]和抽头电感器[17-20]可以互换，并且抽头电感器需要空芯腔；
图10是针对嵌入式回环电路的本发明的第五实施例，嵌入式回环电路在较厚的印刷电路板中提供比图9的更小的间距；
图11示出了使用现有技术的最佳可能实施方式的@40Gbps的数据眼图开度(eyeopening)；
图12示出了使用本发明的方法1的实施方式的@40Gbps的数据眼图开度；
图13是用于实现图1-5中用于串行数据回环测试的原理的“现有技术”方法；
图14示出了用于实现图1-5中的原理的集成嵌入式回环电路；
图15示出了用于实现图1-5中的原理的可拆卸嵌入式回环电路；以及
图16示出了使用图1中的原理以及图6和图7中的用于大间距的第一方法的嵌入式部件回环电路的俯视图。
具体实施方式
参照附图中的各图，所有图使用以下元件编号：
元件1是连接至被测设备的发送P。
元件2是连接至被测设备的发送N。
元件3是连接至被测设备的接收P。
元件4是连接至被测设备的接收N。
元件5是用于回环(主路径)的差分(differential)P侧的耦合电容器。
元件6是用于回环(主路径)的差分N侧的耦合电容器。
元件7是用于发送P的测量/抽头电阻器。
元件8是用于接收P的测量/抽头电阻器。
元件9是用于发送N的测量/抽头电阻器。
元件10是用于接收N的测量/抽头电阻器。
元件11是用于回环的P侧的主路径的衰减电阻器。
元件12是用于回环的N侧的主路径的衰减电阻器。
元件13是用于测量发送P的测试设备连接部。
元件14是用于测量发送N的测试设备连接部。
元件15是用于测量接收P的测试设备连接部。
元件16是用于测量接收N的测试设备连接部。
元件17是用于发送P的测量/抽头电感器。
元件18是用于接收P的测量/抽头电感器。
元件19是用于发送N的测量/抽头电感器。
元件20是用于接收N的测量/抽头电感器。
元件21是连接迹线：电容器5/6可以在发送端、在迹线21的中间、或在接收端(未示出)。
元件22是用于迹线21的阻抗控制的上接地面。
元件23是用于迹线21的阻抗控制的下接地面。
元件24是用于接收抽头电阻器或电感器的连接微迹线。
元件25是用于发送抽头电阻器或电感器的连接微迹线。
元件26是从回环电路到被测设备发送焊盘的连接通孔。
元件27是从回环电路到被测设备接收焊盘的连接通孔。
元件28是将接收焊盘部件连接到迹线24的微通孔。
元件29是将接收焊盘连接到迹线25的微通孔。
元件30是将迹线24连接到外侧连接部的微通孔或通孔——无论所述外侧连接部在外部还是内部(15/16)。
元件31是将迹线25连接到外侧连接部的微通孔或通孔——无论所述外侧连接部在外部还是内部(15/16)。
元件32是包含嵌入式部件层的非导电电介电材料。该层有助于控制迹线21的阻抗。
元件33是用于将迹线24与抽头部件绝缘的非导电介电层。该层有助于控制迹线21的阻抗。
元件34是用于将迹线24与结构的外部连接部绝缘的非导电介电层。
元件35是用于将迹线部件层与结构的外部连接部绝缘的非导电介电层。
元件36是用于容纳嵌入式抽头电阻器的第二非导电介电层。元件37是具有串行数据链路的示例被测设备(DUT)。为了解释的目的，被测设备以“球栅阵列”(Ball GridArray,BGA)封装示出。被测设备(被示出为集成电路封装)也可以是晶片/管芯形式。确切的形式对于本公开是次要的，并且所描述的方法应用于任何测试形式，包括但不限于晶圆探测、最终封装测试、超负荷测试(burn-in)和特性化。元件38是将DUT保持到在DUT和用于测量DUT特性和功能的测试设备之间的接口板的示例性电接口和机械夹紧机构(插座或探头)。在最简单的形式中，其是焊料接口。插座或探头为了说明的目的而被示出，并且对本公开是次要的。
元件39是示例性“设备接口板”(DIB)，其将DUT电连接到测试设备。其他常见名称包括但不限于“装载板”、“性能板”、“个性板”、“探针卡”、“家族板”、“母板”、“子卡”。在几乎所有情况下，使用印刷电路板制造和组装方法构建DIB。在图13中，项目39表示“现有技术”DIB。在图14中，项目39示出了包含在DIB内的嵌入式回环电路。在图15中，项目39不包括嵌入式回环电路，因为它分开地包含在插入件/子卡中。
元件40为在DIB中布线的电连接部，其将测试电路的DC/低频部分连接到相关的测试设备。在图1、2和5-10中，这些表示标记项目[13]、[14]、[15]和[16]。
元件41是用于高频路径的高性能接口通孔，并且接口到图1-5中的耦合电容器[5]和[6]。这些通孔需要控制深度的背钻来移除将干扰电路性能的导电金属短截线。背钻的质量直接影响抖动性能。该项目对于现有技术是特定的，并且为了比较目的而示出。
元件42是现有技术的回环电路(图1-5)的位置。自动晶圆探针测试和自动封装测试所需的复杂机械接口在物理上强制回环电路位置距离被测设备有一段距离。典型距离范围为3"至5"，对于在最佳可能位置的中等复杂度设备为2"。该项目对于现有技术是特定的，并且为了比较目的而示出。
元件43是用于高频路径的高性能接口通孔，其允许从由被测试设备接口产生的通孔区域逸出。这些通孔需要控制深度的背钻来移除将干扰电路性能的导电金属短截线。背钻的质量直接影响抖动性能。该项目对于现有技术是特定的，并且为了比较目的而示出。
元件44是包含嵌入式回环电路的插入件或子卡。插入件可以使用所描述的三个回环方法或相关联的原理图中的任意项。插入件方法允许将嵌入式回环改装至当前不使用嵌入式回环的DIB(包括图13所示的DIB)。这允许用于现有DIB/现有技术的低成本的升级路径。其还具有特性的测试益处，其中，最终用户也可以期望将设备连接到任务模式测试评估。
元件45是插入件到DIB的接口机构。该接口机构可以使用-但不限于-焊接方法、烧结浆料法、导电弹性体或金属弹簧接触探头。
(图16)元件46是将被测设备(DUT)Tx端子连接到Tx抽头部件(即，图1中的电阻器[7]、[9])的焊盘和微通孔。所述焊盘和通孔在图1中示意性地示出，如节点[1]和[2]。
(图16)元件47是将被测设备(DUT)Rx端子连接到Rx抽头部件(例如，图1中的电阻器[8]、[10])的焊盘和微通孔，以及在这种情况下是耦合电容器[5]和[6]。焊盘和通孔在图1中示意性的表示为节点[3]和[4]。
(图16)元件48是从Tx微通孔[1]、[2]到耦合电容器[5]、[6]的互连迹线。在该布局中，耦合电容器位于互连迹线的一端。这不是本公开的要求，并且电容器可以位于该互连迹线上的任何位置。
(图16)元件49是Tx微通孔和Rx微通孔之间的直线距离9。这代表理论上最短的回环迹线长度。实际考虑因素——主要是其他被测设备互连点和相关联的通孔——通常阻止使用该直线距离。然而，布线电连接部的要求仅使该长度在直线距离上增加1.41倍。
(图16)元件50是到用于Rx DC和低频测量的抽头部件的微通孔连接部。这些由图1中的节点[15]、[16]示意性地表示。
(图16)元件51是到用于Tx DC和低频测量的抽头部件的微通孔连接部。这些由图1中的节点[13]、[14]示意性地表示。
现在参考附图的图6和7，第一结构将所有部件放置在印刷电路板中的单个的嵌入层上。这种实施方式是为了0.65mm和更大的针网格阵列。图6的左上方示出用于来自被测设备的发送信号的接口焊盘[1/2]。被测设备通过高速接口方法连接到该焊盘，这是非常重要的，但对本公开是次要的。通孔(微通孔)[26]将焊盘连接到抽头部件[7/8]，其示出为电阻器。它可以是电感器[17/19]。使用电感器需要U形帽来形成空芯腔。抽头部件[7/8]布线至微通孔[29]，然后通过迹线[25]和通孔[31]连接到迹线或电路。这实现了发送侧的抽头。
迹线21是主回环路径，并将通孔[26]和部件[7/8]的端子连接到主耦合电容器[5/6]。电容器[5/6]然后通过连接到通孔[27]和接收接口焊盘[3/4]而实现回环路径。图6和图7示出了位于接收焊盘[3/4]和通孔[27]下方的主耦合电容器。该主耦合电容器也可以位于发送焊盘[1/2]和通孔[26]下方，或者其可以在主回环迹线[21]的中间。
接收侧上的抽头显示示出为直接连接在通孔(微通孔)[27]下方的电阻器[9/10]。它可以是电感器[18/20]。使用电感器需要U形帽来形成空芯腔。抽头部件[9/10]布线到微通孔[28]，然后通过迹线[24]和通孔[30]连接到迹线或电路。这实现了接收侧的抽头。
抽头部件的位置不必须位于通孔[26、27]处。更期望的是将抽头部件直接放置在主耦合电容器的端子旁边。然而，这只有对于具有1mm或更大的针网格阵列间距的设备才是可能的。
图8所示的嵌入式串行回环结构的第二实施方式使用两个部件层，并且将抽头部件放置在主回环路径之下的层上。这形成了较厚的嵌入式结构，但导致较小的X-Y占用空间。由于较小的X-Y占用空间，图8允许在小间距网格阵列(0.5mm及以下)处的嵌入式回环。
嵌入式串行回环结构的第三实施方式(见图9)使用两个部件层，并且将抽头部件放置在主回环路径之下的层上。在这种情况下，抽头部件(例如，电阻器)被旋转为竖直取向。这形成了较厚的嵌入式结构，但导致较小的X-Y占用空间。竖直部件还减少了与图6-8中的微通孔[29/28]和连接迹线[25/24]相关联的寄生连接。图9还允许用于小间距网格阵列(0.5mm及以下)的嵌入式回环。
所有附图都显示了通孔[31/30]和通孔[26/27]的对准。当结构完全集成到更大的印刷电路板中时(图10)，这不是结构要求。当回环结构独立地用作子卡或者改装到现有的印刷电路板时，它是结构的关键部分。
图6是本发明的第一实施例，其针对截面图(1/2)中的嵌入式回环电路，其中，所有部件是共面的，并且抽头电阻器[7-10]和抽头电感器[17-20]可以互换，并且抽头电感器需要空心腔。(图1用作示例)。5种无源拓扑结构中的任何一个可以用在原理图的横截面图(1/2)中。在这种方法中，所有部件都是共面的。抽头电阻器[7-10]和抽头电感器[17-20]可以互换(例如，图5)。抽头电感器需要空心腔。该拓扑结构的关键特征是电学长度仅取决于被测集成电路的引脚分配。在大多数情况下，回环路径将小于4.4mm——其是现有技术中讨论的标准；
图7是图6的实施例的变型，其中，对于横截面图(1/2)中的嵌入式回环电路，部件是共面的(图1用作示例)，其中，所有部件是共面的，抽头电阻器[7-10]和抽头电感器[17-20](例如，图5)可以互换，抽头电感器需要空心腔，并且示出迹线21位于部件端子的中间。如图6，这一实施方式将在4.4mm标准以下；
图8是提供更小的间距的实施例，其中，嵌入式部件使用两层以允许在横截面图(1/2)中的小间距的实现。抽头电阻器[7-10]和抽头电感器[17-20]可以互换(例如，图5)，并且抽头电感器需要空心腔。第二方法比第一方法不具有特定的性能益处。然而，其允许以更小的集成电路的间距实现。如第一方法，回环电学长度取决于集成电路引脚分配。在大多情况下，其对于28GBPS在4.4mm标准以下。
图9是本发明的第四实施例，其针对采用多层(例如允许小间距实现的层)的嵌入式回环电路，抽头部件竖直取向，抽头电阻器[7-10]和抽头电感器[17-20]可互换，并且抽头电感器需要空心腔。方法3通过减少对微通孔的需求比方法1和2具有性能益处。其允许以更小的集成电路间距实现。如第一方法，回环电学长度取决于集成电路引脚分配。在大多情况下，其对于28GBPS在4.4mm标准以下。
图10是针对嵌入式回环电路的本发明的第四实施例，所述电路在较厚的印刷电路板中提供甚至比图9的实施例更小的间距。
图11：其示出了使用现有技术的可能最佳的实施方式@40Gbps的数据眼图开口。(数据眼图用于确定串行数据链路的质量和劣化。它是分区和覆盖每个时钟周期的示波器捕获。)现有技术实施方式的最大“眼高度”[A]为26％的初始幅度。最大“眼宽度”是周期的76％(或0.76UI)。图11使用图1所示的原理。它还假设一组常见的与集成电路Tx输出和Rx输入相关联的非理想寄生参数。
图12：其示出了使用本公开的方法1的实施方式@40Gbps的数据眼图开口。当前技术实施方式的最大“眼高度”[A]是初始幅度的71％。最大“眼宽度”是周期的91％(或0.91UI)。与图11相比，眼图开度提高了2.73倍，并且眼图宽度提高了1.2倍。图12使用图1所示的原理图。它还假设与在图11中所使用的相同的一组常见的与集成电路Tx输出和Rx输入相关联的非理想寄生参数。
图13：其示出了用于实现图1-5中的用于串行数据回环测试的原理的“现有技术”方法。电信号源自被测设备(DUT)[37]的Tx引脚，并通过DUT接口[38](焊料、插座或探头)和左通孔/背钻孔结构[43]、pc板轨迹和左通孔/背钻孔结构[41]行进到测试电路[42]。[42]中的中心部件表示关键(critical)耦合电容器，左部件和右部件提供抽头元件(电阻器或电感器)，其允许串行链路的低频测试。[40]表示将抽头部件连接到测试设备的pc板迹线。高速信号通过右通孔/背钻孔结构[41]、pc板迹线、左通孔/背钻孔结构[43]和DUT接口[38](焊料、插座或探头)返回到DUT[37]的Rx引脚。
图14：其示出了用于实现图1-5中的原理的集成嵌入式回环电路。根据间距需要，其可以使用图6-9中所述的三种实现方法中的一种。电信号源自被测设备(DUT)[37]的Tx引脚，并通过DUT接口[38](焊料、插座或探头)和左微通孔直接在DUT下方行进到测试电路。测试电路中存在非常短的pc板迹线，其将Tx信号路径连接到耦合电容器的左端子。耦合电容器的右端子连接到第二微通孔，这通过电接口[38]将信号返回到DUT的Rx引脚。[40]表示将抽头部件连接到测试设备的pc板迹线。抽头部件端子使用连接到常用通孔(还是盲孔)的微通孔，以连接到低频测试设备接口。在高频路径中，只有4个非常短长度的微通孔——与现有技术中使用的8个通孔/背钻孔结构不同。当回环短迹线可以是Tx和Rx引脚之间的直接直线连接时，其是两个DUT引脚之间的最短可能的连接。虽然这通常是不可能的，但短连接通常非常接近理论直线距离。
图15：其示出了用于实现图1-5中原理的可拆卸的嵌入式回环电路。根据间距需要，其可以使用图6-9中所述的三种实现方法中的一种。可拆卸方法提供了改装嵌入式回环电路的益处。电信号源自被测设备(DUT)[37]的Tx引脚，并通过DUT接口[38](焊料、插座或探头)和左微通孔直接在DUT下方行进到测试电路。测试电路中存在非常短的pc板迹线，其将Tx信号路径连接到耦合电容器的左端子。耦合电容器的右端子连接到第二微通孔，这通过电接口[38]将信号返回到DUT的Rx引脚。其所有都在通常被称为“插入件”、“子卡”或“个性板”的可拆卸印刷电路板[44]中存在。[45]表示在插入件和设备插入板(DIB)之间的电接口。[40]表示将抽头部件连接到测试设备的pc板迹线。抽头部件端子使用连接到盲孔的微通孔，并且然后通过接口[45]布线离开插入件[44]并且到用于低频测试设备连接[40]的DIB[39]中的常用通孔中。高速的益处——即通孔结构和印刷电路板迹线长度的减少——在图15中与其在图14中是相同的。
图16：其示出了使用图1中的原理以及图6和图7中的大间距方法(1)的嵌入式部件回环电路的俯视图。其整体显示了两个嵌入式回环电路。只有左电路被标记，允许右电路上更佳的视觉清晰度。(该布局取自实际实施方式。)Tx差分信号从被测设备(DUT)传播到微通孔[46](图6/7中的微通孔26)。信号通过高速轨迹[48]行进到耦合电容器[5]、[6]。然后信号在AC耦合之后通过微通孔[47]返回到DUT，所述微通孔[47]对应于图1中的示意性节点[4]、[6](图6/7中的微通孔26)。Tx抽头部件[7]、[9]通过微通孔[51](图6/7中的微通孔[29])和图1中的示意性节点[13]、[14]连接到DC/低频测试设备。Rx抽头部件[8]、[10]通过微通孔[50](图6/7中的微通孔[28])和图1中的示意性节点[15]、[16]连接到DC/低频测试设备。用于Tx和Rx低频测试和连接到测试设备的其余逸出结构物理地在该结构之下。虚线[49]示出了Tx和Rx端口之间的直线距离。其表示给定集成电路设备的Tx和Rx之间的理论最短距离限制。在网格上未连接的、未标记的焊盘表示其他信号需要通孔。它们干扰直线路径，并需要物理高速路径绕过它们布线。这使得信号路径距离增大到新的最大限制，其是1.4121(2的平方根)乘以所述直线距离。
虽然已经示出和描述了特定实施例，但是明确地理解，本发明不限于此，而是可以在所附权利要求的范围内另外地实施。

Claims (23)

1.一种用于将部件直接放置在印刷电路板的与被测设备接口的表面下方的结构，包括：
微通孔和迹线连接形成到回环电路中的包括发送器部件(TX)和接收器部件(RX)的部件，用于连接至被测设备(DUT)，所述连接通过耦合电容器以接近所述部件之间的直线的最短可能电学长度而实现，所述距离是所述短直线的长度乘以2的平方根，使得所述接收器部件在所述DUT的下方。
2.根据权利要求1所述的结构，其中，所述接收器具有在DUT下方、并通过微通孔和示意节点连接到DUT的抽头部件，并且用于Tx和Rx低频测试的、并连接到DUT的其余逸出结构物理地在具有所述在Tx和Rx端口之间的直线距离的结构之下，所述直线距离表示用于给定的集成电路设备的Tx和Rx之间的最短距离限制，从而使信号路径增加至新的最大限制，所述最大限制是1.4121(2的平方根)乘以所述直线距离。
3.根据权利要求1所述的结构，其中，无源市售可获得部件被放置在(嵌入式)印刷电路板内，以便形成用于测试集成电路内的串行数据路径的高性能回环路径。
4.根据权利要求1所述的结构，其中，所有回环部件是共面的。
5.根据权利要求1所述的结构，其中，所有回环部件使用多个平面层。
6.根据权利要求1所述的结构，其中，所述回环部件使用水平取向和竖直取向两者用于回环部件。
7.根据权利要求1所述的结构，其使用具有用于主回环路径的电容耦合的电阻性抽头部件或电感性抽头部件。
8.根据权利要求1所述的结构，其使用具有用于主回环路径的电容耦合的混合pi衰减滤波器。
9.根据权利要求1所述的结构，其仅使用用于主回环路径的电容耦合。
10.根据权利要求1所述的结构，其使用用于所有电感器的空心腔。
11.根据权利要求1所述的结构，其使用具有任何尺寸、公差或温度系数的电容器、电感器、表面贴装电阻器、或两个端子。
12.根据权利要求1所述的结构，其提供具有电容耦合的最短可能的外部回环路径。
13.根据权利要求1所述的结构，其是独立的印刷电路板/插入件/子卡。
14.根据权利要求1所述的结构，其完全集成到更厚和更大的印刷电路板中。
15.根据权利要求1和权利要求11所述的结构，其能使用任何互连技术改装至现有的印刷电路板。
16.根据权利要求1所述的结构，其通过将所有电路放置在被测设备下，而不会占用印刷电路板上的X-Y。
17.一种用于将部件直接放置在印刷电路板的与被测设备接口的表面下方的方法，步骤包括：
使用微通孔和迹线与形成到回环电路中的包括发送器部件(TX)和接收器部件(RX)的部件，用于连接到被测设备(DUT)，
所述连接步骤通过耦合电容器以接近在所述部件和所述DUT之间的直线的最短可能电学长度而实现，并且所述距离是所述短直线的长度乘以2的平方根，使得所述接收器部件在所述DUT的下方。
18.根据权利要求17所述的方法，其中，提供单层嵌入用于大间距。
19.根据权利要求18所述的方法，其中，所述间距是0.65mm或更大。
20.根据权利要求17所述的方法，其中，提供多层嵌入用于小间距。
21.根据权利要求19所述的方法，其中，所述间距是0.5mm或0.4mm。
22.根据权利要求17所述的方法，其中，提供多轴线、竖直和水平嵌入用于最小的间距。
23.根据权利要求22所述的方法，其中，所述间距是用于更高性能的0.4mm、0.35mm和0.3mm。
CN201580058046.1A 2014-08-29 2015-08-26 用于实现在印刷电路板内的、直接存在于被测设备下方的嵌入式串行数据测试回环的结构和实现方法 Pending CN107003353A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462043570P 2014-08-29 2014-08-29
US62/043,570 2014-08-29
PCT/US2015/046870 WO2016033146A1 (en) 2014-08-29 2015-08-26 A structure and implementation method for implementing an embedded serial data test loopback, residing directly under the device under test within a printed circuit board

Publications (1)

Publication Number Publication Date
CN107003353A true CN107003353A (zh) 2017-08-01

Family

ID=55400479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580058046.1A Pending CN107003353A (zh) 2014-08-29 2015-08-26 用于实现在印刷电路板内的、直接存在于被测设备下方的嵌入式串行数据测试回环的结构和实现方法

Country Status (8)

Country Link
US (1) US20160065334A1 (zh)
EP (1) EP3194989A4 (zh)
JP (1) JP2017528713A (zh)
KR (1) KR20170051451A (zh)
CN (1) CN107003353A (zh)
SG (1) SG11201701593XA (zh)
TW (1) TW201608254A (zh)
WO (1) WO2016033146A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153238B2 (en) * 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids
KR20170046344A (ko) * 2015-10-21 2017-05-02 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
US10917976B1 (en) * 2017-07-12 2021-02-09 Juniper Networks, Inc. Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
KR20190105337A (ko) 2018-03-05 2019-09-17 삼성전자주식회사 반도체 메모리 장치
US10776234B2 (en) * 2018-11-08 2020-09-15 Huawei Technologies Co., Ltd. On-die input capacitive divider for wireline receivers with integrated loopback
KR102148840B1 (ko) * 2018-11-27 2020-08-28 주식회사 에스디에이 프로브 카드
CN109889282A (zh) * 2019-03-13 2019-06-14 西安交通大学 一种射频印刷电路板材无源互调耦合馈电快测夹具及方法
CN113573473A (zh) * 2020-04-28 2021-10-29 富泰华工业（深圳）有限公司 电路板组件及电子装置
US11493551B2 (en) 2020-06-22 2022-11-08 Advantest Test Solutions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
US11549981B2 (en) 2020-10-01 2023-01-10 Advantest Test Solutions, Inc. Thermal solution for massively parallel testing
US11808812B2 (en) 2020-11-02 2023-11-07 Advantest Test Solutions, Inc. Passive carrier-based device delivery for slot-based high-volume semiconductor test system
US11821913B2 (en) 2020-11-02 2023-11-21 Advantest Test Solutions, Inc. Shielded socket and carrier for high-volume test of semiconductor devices
US20220155364A1 (en) 2020-11-19 2022-05-19 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US11567119B2 (en) 2020-12-04 2023-01-31 Advantest Test Solutions, Inc. Testing system including active thermal interposer device
US11573262B2 (en) 2020-12-31 2023-02-07 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US11587640B2 (en) 2021-03-08 2023-02-21 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
US11656273B1 (en) 2021-11-05 2023-05-23 Advantest Test Solutions, Inc. High current device testing apparatus and systems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349726A (zh) * 2007-07-17 2009-01-21 大唐移动通信设备有限公司 一种通用输入输出接口的故障检测方法及装置
CN101373205A (zh) * 2007-08-21 2009-02-25 上海摩波彼克半导体有限公司 集成电路芯片接口模块的回环测试结构
CN101533067A (zh) * 2009-04-07 2009-09-16 华为技术有限公司 一种在集成电路片中实现断路点定位的方法、装置和系统
CN101656637A (zh) * 2009-09-11 2010-02-24 中国科学院计算技术研究所 网络协议的虚拟中继测试装置和方法
CN102224640A (zh) * 2008-09-23 2011-10-19 安费诺有限公司 高密度电连接器
US20130099809A1 (en) * 2011-10-20 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for probing semiconductor wafers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920007535B1 (ko) * 1990-05-23 1992-09-05 삼성전자 주식회사 식별회로를 구비한 반도체 집적회로 칩
JPH10132855A (ja) * 1996-10-31 1998-05-22 Nec Corp Ｉｃ検査用プローブカード
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
US6384617B1 (en) * 1999-11-17 2002-05-07 Agilent Technologies, Inc. Signal transfer device for probe test fixture
JP3446124B2 (ja) * 2001-12-04 2003-09-16 科学技術振興事業団 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置
US7200170B1 (en) * 2002-07-12 2007-04-03 Pmc-Sierra, Inc. High speed I-O loopback testing with low speed DC test capability
US20060132119A1 (en) * 2004-12-17 2006-06-22 Arc Radar And Communication Services, Llc Configurable test interface device
TWI287634B (en) * 2004-12-31 2007-10-01 Wen-Chang Dung Micro-electromechanical probe circuit film, method for making the same and applications thereof
JP4726679B2 (ja) * 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置
US20090125279A1 (en) * 2007-11-14 2009-05-14 Intel Corporation Circuitry and methods for time domain channel de-embedding
CA2623257A1 (en) * 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
EP2478751A4 (en) * 2009-09-15 2013-01-23 R & D Circuits Inc EMBEDDED COMPONENTS IN A INTERMEDIATE CARD FOR IMPROVED POWER GENERATION (DISTRIBUTION) AND REDUCED POWER LOSS (WEAKNESS) IN A NETWORK CONFIGURATION
US8598898B2 (en) * 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
US9372227B2 (en) * 2013-03-11 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test system and method
US9506980B2 (en) * 2013-03-15 2016-11-29 Intel Corporation Integrated circuit testing architecture
US9588173B2 (en) * 2013-12-17 2017-03-07 Keyssa, Inc. Waveguides for capturing close-proximity electromagnetic radiation transmitted by wireless chips during testing on automated test equipment (ATE)
US10079202B2 (en) * 2014-05-27 2018-09-18 R&D Circuits, Inc. Structure for isolating high speed digital signals in a high density grid array
KR102154064B1 (ko) * 2014-09-25 2020-09-10 삼성전자주식회사 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
TWI583961B (zh) * 2015-06-05 2017-05-21 Mpi Corp 具回授測試功能之探針模組(一)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349726A (zh) * 2007-07-17 2009-01-21 大唐移动通信设备有限公司 一种通用输入输出接口的故障检测方法及装置
CN101373205A (zh) * 2007-08-21 2009-02-25 上海摩波彼克半导体有限公司 集成电路芯片接口模块的回环测试结构
CN102224640A (zh) * 2008-09-23 2011-10-19 安费诺有限公司 高密度电连接器
CN101533067A (zh) * 2009-04-07 2009-09-16 华为技术有限公司 一种在集成电路片中实现断路点定位的方法、装置和系统
CN101656637A (zh) * 2009-09-11 2010-02-24 中国科学院计算技术研究所 网络协议的虚拟中继测试装置和方法
US20130099809A1 (en) * 2011-10-20 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for probing semiconductor wafers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LEE SHENSHEN: "External Loopback Testing on High Speed Serial Interface", 《5TH ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN》 *
苏秀妮: "基于RocketIO高速串行回环通信的实现", 《电子科技》 *

Also Published As

Publication number Publication date
WO2016033146A1 (en) 2016-03-03
JP2017528713A (ja) 2017-09-28
KR20170051451A (ko) 2017-05-11
US20160065334A1 (en) 2016-03-03
EP3194989A4 (en) 2018-03-21
SG11201701593XA (en) 2017-03-30
TW201608254A (zh) 2016-03-01
EP3194989A1 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
CN107003353A (zh) 用于实现在印刷电路板内的、直接存在于被测设备下方的嵌入式串行数据测试回环的结构和实现方法
US6535006B2 (en) Test socket and system
US7345366B2 (en) Apparatus and method for testing component built in circuit board
US6225816B1 (en) Split resistor probe and method
KR100757577B1 (ko) 고대역폭 수동 집적회로 시험기 탐침 카드 조립체
JP5750446B2 (ja) 超高周波用途のための、裏側に空洞を有するデバイスインターフェースボード
US7203460B2 (en) Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
KR102580492B1 (ko) 포켓 회로 보드
KR102154064B1 (ko) 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
JP2000323629A (ja) インタポーザ・アセンブリのアセンブル方法
WO2005101645A2 (en) Apparatus for providing a high frequency loop back with a dc path for a parametric test
CN209218453U (zh) 一种ate的测试板
US10705134B2 (en) High speed chip substrate test fixture
CN109001617A (zh) Ate测试板及基于ate测试板的电子元器件设置方法
TWI448707B (zh) 半導體測試裝置
KR101383221B1 (ko) 커넥터 및 커넥터를 구비한 인터페이스 장치
TWI529395B (zh) Probe module with feedback test function
Štimac Design characterization of multiport electro-optical circuits for broadband voltage measurements in an electromagnetically polluted environment
Nakagawa et al. Giga-hertz electrical characteristics of flip-chip BGA package exceeding 2,000 pin counts
TWI617811B (zh) 探針卡
Haga et al. High-frequency Active Probe for Oscilloscope with Optimum Design for the SICE-ICASE International Joint Conference 2006 (SICE-ICCAS 2006) Oct. 18-21, 2006 in Bexco, Busan, Korea
Jeong Indirect contact probing method for characterizing vertical interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801

WD01 Invention patent application deemed withdrawn after publication