CN106998198A - 一种自适应的触发器加固电路 - Google Patents

一种自适应的触发器加固电路 Download PDF

Info

Publication number
CN106998198A
CN106998198A CN201610051742.6A CN201610051742A CN106998198A CN 106998198 A CN106998198 A CN 106998198A CN 201610051742 A CN201610051742 A CN 201610051742A CN 106998198 A CN106998198 A CN 106998198A
Authority
CN
China
Prior art keywords
latch
phase inverter
module
circuit
inverters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610051742.6A
Other languages
English (en)
Other versions
CN106998198B (zh
Inventor
郑云龙
桑泽华
林敏�
杨根庆
邹世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201610051742.6A priority Critical patent/CN106998198B/zh
Publication of CN106998198A publication Critical patent/CN106998198A/zh
Application granted granted Critical
Publication of CN106998198B publication Critical patent/CN106998198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明提供一种自适应的触发器加固电路，包括反相器链，包括多级级联的反相器；锁存器，连接于每级反相器输出端，用于锁存反相器的输出逻辑状态；控制模块，用于控制某个时刻所有锁存器，使每个锁存器保持相对应的反相器输出逻辑状态；计算模块，用于计算逻辑发生变化的反相器个数，并以反相器的传输延时为单位，标定出SET脉冲的宽度；延时滤波模块，用于依据计算模块标定的SET脉冲的宽度，自动设置精确的滤波延时，滤除触发器模块的单粒子瞬态脉冲。本发明可以精确测得不同能量粒子轰击下的单粒子瞬态脉冲宽度，以保证滤波电路延时精确设定，可精确滤除单粒子脉冲，使芯片的加固DFF在获得预计的抗单粒子效果外，面积更优，速度折中代价最小。

Description

一种自适应的触发器加固电路
技术领域
本发明涉及一种单粒子效应研究领域，特别是涉及一种自适应的触发器加固电路。
背景技术
随着航天、军事等领域技术的发展，越来越多的集成电路需要在辐射环境下工作。辐射对集成电路产生的效应主要分为两大类：单粒子效应和总剂量效应。
其中，单粒子瞬变效应是影响芯片性能的主要因素。当芯片放置在辐射环境中，周围能量粒子会注入到芯片内部，由于电离辐射作用能量粒子的运动轨迹上产生一定数目的电子、空穴对；这些电子、空穴对在电场的作用下被芯片上的电路节点吸收，改变节点电平。如果所述芯片上的电路中没有反馈回路，那么在单粒子作用的时间结束后，该节点电平又会恢复回原来的值，从而在电路中产生一个脉冲信号，在短时间内对电路节点产生干扰。单粒子效应可细分为三类：1、单粒子软错误效应：包括单粒子反转效应，单粒子瞬变效应，单粒子多翻转效应等，在短时间内对电路节点产生干扰。2、具有潜在危险性的效应：如单粒子闩锁效应，如不加以控制，可能会导致芯片发生单粒子烧毁。3、单粒子硬错误效应，如位移损伤等，会使得芯片中的晶体管彻底不能工作。
为了能够避免上述单粒子瞬变效应，往往需要对触发器电路进行加固，现有的一种自适应的触发器加固电路如图1所示，其包括时钟模块1、延时滤波模块2、主从级DICE触发器模块3，以及输出模块4，所述主从级DICE触发器模块3包括主级模块31以及从级模块32。该电路入级设置有滤波模块，滤除前一级电路的单粒子瞬态脉冲，然而，所述滤波模块究竟需要滤除多宽的脉冲并不清楚，其滤除的电路设计可能冗余过大，导致加固触发器的面积大，并且可滤除的脉冲越宽，触发器的工作速度越慢。
鉴于以上所述，提供一种能够精确的测得不同能量粒子轰击下的单粒子瞬态脉冲宽度，并依据该脉冲宽度自动加固触发器实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自适应的触发器加固电路，以实现单粒子瞬态脉冲宽度的精确测量，并依据该脉冲宽度对触发器进行更优的加固设计。
为实现上述目的及其他相关目的，本发明提供一种自适应的触发器加固电路，包括：
反相器链，包括多级级联的反相器；
锁存器，连接于每级反相器的输出端，用于锁存反相器的输出逻辑状态；
控制模块，连接于各锁存器，用于控制某个时刻所有的锁存器，使每个锁存器保持相对应的反相器的输出逻辑状态；
计算模块，连接于各异锁存器，用于计算逻辑发生变化的反相器个数，并以反相器的传输延时为单位，标定出SET脉冲的宽度；
延时滤波模块，连接于所述计算模块，用于依据计算模块标定的SET脉冲的宽度，自动设置精确的滤波延时，滤除触发器模块的单粒子瞬态脉冲。
作为本发明的自适应的触发器加固电路的一种优选方案，所述反相器链上的反相器的MOS管漏端受到粒子轰击时，电离出大量的电子空穴对，在PN结电场的作用下，收集的电荷产生电流脉冲，导致反相器节点电压发生翻转，产生SET瞬态电压脉冲，并沿着所述反相器链向下传播。
进一步地，节点电压发生翻转的反相器的数量与所述SET瞬态电压脉冲的宽度成正比。
作为本发明的单粒子瞬态脉冲宽度测量电路的一种优选方案，还包括触发器模块、时钟模块以及输出模块，所述触发器模块连接于所述延时滤波模块，所述时钟模块以及输出模块连接于所述触发器模块。
优选地，通过比较锁存器锁存的输出逻辑状态及反相器链中各反相器的初始值，若不相同，则判定该反相器的逻辑发生变化。
优选地，所述单粒子瞬态脉冲宽度的测量精度为±半个反相器的传输延时。
作为本发明的自适应的触发器加固电路的一种优选方案，所述锁存器输入电容负载越小，所述单粒子瞬态脉冲宽度的测量精度越高。
作为本发明的自适应的触发器加固电路的一种优选方案，所述的延时滤波模块可动态调节延时。
作为本发明的自适应的触发器加固电路的一种优选方案，所述锁存器为异步锁存器。
如上所述，本发明的自适应的触发器加固电路，具有以下有益效果：本发明提供了一种自适应的触发器加固电路，可以精确的测得不同LET值下的脉冲宽度，以保证滤波电路的可滤除的脉冲宽度的精确设定，使加固DFF在获得预计的抗单粒子效果外，面积更优，速度折中代价最小。本发明电路结构简单，具有较高的测量精度，在单粒子效应研究领域具有广泛的应用前景。
附图说明
图1显示为自适应的触发器加固电路的结构示意图。
图2显示为粒子轰击反相器链上的MOS管漏端时，会电离出大量的电子空穴对，在PN结电场的作用下，收集的电荷产生电流脉冲，导致反相器节点电压发生翻转，产生SET瞬态电压脉冲，沿着反相器链向下传播。
图3显示为脉冲宽度为两个反相器延时时间的SET脉冲在反相器链上传输的情况。
图4显示为本发明的自适应的触发器加固电路的结构示意图。
图5显示为本发明的自适应的触发器加固电路的原理示意图。
元件标号说明
101 反相器
102 锁存器
103 控制模块
104 计算模块
105 延时滤波模块
106 触发器模块
107 时钟模块
108 输出模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明的设计思路包括：粒子轰击反相器链上的MOS管漏端时，会电离出大量的电子空穴对，在PN结电场的作用下，收集的电荷产生电流脉冲，导致反相器节点电压发生翻转，产生SET瞬态电压脉冲，沿着反相器链向下传播，如图2所示。如果SET脉冲宽度足够宽，经过足够长的时间，它将传遍整条反相器链(经过两个反相器延时到达第三个反相器，经过三个反相器的延时到达第四个反相器)，如图3所示，在不同的时刻，脉冲的前沿到达反相器链上不同的反相器输入端。在任意时刻，总有一定数量的反相器的输出端收到影响或发生翻转。这些受影响的反相器的数量与瞬态脉冲的宽度成正比。脉冲宽度越宽，受影响的反相器的数量越多。
对于本身非常窄的脉冲来说，其在逻辑的传播过程中将会发生衰减。对于脉冲宽度大于逻辑转换时间的瞬态脉冲，经过逻辑门时脉冲不会发生衰减，而对于脉冲宽度小于转换时间的脉冲，其在传输的过程中脉冲将发生衰减，宽度将会减小。我们通过仿真可以发现，对于任何工艺，可传输通过多级逻辑门的最小脉冲持续时间(在Vdd/2反相器阈值电压值点测量)近似等于传输经过该逻辑门的延时时间。仿真也同样表明了，当脉冲宽度大于逻辑门的逻辑转换时间，脉冲形状几乎不发生任何变化。
图3展示了脉冲宽度为两个反相器延时时间的SET脉冲在反相器链上传输的情况。当它在反相器链上传播时SET脉冲将影响两个反相器的输出。在反相器链上的传播过程中，在任意时刻，总有两个反相器的输出状态发生翻转。所以，如果可以确定任意时间受SET脉冲影响输出状态的反相器的数量，那么就可以用反相器的延时时间的倍数来标定SET脉冲的时间宽度。仿真表明，对于所有脉冲宽度为[(N–0.5)×反向器延时时间t]到[(N+0.5)×反向器延时时间t]之间的脉冲，将有N级反相器受到影响(数量为N)。因此脉冲宽度的测量精度为±半个反相器的传输延时t。
为了获取反向器链上各个反相器的输出状态，本发明在每级反相器的输出端加上锁存器如图4所示。当SET脉冲传播到每个反相器时，其相对应的存储在锁存器的数据将发生改变。然而当SET脉冲通过后，反相器的输出状态和储存在锁存器的数据将返回原始值。(当在反相器的输出端增加锁存器负载后，将会改变反相器链的时间特性，从而对标定的脉冲宽度精度产生影响，因此要保证锁存器的输入电容负载尽可能的小)当SET脉冲在反相器链上传输时，如果我们通过控制信号，在某个时刻控制所有的锁存器，使每个锁存器保持相对应的反相器的输出逻辑状态，我们与初始值进行比较，就可以发现输出端逻辑发生变化的反向器个数。从而以反相器的传输延时为单位，标定出SET脉冲的宽度(脉冲宽度的测量以电压值为Vdd/2阈值为标准)。
基于以上的设计思路，如图4所示，本实施例提供一种自适应的触发器加固电路，包括：
反相器链，包括多级级联的反相器101；在本实施例中，所述反相器101为CMOS反相器。
锁存器102，连接于每级反相器101的输出端，用于锁存反相器101的输出逻辑状态；在本实施例中，所述锁存器102为异步锁存器102。
控制模块103，连接于各锁存器102，用于控制某个时刻所有的锁存器102，使每个锁存器102保持相对应的反相器101的输出逻辑状态；
计算模块104，连接于各异锁存器102，用于计算逻辑发生变化的反相器101个数，并以反相器101的传输延时为单位，标定出SET脉冲的宽度。在本实施例中，通过比较锁存器102锁存的输出逻辑状态及反相器101链中各反相器101的初始值，若不相同，则判定该反相器101的逻辑发生变化；
延时滤波模块105，连接于所述计算模块104，用于依据计算模块104标定的SET脉冲的宽度，自动设置精确的滤波延时，并可动态设定延时，滤除触发器模块106的单粒子瞬态脉冲；
触发器模块106，连接于所述延时滤波模块105，并可通过所述延时滤波模块105滤除其单粒子瞬态脉冲；在本实施例中，所述触发器模块106包括依次连接的多个D触发器。
时钟模块107，连接于所述触发器模块106，用于控制所述触发器模块106的时钟状态；
输出模块108，连接于所述触发器模块106，用于输出所述触发器模块106的最终状态。
作为示例，所述反相器链上的反相器101的MOS管漏端受到粒子轰击时，电离出大量的电子空穴对，在PN结电场的作用下，收集的电荷产生电流脉冲，导致反相器101节点电压发生翻转，产生SET瞬态电压脉冲，并沿着所述反相器101链向下传播。在本实施例中，节点电压发生翻转的反相器101的数量与所述SET瞬态电压脉冲的宽度成正比。
作为示例，所述单粒子瞬态脉冲宽度的测量精度为±半个反相器101的传输延时。
作为示例，所述锁存器102输入电容负载越小，所述单粒子瞬态脉冲宽度的测量精度越高。
如图5所示，本实施例的自适应的触发器加固电路的原理为：
图5(a)显示为控制锁存器102输出的时钟信号；
图5(b)显示为锁存器102控制信号，当信号为低时，锁存器102存储每级反相器101的输出端状态，信号为高时输出锁存器102状态；
图5(c)显示为没有SET脉冲发生时，锁存器102的初始状态；
图5(d)显示为当有SET脉冲发生时，与初始状态图5(c)比较，反相器链第5级输出端受到脉冲影响，其对应的锁存器102的状态发生翻转。
图5(e)显示为一个更宽的SET脉冲在反相器链上传输的情况。共有4个锁存器102状态受到SET脉冲影响(从第2个到第5个)。对于图5(d)情况，脉冲宽度可估算为电路延时t±0.5电路延时t，对于图5(e)情况，4个锁存器102的状态翻转，脉冲宽度可估算为4*电路延时t±0.5电路延时t。
如上所述，本发明的自适应的触发器加固电路，具有以下有益效果：本发明提供了一种自适应的触发器加固电路，可以精确的测得不同LET值下的脉冲宽度，以保证滤波电路的可滤除的脉冲宽度的精确设定，使加固DFF在获得预计的抗单粒子效果外，面积更优，速度折中代价最小。本发明电路结构简单，具有较高的测量精度以及加固DFF效果，在单粒子效应研究领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种自适应的触发器加固电路，其特征在于，包括：
反相器链，包括多级级联的反相器；
锁存器，连接于每级反相器的输出端，用于锁存反相器的输出逻辑状态；
控制模块，连接于各锁存器，用于控制某个时刻所有的锁存器，使每个锁存器保持相对应的反相器的输出逻辑状态；
计算模块，连接于各异锁存器，用于计算逻辑发生变化的反相器个数，并以反相器的传输延时为单位，标定出SET脉冲的宽度；
延时滤波模块，连接于所述计算模块，用于依据计算模块标定的SET脉冲的宽度，自动设置精确的滤波延时，滤除触发器模块的单粒子瞬态脉冲。
2.根据权利要求1所述的自适应的触发器加固电路，其特征在于：所述反相器链上的反相器的MOS管漏端受到粒子轰击时，电离出大量的电子空穴对，在PN结电场的作用下，收集的电荷产生电流脉冲，导致反相器节点电压发生翻转，产生SET瞬态电压脉冲，并沿着所述反相器链向下传播。
3.根据权利要求2所述的自适应的触发器加固电路，其特征在于：节点电压发生翻转的反相器的数量与所述SET瞬态电压脉冲的宽度成正比。
4.根据权利要求1所述的单粒子瞬态脉冲宽度测量电路，其特征在于：还包括触发器模块、时钟模块以及输出模块，所述触发器模块连接于所述延时滤波模块，所述时钟模块以及输出模块连接于所述触发器模块。
5.根据权利要求1所述的自适应的触发器加固电路，其特征在于：通过比较锁存器锁存的输出逻辑状态及反相器链中各反相器的初始值，若不相同，则判定该反相器的逻辑发生变化。
6.根据权利要求1所述的自适应的触发器加固电路，其特征在于：所述单粒子瞬态脉冲宽度的测量精度为±半个反相器的传输延时。
7.根据权利要求1所述的自适应的触发器加固电路，其特征在于：所述锁存器输入电容负载越小，所述单粒子瞬态脉冲宽度的测量精度越高。
8.根据权利要求1所述的自适应的触发器加固电路，其特征在于：滤波延时可动态调节。
9.根据权利要求1所述的自适应的触发器加固电路，其特征在于：所述锁存器为异步锁存器。
CN201610051742.6A 2016-01-26 2016-01-26 一种自适应的触发器加固电路 Active CN106998198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610051742.6A CN106998198B (zh) 2016-01-26 2016-01-26 一种自适应的触发器加固电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610051742.6A CN106998198B (zh) 2016-01-26 2016-01-26 一种自适应的触发器加固电路

Publications (2)

Publication Number Publication Date
CN106998198A true CN106998198A (zh) 2017-08-01
CN106998198B CN106998198B (zh) 2024-02-27

Family

ID=59428245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610051742.6A Active CN106998198B (zh) 2016-01-26 2016-01-26 一种自适应的触发器加固电路

Country Status (1)

Country Link
CN (1) CN106998198B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023587A (zh) * 2017-11-07 2018-05-11 北京时代民芯科技有限公司 一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法
CN113484604A (zh) * 2021-07-08 2021-10-08 中国人民解放军国防科技大学 可消除测量电路影响的set脉冲测量电路及集成电路芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017924A1 (en) * 2000-05-12 2002-02-14 Knowles Kenneth R. Logic architecture for single event upset immunity
US20060119410A1 (en) * 2004-12-06 2006-06-08 Honeywell International Inc. Pulse-rejecting circuit for suppressing single-event transients
US20090045834A1 (en) * 2007-08-17 2009-02-19 Raytheon Company Digital circuits with adaptive resistance to single event upset
CN103888106A (zh) * 2014-03-31 2014-06-25 西安空间无线电技术研究所 一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法
CN104678188A (zh) * 2014-12-22 2015-06-03 中国科学院微电子研究所 单粒子瞬态脉冲宽度测量电路
CN104821805A (zh) * 2015-05-27 2015-08-05 中国电子科技集团公司第四十七研究所 一种d触发器
CN205566246U (zh) * 2016-01-26 2016-09-07 中国科学院上海微系统与信息技术研究所 一种自适应的触发器加固电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017924A1 (en) * 2000-05-12 2002-02-14 Knowles Kenneth R. Logic architecture for single event upset immunity
US20060119410A1 (en) * 2004-12-06 2006-06-08 Honeywell International Inc. Pulse-rejecting circuit for suppressing single-event transients
US20090045834A1 (en) * 2007-08-17 2009-02-19 Raytheon Company Digital circuits with adaptive resistance to single event upset
CN103888106A (zh) * 2014-03-31 2014-06-25 西安空间无线电技术研究所 一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法
CN104678188A (zh) * 2014-12-22 2015-06-03 中国科学院微电子研究所 单粒子瞬态脉冲宽度测量电路
CN104821805A (zh) * 2015-05-27 2015-08-05 中国电子科技集团公司第四十七研究所 一种d触发器
CN205566246U (zh) * 2016-01-26 2016-09-07 中国科学院上海微系统与信息技术研究所 一种自适应的触发器加固电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周荣俊;张金艺;唐夏;李娟娟;张秉煜;: "适用于纳米工艺的SET/SEU加固触发器设计" *
陈刚;高博;龚敏;: "设计和表征一个65nm抗辐射标准单元库" *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023587A (zh) * 2017-11-07 2018-05-11 北京时代民芯科技有限公司 一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法
CN108023587B (zh) * 2017-11-07 2022-01-11 北京时代民芯科技有限公司 一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法
CN113484604A (zh) * 2021-07-08 2021-10-08 中国人民解放军国防科技大学 可消除测量电路影响的set脉冲测量电路及集成电路芯片

Also Published As

Publication number Publication date
CN106998198B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
CN101499788A (zh) 抗单粒子翻转和单粒子瞬态脉冲的d触发器
US8040157B2 (en) Digital circuits with adaptive resistance to single event upset
US20010028268A1 (en) Method and apparatus for reducing the vulnerability of latches to single event upsets
CN102437836B (zh) 一种低功耗脉冲型d触发器
CN104678188A (zh) 单粒子瞬态脉冲宽度测量电路
CN104270141A (zh) 抗单粒子翻转和单粒子瞬态脉冲的锁存器
CN101222222A (zh) 信号清洁电路
CN102818939B (zh) 单粒子瞬态脉冲宽度测量电路
CN105577160A (zh) 一种基于延时单元的自恢复抗单粒子锁存器结构
CN106998198A (zh) 一种自适应的触发器加固电路
CN109450407A (zh) 基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法
CN205566246U (zh) 一种自适应的触发器加固电路
CN106997402A (zh) 一种单粒子效应多位翻转的电路仿真方法
US7684232B1 (en) Memory cell for storing a data bit value despite atomic radiation
CN103546145B (zh) 抗单粒子瞬态脉冲cmos电路
CN101431320A (zh) 一种高稳定性d触发器结构
Soni et al. Optimized design and performance analysis of Johnson counter using 45 nm technology
CN111487472B (zh) 一种测量单粒子瞬态脉冲宽度的电路结构
Salomon et al. Implementation of a 17 bits pulse width modulation circuit using FPGA
CN106569042A (zh) 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备
CN110995208A (zh) 一种抗辐照加固的施密特触发器
Krasnykh Overview of driver technologies for nanosecond TEM kickers
CN106569041B (zh) 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备
CN113595024A (zh) 一种自恢复故障保护电路及智能功率模块
CN104410389B (zh) 一种基于复杂三互锁存单元的抗辐射加固触发器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant