CN106997402A - 一种单粒子效应多位翻转的电路仿真方法 - Google Patents
一种单粒子效应多位翻转的电路仿真方法 Download PDFInfo
- Publication number
- CN106997402A CN106997402A CN201610051734.1A CN201610051734A CN106997402A CN 106997402 A CN106997402 A CN 106997402A CN 201610051734 A CN201610051734 A CN 201610051734A CN 106997402 A CN106997402 A CN 106997402A
- Authority
- CN
- China
- Prior art keywords
- circuit
- emulation method
- flip
- particle
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种单粒子效应多位翻转的电路仿真方法,包括:1)利用verilogA语言对单粒子入射产生电子空穴对的漂移扩散过程进行描述,建立单粒子瞬态脉冲电流源模型;2)将所述单粒子瞬态脉冲电流源模型同时加入到触发器电路的至少两个电路节点上,进行电路仿真;3)若触发器的输出发生翻转,则判定上述至少两个电路节点同时在单粒子瞬态脉冲电流下,会使得触发器电路的输出发生翻转。本发明完美展示了在65nm工艺节点下,触发器电路发生的单粒子多位翻转(MBU)效应,并且将翻转结果生成翻转列表,为电路的设计提供了可靠的指导;本发明可以在标准的电路仿真软件synopsys的hspice和Cadence的Spectre仿真器,中完美运行,具有很强的兼容性。
Description
技术领域
本发明属于单粒子效应研究领域,特别是涉及一种单粒子效应多位翻转的电路仿真方法。
背景技术
随着航天、军事等领域技术的发展,越来越多的集成电路需要在辐射环境下工作。辐射对集成电路产生的效应主要分为两大类:单粒子效应和总剂量效应。
其中,单粒子瞬变效应是影响芯片性能的主要因素。当芯片放置在辐射环境中,周围能量粒子会注入到芯片内部,由于电离辐射作用能量粒子的运动轨迹上产生一定数目的电子、空穴对;这些电子、空穴对在电场的作用下被芯片上的电路节点吸收,改变节点电平。如果所述芯片上的电路中没有反馈回路,那么在单粒子作用的时间结束后,该节点电平又会恢复回原来的值,从而在电路中产生一个脉冲信号,在短时间内对电路节点产生干扰。
在多种抗SEU触发器设计中,DICE结构的触发器单元,在速度、面积和功耗上损失较小,而且防护效果较好。DICE单元在读写过程中的翻转DICE单元内部包含2对存储相同信息的并且相互隔离的电路节点,当其中任意一个节点发生翻转时,DICE单元将通过其自身的反馈机制,自动将翻转节点的状态恢复。
图1给出了DICE单元的电路原理图。该电路包括六个PMOS管P0~P5、六个NMOS管N0~N5、两个三态反相器SR1、SR2和一个反相器I67,CK、CKN是一对反相的时钟信号。单元中有四个逻辑状态分别存储在4个节点中,其中每个节点的状态都由相邻的节点控制,而相隔节点并不相互联系。
当一个负的翻转脉冲出现在当前状态为“1”的节点a时,会通过PMOS管P2在节点b上产生一个正的脉冲扰动,但不会影响到存储在节点c与d的存储状态。因为负的翻转脉冲不会通过反馈NMOS管N5传递,而传递到节点b的正的脉冲扰动不会通过PMOS管P3进一步传递到节点c。因此,节点a、b与节点c、d被隔离开,并且节点c、d形成了节点a、b的冗余节点(共同构成了冗余结构,节点a、d互为冗余,节点b、c互为冗余),当节点a、b受到干扰时,节点c、d保持着它们的逻辑状态不受影响。由此可见,单粒子对节点的轰击仅仅是在节点a和b上引起暂时的扰动。这种扰动在单粒子事件之后很快就会消除,因为其他两个节点c和d的状态将通过NMOS管N2和PMOS管P0的反馈作用强迫翻转节点恢复到之前的状态。具体的节点c的状态信号通过NMOS管N2将翻转的节点b恢复到之前的状态,节点d的状态信号通过PMOS管P0将翻转的节点a恢复到之前的状态(同样,当节点c、d收到干扰时,节点a、b保持他们的逻辑状态不受影响,并且节点a、b通过反馈作用强迫节点c、d恢复之前的状态)。对于正瞬态扰动脉冲,该DICE单元电路抗扰动的原理类似。
现有的单粒子效应仿真方法中,通常只仿真一位翻转的双指数数脉冲电流源:
I(t)=I0(e-αt-e-βt)
然而,对于DICE单元来说,只有在相关(存储相同逻辑电平的节点)的两个存储节点同时受到高能粒子的影响时,才会引发整个电路的翻转。因此,现有的单粒子仿真方法并不能准确的仿真DICE单元的翻转结果。
鉴于以上所述,提供一种能够仿真单粒子效果对DICE单元电路的翻转结果的仿真方法实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种单粒子效应多位翻转的电路仿真方法,用于解决现有技术中不能准确仿真触发器电路翻转结果的问题。
为实现上述目的及其他相关目的,本发明提供一种单粒子效应多位翻转的电路仿真方法,所述电路仿真方法包括步骤:步骤1),利用verilogA语言对单粒子入射产生电子空穴对的漂移扩散过程进行描述,建立单粒子瞬态脉冲电流源模型;步骤2),将所述单粒子瞬态脉冲电流源模型同时加入到触发器电路的至少两个电路节点上,进行电路仿真;步骤3),若触发器电路的输出发生翻转,则判定上述至少两个电路节点同时在单粒子瞬态脉冲电流下,会使得触发器电路的输出发生翻转。
作为本发明的单粒子效应多位翻转的电路仿真方法的一种优选方案,步骤1)中,所述单粒子瞬态脉冲电流源模型为:
I(t)=I0(e-αt-e-βt)
其中,I0为脉冲的峰值电流;1/α为电荷收集的时间常数;1/β为初始化建立粒子轨迹的时间常数。
作为本发明的单粒子效应多位翻转的电路仿真方法的一种优选方案,步骤1)中,若加入节点电压变化的模型表征节点电压和瞬态电流之间的关系,则所述单粒子瞬态脉冲电流源模型为:
其中,I0为脉冲的峰值电流;1/α为电荷收集的时间常数;1/β为初始化建立粒子轨迹的时间常数,V(t)为电流源实时电压,Vd为内建电势差,γ为矫正因子。
进一步地,在一个CMOS反向器中,当输出为高电平时,若高能粒子射入处于关态的n管的沟道区,由于源漏之间存在电压,电离出的电子、空穴在电场的作用下形成电流脉冲,通过解析计算得到I0的表达式为:
其中,LET为入射粒子的线性能量传输值;q为电子电荷量1.6*10-19C;μn为电子的迁移率;NA为沟道掺杂浓度1019/cm3;ε为硅的介电常数11.9;xp为沟道一侧空间电荷区的宽度。
优选地,对于单边突变结有:
其中,V为外加偏置电压;Vd为内建电势差。
作为本发明的单粒子效应多位翻转的电路仿真方法的一种优选方案,步骤2)包括:步骤2-1),抽取电路中的所有N个节点;步骤2-2),利用CN 2排列组合出所有节点的两两组合,生成关于两个节点的列表;步骤2-3),对列表中的两两节点同时加入单粒子瞬态脉冲电流源模型,进行电路仿真。
作为本发明的单粒子效应多位翻转的电路仿真方法的一种优选方案,步骤2)中,采用仿真软件synopsys中的hspice或Cadence中的Spectre仿真器对单粒子瞬态脉冲电流源模型以及触发器电路进行电路仿真。
作为本发明的单粒子效应多位翻转的电路仿真方法的一种优选方案,步骤3)还包括将电路仿真结果生成翻转列表并进行存储的步骤。
如上所述,本发明的单粒子效应多位翻转的电路仿真方法,具有以下有益效果:
1)本发明完美展示了在65nm工艺节点下,触发器电路发生的单粒子多位翻转(MBU)效应,并且对不同电路节点造成的翻转结果进行输出存储,生成翻转列表,为电路的设计提供了可靠的指导;
2)本发明可以在标准的电路仿真软件synopsys的hspice和Cadence的Spectre仿真器,中完美运行,具有很强的兼容性。
附图说明
图1显示为DICE单元结构示意图。
图2显示为本发明的单粒子效应多位翻转的电路仿真方法的步骤流程示意图。
图3显示为本发明的单粒子效应多位翻转的电路仿真方法中,将所述单粒子瞬态脉冲电流源模型同时加入到触发器电路的两个电路节点的示意图。
元件标号说明
S11~S13 步骤1)~步骤3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2~图3。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图2~图3所示,本实施例提供一种单粒子效应多位翻转的电路仿真方法,所述电路仿真方法包括步骤:
如图2所示,首先进行步骤1)S11,利用verilogA语言对单粒子入射产生电子空穴对的漂移扩散过程进行描述,建立单粒子瞬态脉冲电流源模型。
高能粒子射入MOS管的沟道区,电离产生大量的电子-空穴对,在外加电场作用下进行漂移运动,导致电子和空穴分别被漏极和源极收集,产生瞬时电流脉冲。作为示例,经过一定的简化和近似,可以得到单粒子瞬态脉冲电流源模型为:
I(t)=I0(e-αt-e-βt)
其中,I0为脉冲的峰值电流;1/α为电荷收集的时间常数;1/β为初始化建立粒子轨迹的时间常数。
在一个CMOS反向器中,当输出为高电平时,若高能粒子射入处于关态的n管的沟道区,由于源漏之间存在电压,电离出的电子、空穴在电场的作用下形成电流脉冲,通过解析计算得到I0的表达式为:
其中,LET为入射粒子的线性能量传输值;q为电子电荷量1.6*10-19C;μn为电子的迁移率;NA为沟道掺杂浓度1019/cm3;ε为硅的介电常数11.9;xp为沟道一侧空间电荷区的宽度。
对于单边突变结有:
其中,V为外加偏置电压;Vd为内建电势差。
在整个SEU事件中,敏感节点的偏压V(t)与电流脉冲I(t)是负反馈的关系。开始时偏压为电源电压,瞬态电流脉冲导致敏感节点电压大幅度下降,源漏之间电势差变小,使Xp,I(t)也随之减小,电压下降得越来越慢。
若加入节点电压变化的模型表征节点电压和瞬态电流之间的关系,则所述单粒子瞬态脉冲电流源模型为:
其中,I0为脉冲的峰值电流;1/α为电荷收集的时间常数;1/β为初始化建立粒子轨迹的时间常数,V(t)为电流源实时电压,Vd为内建电势差,γ为矫正因子。
如图2及图3所示,然后进行步骤2)S12,将所述单粒子瞬态脉冲电流源模型同时加入到触发器电路的至少两个电路节点上,进行电路仿真。
作为示例,步骤2)S12包括:
步骤2-1),抽取电路中的所有N个节点;
步骤2-2),利用CN 2排列组合出所有节点的两两组合,生成关于两个节点的列表;
步骤2-3),对列表中的两两节点同时加入单粒子瞬态脉冲电流源模型,进行电路仿真。
具体地,本步骤采用仿真软件synopsys中的hspice或Cadence中的Spectre仿真器对单粒子瞬态脉冲电流源模型以及触发器电路进行电路仿真。经过测试表明,本发明可以在标准的电路仿真软件synopsys的hspice和Cadence的Spectre仿真器,中完美运行,具有很强的兼容性。其中,在本实施例中,所述触发器电路为DICE结构的触发器电路,如图3所示,当然,本发明也同样适用于其它种类的触发器电路,并不限于此处所列举的示例。
如图2所示,最后进行步骤3)S13,若触发器电路的输出发生翻转,则判定上述至少两个电路节点同时在单粒子瞬态脉冲电流下,会使得触发器电路的输出发生翻转。
作为示例,步骤3)还包括将电路仿真结果生成翻转列表并进行存储的步骤。
如上所述,本发明的单粒子效应多位翻转的电路仿真方法,具有以下有益效果:
1)本发明完美展示了在65nm工艺节点下,触发器电路发生的单粒子多位翻转(MBU)效应,并且对不同电路节点造成的翻转结果进行输出存储,生成翻转列表,为电路的设计提供了可靠的指导;
2)本发明可以在标准的电路仿真软件synopsys的hspice和Cadence的Spectre仿真器,中完美运行,具有很强的兼容性。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种单粒子效应多位翻转的电路仿真方法,其特征在于,所述电路仿真方法包括步骤:
步骤1),利用verilogA语言对单粒子入射产生电子空穴对的漂移扩散过程进行描述,建立单粒子瞬态脉冲电流源模型;
步骤2),将所述单粒子瞬态脉冲电流源模型同时加入到触发器电路的至少两个电路节点上,进行电路仿真;
步骤3),若触发器电路的输出发生翻转,则判定上述至少两个电路节点同时在单粒子瞬态脉冲电流下,会使得触发器电路的输出发生翻转。
2.根据权利要求1所述的单粒子效应多位翻转的电路仿真方法,其特征在于:步骤1)中,所述单粒子瞬态脉冲电流源模型为:
I(t)=I0(e-αt-e-βt)
其中,I0为脉冲的峰值电流;1/α为电荷收集的时间常数;1/β为初始化建立粒子轨迹的时间常数。
3.根据权利要求1所述的单粒子效应多位翻转的电路仿真方法,其特征在于:步骤1)中,若加入节点电压变化的模型表征节点电压和瞬态电流之间的关系,则所述单粒子瞬态脉冲电流源模型为:
其中,I0为脉冲的峰值电流;1/α为电荷收集的时间常数;1/β为初始化建立粒子轨迹的时间常数,V(t)为电流源实时电压,Vd为内建电势差,γ为矫正因子。
4.根据权利要求2或3所述的单粒子效应多位翻转的电路仿真方法,其特征在于:在一个CMOS反向器中,当输出为高电平时,若高能粒子射入处于关态的n管的沟道区,由于源漏之间存在电压,电离出的电子、空穴在电场的作用下形成电流脉冲,通过解析计算得到I0的表达式为:
其中,LET为入射粒子的线性能量传输值;q为电子电荷量1.6*10-19C;μn为电子的迁移率;NA为沟道掺杂浓度1019/cm3;ε为硅的介电常数11.9;xp为沟道一侧空间电荷区的宽度。
5.根据权利要求4所述的单粒子效应多位翻转的电路仿真方法,其特征在于:对于单边突变结有:
其中,V为外加偏置电压;Vd为内建电势差。
6.根据权利要求1所述的单粒子效应多位翻转的电路仿真方法,其特征在于:步骤2)包括:
步骤2-1),抽取电路中的所有N个节点;
步骤2-2),利用CN 2排列组合出所有节点的两两组合,生成关于两个节点的列表;
步骤2-3),对列表中的两两节点同时加入单粒子瞬态脉冲电流源模型,进行电路仿真。
7.根据权利要求1所述的单粒子效应多位翻转的电路仿真方法,其特征在于:步骤2)中,采用仿真软件synopsys中的hspice或Cadence中的Spectre仿真器对单粒子瞬态脉冲电流源模型以及触发器电路进行电路仿真。
8.根据权利要求1所述的单粒子效应多位翻转的电路仿真方法,其特征在于:步骤3)还包括将电路仿真结果生成翻转列表并进行存储的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610051734.1A CN106997402A (zh) | 2016-01-26 | 2016-01-26 | 一种单粒子效应多位翻转的电路仿真方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610051734.1A CN106997402A (zh) | 2016-01-26 | 2016-01-26 | 一种单粒子效应多位翻转的电路仿真方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106997402A true CN106997402A (zh) | 2017-08-01 |
Family
ID=59428740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610051734.1A Pending CN106997402A (zh) | 2016-01-26 | 2016-01-26 | 一种单粒子效应多位翻转的电路仿真方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106997402A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108363893A (zh) * | 2018-05-04 | 2018-08-03 | 西安电子科技大学 | 一种复杂条件下的单粒子脉冲电流源建模方法 |
CN108363894A (zh) * | 2018-05-04 | 2018-08-03 | 西安电子科技大学 | 一种电路级单粒子效应仿真平台 |
CN109884414A (zh) * | 2019-01-25 | 2019-06-14 | 中国科学院微电子研究所 | 高灵敏度高能粒子离化电荷测试电路 |
CN111366968A (zh) * | 2020-03-24 | 2020-07-03 | 中国科学院近代物理研究所 | 一种重离子束流均匀度测试系统和方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103198198A (zh) * | 2013-04-18 | 2013-07-10 | 西北核技术研究所 | 一种针对高频电路的单粒子瞬态效应注入仿真方法 |
CN103888106A (zh) * | 2014-03-31 | 2014-06-25 | 西安空间无线电技术研究所 | 一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法 |
CN104573187A (zh) * | 2014-12-11 | 2015-04-29 | 深圳市国微电子有限公司 | 基于单粒子效应的仿真方法和仿真装置 |
US9183338B1 (en) * | 2014-09-16 | 2015-11-10 | Xilinx, Inc. | Single-event upset mitigation in circuit design for programmable integrated circuits |
-
2016
- 2016-01-26 CN CN201610051734.1A patent/CN106997402A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103198198A (zh) * | 2013-04-18 | 2013-07-10 | 西北核技术研究所 | 一种针对高频电路的单粒子瞬态效应注入仿真方法 |
CN103888106A (zh) * | 2014-03-31 | 2014-06-25 | 西安空间无线电技术研究所 | 一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法 |
US9183338B1 (en) * | 2014-09-16 | 2015-11-10 | Xilinx, Inc. | Single-event upset mitigation in circuit design for programmable integrated circuits |
CN104573187A (zh) * | 2014-12-11 | 2015-04-29 | 深圳市国微电子有限公司 | 基于单粒子效应的仿真方法和仿真装置 |
Non-Patent Citations (2)
Title |
---|
刘征 等: "SRAM单元单粒子翻转效应的电路模拟", 《半导体学报》 * |
谢楠: "宇航用FPGA单粒子效应及监测方法研究", 《中国优秀硕士学位论文全文数据库(信息科技辑)》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108363893A (zh) * | 2018-05-04 | 2018-08-03 | 西安电子科技大学 | 一种复杂条件下的单粒子脉冲电流源建模方法 |
CN108363894A (zh) * | 2018-05-04 | 2018-08-03 | 西安电子科技大学 | 一种电路级单粒子效应仿真平台 |
CN108363893B (zh) * | 2018-05-04 | 2021-05-11 | 西安电子科技大学 | 一种复杂条件下的单粒子脉冲电流源建模方法 |
CN108363894B (zh) * | 2018-05-04 | 2021-05-11 | 西安电子科技大学 | 一种电路级单粒子效应仿真平台 |
CN109884414A (zh) * | 2019-01-25 | 2019-06-14 | 中国科学院微电子研究所 | 高灵敏度高能粒子离化电荷测试电路 |
CN111366968A (zh) * | 2020-03-24 | 2020-07-03 | 中国科学院近代物理研究所 | 一种重离子束流均匀度测试系统和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Omana et al. | A model for transient fault propagation in combinatorial logic | |
CN106997402A (zh) | 一种单粒子效应多位翻转的电路仿真方法 | |
CN101964005B (zh) | 一种cmos电路单粒子瞬态的建模方法 | |
Hui et al. | Circuit and layout combination technique to enhance multiple nodes upset tolerance in latches | |
CN102437836B (zh) | 一种低功耗脉冲型d触发器 | |
Wang et al. | An area efficient SEU-tolerant latch design | |
CN105740555B (zh) | 一种单粒子瞬态脉冲电流源的建模方法 | |
US10181851B2 (en) | Dual interlocked logic circuits | |
CN105608292B (zh) | 一种模拟单粒子脉冲长尾效应的建模方法 | |
Fusco et al. | Radiation effects in low power and ultra-low power voltage references | |
Li et al. | A 10-transistor 65 nm SRAM cell tolerant to single-event upsets | |
CN106998198A (zh) | 一种自适应的触发器加固电路 | |
CN204272058U (zh) | 能够抵抗单粒子效应和双节点翻转的时域加固触发器 | |
CN105811929A (zh) | 一种低面积开销的抗单粒子瞬态延迟单元 | |
Lee et al. | Novel logic device for CMOS standard I/O cell with tolerance to total ionizing dose effects | |
Stenin et al. | Masking Noise Pulses When Collecting a Charge from the Tracks of Single Ionizing Particles in a Majority Element Based on CMOS NAND Logic | |
Hu et al. | Evaluating the single event sensitivity of dynamic comparator in 5 Gbps SerDes | |
CN210578492U (zh) | 一种cmos集成电路抗单粒子效应加固电路 | |
CN112787655B (zh) | 一种抗辐照锁存器单元电路 | |
Chatterjee et al. | Impact of well contacts on the single event response of radiation-hardened 40-nm flip-flops | |
Simionovski et al. | A TCAD evaluation of a single Bulk-BICS with integrative memory cell | |
Cao et al. | Design of Anti-irradiation Latch Based on Triple Module Redundancy Technology | |
CN104299639B (zh) | 一种抗软失效存储单元以及锁存器和触发器 | |
Wu et al. | A radiation hardened SRAM cell-DSRL | |
Bai et al. | Triple-node-upset self-recoverable latch design for aerospace applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170801 |