CN111366968A - 一种重离子束流均匀度测试系统和方法 - Google Patents

Abstract

本发明涉及一种重离子束流均匀度测试系统和方法，该系统包括SRAM测试芯片、单粒子效应测试系统以及重离子辐照终端；SRAM测试芯片作为研究重离子束对器件造成的单粒子翻转效应的载体，设置在单粒子效应测试系统中；重离子辐照终端设置在SRAM测试芯片一侧，且重离子辐照终端的束流窗口与SRAM测试芯片对准，用于为SRAM测试芯片提供预设注量率的重离子；单粒子效应测试系统与SRAM测试芯片之间建立实时通讯，用于对重离子辐照后的SRAM测试芯片上发生单粒子翻转效应的情况进行实时读取，并根据实时读取结果获得重离子辐照终端输出的重离子均匀度。本发明可以广泛应用于重离子束均匀度测试领域。

Description

一种重离子束流均匀度测试系统和方法

技术领域

本发明涉及一种基于SRAM(静态随机存储器)实现的重离子束流均匀度测试系统和方法，属于粒子探测领域。

背景技术

传统粒子探测器主要包含两类，分别是计数器和径迹探测器。其中，计数器主要是用来记录粒子的数目与强度，同时将粒子携带的能量信息转化成相应的电信号，因此，对于计数器的主要要求为需要具有一定的时间分辨率，可以分辨先后两个粒子射入计数器的时间。常见的计数器种类有电离室、正比计数器、闪烁体探测器、半导体探测器等。而径迹探测器主要用于显示粒子穿行的径迹，因此，对于径迹探测器的主要要求为其能够提供适当的磁场，可以根据径迹的方向和弯曲的曲率半径推测出高能粒子的电荷量、质量和能量。常见的径迹探测器如多丝正比室等。

然而，对于纳米集成电路而言，传统的径迹探测器难以实时快速地满足其对均匀度测试的需求，对粒子径迹的定位精度有限，且成本高，更换难度大。

发明内容

针对上述问题，本发明的目的是提供一种重离子束流均匀度测试系统和方法，在不借助粒子探测器的基础上，实现对高能重离子束流均匀度的测试，可以助力于材料，元器件等辐照实验的开展。

为实现上述目的，本发明采取以下技术方案：

本发明的第一个方面，是提供一种重离子束流均匀度测试系统，其包括：SRAM测试芯片、单粒子效应测试系统以及重离子辐照终端；所述SRAM测试芯片作为研究重离子束对器件造成的单粒子翻转效应的载体，设置在所述单粒子效应测试系统中；所述重离子辐照终端设置在所述SRAM测试芯片一侧，且所述重离子辐照终端的束流窗口与所述SRAM测试芯片对准，用于为所述SRAM测试芯片提供预设注量率的重离子；所述单粒子效应测试系统与所述SRAM测试芯片之间建立实时通讯，用于对重离子辐照后的所述SRAM测试芯片上发生单粒子翻转效应的情况进行实时读取，并根据实时读取结果获得所述重离子辐照终端输出的重离子均匀度。

进一步的，所述SRAM测试芯片采用65nm SRAM测试芯片。

进一步的，所述SRAM测试芯片包括DIEC结构以及保护结构；所述DIEC结构包括两个上下并排设置的第一SRAM存储单元和第二SRAM存储单元，所述第一SRAM存储单元包括互为备用的第一存储单元组和第二存储单元组；所述第一存储单元组包括第一PMOS管组、第二PMOS管组、第一NMOS管组、第二NMOS管组以及字线控制组；且所述字线控制组设置在中部，所述第一PMOS管组和第一NMOS管组依次设置在所述字线控制组一侧，所述第二NMOS管组和第二PMOS管组依次设置在所述字线控制组另一侧，形成以所述字线控制组为对称轴的对称结构；所述第二存储单元组设置在所述第一存储单元下方，所述第二存储单元与所述第一存储单元组结构相同，且所述第二存储单元组中各部件与所述第一存储单元组互为对称设置；所述保护结构包括且不局限于第一～第四保护带，所述第一保护带和第四保护带分别设置在所述第一PMOS管组和第二PMOS管组外侧，所述第二保护带设置在各所述第一PMOS管组和第一NMOS管组之间，所述第三保护带设置在各所述第二NMOS管组和第二PMOS管组之间。

进一步的，所述第一PMOS管组和第二PMOS管组内均含有两个同阱放置的PMOS管，所述第一NMOS管组和第二NMOS管组均含有两个同阱放置的NMOS管。

进一步的，所述第一存储单元组中所述第一PMOS管组和第一NMOS管组的间距为0.4um；所述第二PMOS管组和第二NMOS管组的间距为0.4um；所述第一存储单元组和第二存储单元组中互为冗余的两个所述第一NMOS管组、第一PMOS管组的间距均为1.2um。

进一步的，所述单粒子效应测试系统包括主控板、串口通信终端、测试板和上位机；所述主控板包括主控FPGA芯片、外设存储器、电源模块以及PROM/FLASH；所述主控FPGA芯片与设置在所述测试板上的所述SRAM测试芯片相连，用于根据所述上位机发送指令对所述SRAM测试芯片进行实时动态读写操作，并对读取的错误数据进行初步甄别后，将提取到的错误数据的错误类型、逻辑地址通过所述串口通信终端实时上传到所述上位机；所述外设存储器与所述主控FPGA芯片相连，用于存储所述主控FPGA芯片获取的错误数据；所述电源模块用于分多路对所述FPGA主控芯片以及所述SRAM测试芯片进行供电；所述PROM/FLASH用于存放固化的FPGA位流，用于保证断电后重新上电时所述FPGA主控芯片能被自动正常配置，实现测试功能。

进一步的，所述上位机中设置有均匀度测试模块，所述均匀度测试模块包括实验参数设置模块、错误信息调用模块、错误信息比对模块、MAP图绘制模块和显示模块；所述实验参数设置模块用于根据实验要求输入相关实验参数，包括粒子种类，能量，LET，注量率，并通过所述主控FPGA芯片对所述SRAM测试芯片完成写入数据操作；错误信息调用模块用于自动提取所述主控FPGA发送的所有SRAM错误数据内容并进一步甄别错误信息，即受束流影响位，映射错误位的物理地址；所述错误信息比对模块用于对外围电路引起的错误以及多位翻转错误进行筛选，并将筛选后的错误位的物理地址发送到所述MAP图绘制模块；所述MAP图绘制模块中预存有所述SRAM测试芯片的逻辑地址和物理地址的映射关系，用于将得到的错误位的物理地址信息转换为MAP图片中的位置，并以所需时间刻度确定测量时间单位，记录发生的错误数量，错误位置坐标，并在系统MAP图中标识出来，得到MAP图发送到所述显示模块；所述显示模块用于对MAP图进行显示。

本发明的第二个方面，是提供一种重离子束流均匀度测试方法，其包括以下步骤：1)进行实验前的准备工作，包括对SRAM测试芯片辐射效应的敏感性测试以及抗辐射电路设计，以得到满足实验要求的SRAM测试芯片；2)将步骤1)得到的SRAM测试芯片放置在单粒子效应测试系统中，并与重离子辐照终端的束流窗口对准，然后将单粒子效应测试系统上电，待主控板配置完成后，开启上位机电脑控制界面，设置实验参数，对SRAM测试芯片完成写入数据操作；3)开启重离子辐照终端并控制重离子束流的注量率，进行辐照实验，实验过程中，单粒子效应测试系统对SRAM测试芯片的所有内容进行实时提取，并对提取的所有数据进行处理，实现对重离子辐照终端输出的高能重离子均匀度的探测。

进一步的，所述步骤1)中，进行实验前的准备工作，包括对SRAM测试芯片辐射效应的敏感性测试以及抗辐射电路设计，以得到满足实验要求的SRAM测试芯片的方法，包括以下步骤：1.1)选用多种LET值的重离子束流，采用单粒子效应测试系统测试SRAM测试芯片对单粒子效应的响应程度，分析其辐射效应的敏感性；1.2)根据SRAM测试芯片对辐射效应的敏感性分析结果，在相同工艺下针对不同LET值设计不同的抗辐射电路，确定抗辐射电路中不同器件的间距，得到满足实验要求的SRAM测试芯片。

进一步的，所述步骤3)中，对重离子辐照终端中高能重离子均匀度的探测方法，包括以下步骤：3.1)主控FPGA芯片对SRAM测试芯片的所有内容进行实时读取，对读取内容进行初步错误甄别后，通过串口通信终端将甄别的所有错误数据的错误类型以及物理地址等所有数据发送到上位机；3.2)上位机对获得的所有数据进行分析，甄别出所有的错误信息，即受束流影响位，映射错误位的物理地址；3.3)对步骤3.2)得到的错误信息处理，将由于外围电路引起的错误以及多位翻转错误剔除；3.4)根据步骤3.3)得到的错误位信息，建立粒子数量，粒子位置与MAP图定点的关联，分析重离子辐照终端输出的重离子束流的均匀性。

本发明由于采取以上技术方案，其具有以下优点：1、本发明运用纳米级SRAM实现高精度定位，方便快捷，可以直接有效的测试重离子束流的均匀性，单粒子效应测试系统与SRAM测试芯片均可重复使用，成本极低。2、本发明由于SRAM测试芯片为自主设计，因此能够获取其逻辑地址和物理地址的对应关系，可以准确地对束流均匀度进行统计分析，尤其对电子元器件抗辐射性能的评估与加固设计等关键参数的获取至关重要。3、本发明中SRAM测试芯片采用DIEC结构和保护环结构，DIEC结构中的两个存储单元互为冗余备份，保护环的结构进一步保护了SRAM测试芯片对单粒子闩锁效应免疫，使得SRAM测试芯片的抗击辐射的能力更强。4、本发明中SRAM测试芯片中所有存储单元采用了DICE结构，通过调整DICE单元内部和单元间的不同间距，有效的实现了器件较低的单粒子翻转阈值与较高的单粒子多位翻转阈值。5、本发明中单粒子效应测试系统中的FPGA主控芯片能够对SRAM测试芯片进行实时读取，并对SRAM测试芯片的错误数据进行初步错误甄别，提取到错误数据的错误类型、逻辑地址等，并发送到上位机，有效减小了上传信息的量，速度更快。该技术成果可应用于诸多领域，如：粒子探测、重离子单粒子效应实验、质子单粒子效应实验、中子辐照实验、电子器件的可靠性、核材料辐照、集成电路设计、单粒子翻转定位、辐射测量等。

附图说明

图1是本发明重离子束流均匀度测试系统的示意图；

图2是本发明SRAM版图布局；

图3是本发明实施例一中得到的重离子均匀度探测图(均匀随机分布离子束)；

图4是本发明实施例一中得到的重离子均匀度探测图(非均匀随机分布离子束)；

图5a～图5f是本发明实施例二中得到的离子分布图。

具体实施方式

下面结合附图和实施例对本发明进行详细的描述。

如图1所示，本发明提供的一种重离子束流均匀度测试系统，其包括：SRAM测试芯片、单粒子效应测试系统以及重离子辐照终端(图中未示出)。其中，SRAM测试芯片作为研究重离子束对器件造成的单粒子翻转效应的载体，设置在单粒子效应测试系统中；重离子辐照终端设置在SRAM测试芯片一侧，且重离子辐照终端的束流窗口与SRAM测试芯片对准，用于为SRAM测试芯片提供预设注量率的重离子；单粒子效应测试系统与SRAM测试芯片之间建立实时通讯，用于对重离子辐照后的SRAM测试芯片上发生单粒子翻转效应的情况进行实时读取，并根据实时读取结果获得对重离子辐照终端输出的高能重离子均匀度的探测。

进一步的，SRAM测试芯片采用纳米级的SRAM测试芯片，本发明选择的为65nm SRAM测试芯片。

进一步的，如图2所示，为SRAM测试芯片的版图布局示意图。该SRAM测试芯片包括DIEC结构以及保护结构。DIEC结构包括两个上下并排设置的第一SRAM存储单元和第二SRAM存储单元，第一SRAM存储单元包括互为备用的第一存储单元组和第二存储单元组，第一存储单元组包括PMOS管组21、PMOS管组22、NMOS管组31、NMOS管组32以及字线控制组4；且字线控制组4设置在中部，PMOS管组21和NMOS管组31依次设置在字线控制组4一侧，NMOS管组32和PMOS管组22依次设置在字线控制组4另一侧，形成以字线控制组4为对称轴的对称结构；第二存储单元组与第一存储单元组结构相同，且第二存储单元组中各部件与第一存储单元组互为对称设置。保护结构包括第一～第四保护带11～14，且保护带11和保护带14分别设置在两SRAM存储单元外侧，也即PMOS管组21和PMOS管组22外侧，保护带12设置在各SRAM存储单元中的PMOS管组21和NMOS管组31之间，保护带13设置在各SRAM存储单元中的NMOS管组32和PMOS管组22之间，各保护带用于提供稳定电压和地的作用，同时保护带11～14设计的宽度较大，接触较多起到保护带作用，稳定器件内部电势，降低单粒子锁定的影响。

进一步的，PMOS管组21和PMOS管组22内均含有两个同阱放置的PMOS管，NMOS管组31和NMOS管组32均含有两个同阱放置的NMOS管，是存储单元的组成部分。

进一步的，两SRAM存储单元中第一存储单元组中PMOS管组21和NMOS管组31之间、PMOS管组22和NMOS管组32的间距均为0.4um，第一存储单元组和第二存储单元组中的互为冗余的两个NMOS管组的间距为1.2um。也可根据所要探测的不同离子，采用不同间距的互锁结构。

本发明中，每一SRAM存储单元采用的是互锁结构，第一存储单元组和第二存储单元组互为冗余备份，抗击辐射的能力较强。互锁结构使用较为普遍，然而适合用于粒子均匀度测试的电路结构，即要求其对辐射敏感，但又不能过于敏感，错误数量应该经过严格控制。保护环的设置使得SRAM测试芯片免疫单粒子闩锁(LET<84MeV(mg/cm²))，能在强辐射环境中稳定工作。同时，所有存储单元采用了DICE结构，通过调整DICE单元内部和单元间的不同间距，有效的实现了器件较低的单粒子翻转阈值与较高的单粒子多位翻转阈值。又因为芯片本身是自主设计而非商用器件，物理地址信息与逻辑地址信息可以完全对应上，只需通过程序计算即可实现对错误地址的定位。

进一步的，单粒子效应测试系统包括主控板、串口通信终端、测试板和上位机。主控板包括主控FPGA芯片、外设存储器、电源模块以及PROM/FLASH。其中，主控FPGA芯片与设置在测试板上的SRAM测试芯片相连，用于根据上位机发送指令对SRAM测试芯片进行实时动态读写操作，对读取的错误数据进行初步甄别，并通过串口通信终端将提取到的错误数据的错误类型、逻辑地址等实时上传到上位机；外设存储器与主控FPGA芯片相连，用于存储主控FPGA芯片获取的错误数据；电源模块用于分多路对FPGA主控芯片以及SRAM测试芯片进行供电；PROM/FLASH用于存放固化的FPGA位流，用于保证断电后重新上电时FPGA主控芯片能被自动正常配置，实现测试功能。

进一步的，上位机中设置有均匀度测试模块，该均匀度测试模块包括实验参数设置模块、错误信息调用模块、错误信息比对模块、MAP图绘制模块和显示模块。其中，实验参数设置模块用于根据实验要求输入相关实验参数，主要包括粒子种类，能量，LET，注量率等，并通过主控FPGA芯片对SRAM测试芯片完成写入数据操作；错误信息调用模块用于自动提取主控FPGA发送的所有SRAM内容并进一步甄别错误信息，即受束流影响位，映射错误位的物理地址；错误信息比对模块用于对外围电路引起的错误以及多位翻转错误进行筛选，并将筛选后的错误位的物理地址发送到MAP图绘制模块；MAP图绘制模块中预存有SRAM测试芯片的逻辑地址和物理地址的映射关系，用于将得到的错误位的物理地址信息转换为MAP图片中的位置，并以所需时间刻度确定测量时间单位(如：s)，记录发生的错误数量，错误位置坐标，并在系统MAP图中标识出来，得到MAP图发送到显示模块；显示模块用于对MAP图进行显示。

进一步的，上位机中均匀度测试模块的编写可以采用C#语言，错误信息调用模块可以采用MATLAB或运用Perl语言进行编写。

进一步的，重离子辐照终端所提供的重离子，是指离子质量比He重的离子，如：⁴⁸Ti，⁷³Ge，⁸⁶Kr，¹²⁷I，¹⁸¹Ta，²⁰⁹Bi等。重离子辐照终端的控制主要是由终端服务人员设计、控制并调试。

基于上述重离子束流均匀度测试系统，本发明还提供一种重离子束流均匀度测试方法，包括以下步骤：

1)进行实验前的准备工作：包括对SRAM测试芯片辐射效应的敏感性测试以及抗辐射电路设计，得到满足实验要求的SRAM测试芯片。

根据高能重离子引起的CMOS集成电路单粒子翻转效应，本发明总结并提炼了不同器件对单粒子翻转效应的响应情况，进而确定了不同工艺节点器件对重离子的响应规律。以束流中重离子的LET(线性能量传输)值为参考标准，以65nm CMOS工艺的SRAM(静态随机存储器)测试芯片为载体，研究重离子束对器件造成的单粒子翻转截面，结合不同的加固策略，降低甚至消除因电荷共享等造成的多位翻转。为保证器件探测的稳定性，尤其是在高LET粒子辐照下，应在SRAM测试芯片的设计过程中加入必要的保护环，防止因单粒子锁定而导致的电流激增现象的发生。由于SRAM测试芯片对高能重离子具有较高的敏感性，重离子辐照后会引起SRAM测试芯片发生单粒子翻转，因此，通过对SRAM测试芯片进行设计，可以有效的统计物理地址的分布规律。

具体的，包括以下步骤：

1.1)选用多种LET值的重离子束流，采用单粒子效应测试系统测试SRAM测试芯片对单粒子效应的响应程度，分析其辐射效应的敏感性。

根据SRAM测试芯片对单粒子效应的响应程度，本发明得到当SRAM测试芯片采用65nm时，是一个较好的工艺节点，能够较好地反应错误信息。

1.2)根据SRAM测试芯片对辐射效应的敏感性分析结果，在相同工艺下针对不同LET值设计不同的抗辐射电路，同时保证该抗辐射电路具有强的抗闩锁能力，在高LET重离子辐照过程中，不会有电流激增导致器件烧毁。

对辐射效应的敏感性进行分析可知：通过设置抗辐射电路，可以使得SRAM测试芯片免疫单粒子闩锁(LET<84MeV(mg/cm²))。特别的，对于高LET重离子的探测，原则上采用双互锁加固单元，并扩大加固单元内部灵敏节点的间距，即通过调整DICE单元内部和单元间的不同间距，可以实现器件较低的单粒子翻转阈值(能测多种粒子)与较高的单粒子多位翻转阈值(不受单个重离子造成的多位翻转的影响，避免错误计数)。

2)搭建实验系统：将步骤1)得到的SRAM测试芯片放置在单粒子效应测试系统中，并与重离子辐照终端的束流窗口对准，然后将单粒子效应测试系统上电，待主控板配置完成后，开启上位机电脑控制界面，设置实验参数，对SRAM测试芯片完成写入数据操作。

3)进行实验：开启重离子辐照终端并控制重离子束流的注量率，进行辐照实验，实验过程中，单粒子效应测试系统对SRAM测试芯片的所有内容进行实时提取，并对提取的所有数据进行处理，实现对重离子辐照终端中高能重离子均匀度的探测。

具体的，包括以下步骤：

3.1)主控FPGA芯片对SRAM测试芯片的所有内容进行实时读取，对读取内容进行初步错误甄别后，通过串口通信终端将甄别的所有错误数据的错误类型以及物理地址等所有数据发送到上位机；

3.2)上位机对获得的所有数据进行进一步分析，甄别出所有的错误信息，即受束流影响位，映射错误位的物理地址；

3.3)对步骤3.2)得到的错误信息处理，将由于外围电路引起的错误以及多位翻转错误(如相同Word line或相同Bit line的错误数据)剔除，其中，错误定位程序可以人为选取，可以根据需求添加包含相同Word line或相同Bit line的错误数据，也可以将这部分可能因为外围电路引起的错误剔除出去；

3.4)根据步骤3.3)得到的错误位信息，建立粒子数量，粒子位置与MAP图定点的准确关联，分析重离子束流的均匀性。

其中，绘制粒子分布图时，以所需时间刻度确定测量时间单位(如：s)，记录发生的错误数量，错误位置坐标，并在系统MAP图中以红色点标识出来。

实施例一

本实施例是针对本申请单位所研究的单粒子效应辐照终端的单粒子效应测试结果。

本实施例采用65nm SRAM芯片作为探测前端，在兰州重离子加速器辐照效应终端实现了束流均匀度的测试。在LET值为80MeV·cm²/mg的¹⁸¹Ta离子辐照下，对离子分布进行测量。¹⁸¹Ta粒子的LET较高，但在该款加固的SRAM中表现出的结果较为稳定，辐照过程中系统功能正常，在高LET辐照下，未发生锁定和功能中断。

如图3和图4所示，分别研究的是均匀随机分布离子束和非均匀随机分布离子束。图中涉及的参数包括：测试周期(Round)，总错误数(Total Error)，本周期内的错误增量(Inc)，单位错误(Single Error)，两位错误(Double Error)，相同字线中的翻转总数(SameWL)，相同字线翻转在本周期内的增量(Inc WL)，相同位线翻转在本周期内的增量(IncBL)，相同位线翻转总数(Same BL)。

实施例二

本实施例采用65nm SRAM芯片作为探测前端，在兰州重离子加速器辐照效应终端实现了束流均匀度的测试。在LET值为35MeV·cm²/mg的⁸⁴Kr离子辐照下，对离子分布进行测量。

如图5a～图5f所示，为测得的离子分布图，图中，实验参数设置：每Round代表1s间隔，图5a～图5f的时间间距为30s，也即本实施例实验总经历时长为180s。随时间的增加，错误数量增加，图片可以反应出对应的当前时段的束流均匀度信息。同时，根据图中的测试结果，可以判定粒子打在SRAM型探测系统上的时间、位置、束流通量、强度等信息，与实际束流相符，并具有很好的位置分辨能力。

以上给出一种具体的实施方式，但本发明不局限于所描述的实施方式。本发明的基本思路在于上述方案，对本领域普通技术人员而言，根据本发明的教导，设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变形仍落入本发明的保护范围内。

Claims (10)

1.一种重离子束流均匀度测试系统，其特征在于：其包括：

SRAM测试芯片、单粒子效应测试系统以及重离子辐照终端；

所述SRAM测试芯片作为研究重离子束对器件造成的单粒子翻转效应的载体，设置在所述单粒子效应测试系统中；

所述重离子辐照终端设置在所述SRAM测试芯片一侧，且所述重离子辐照终端的束流窗口与所述SRAM测试芯片对准，用于为所述SRAM测试芯片提供预设注量率的重离子；

所述单粒子效应测试系统与所述SRAM测试芯片之间建立实时通讯，用于对重离子辐照后的所述SRAM测试芯片上发生单粒子翻转效应的情况进行实时读取，并根据实时读取结果获得所述重离子辐照终端输出的重离子均匀度。

2.如权利要求1所述的一种重离子束流均匀度测试系统，其特征在于：所述SRAM测试芯片采用抗辐射加固的SRAM测试芯片。

3.如权利要求2所述的一种重离子束流均匀度测试系统，其特征在于：所述抗辐射加固的SRAM测试芯片包括DIEC结构以及保护结构；

所述DIEC结构包括两个上下并排设置的第一SRAM存储单元和第二SRAM存储单元，所述第一SRAM存储单元包括互为备用的第一存储单元组和第二存储单元组；

所述第一存储单元组包括第一PMOS管组、第二PMOS管组、第一NMOS管组、第二NMOS管组以及字线控制组；且所述字线控制组设置在中部，所述第一PMOS管组和第一NMOS管组依次设置在所述字线控制组一侧，所述第二NMOS管组和第二PMOS管组依次设置在所述字线控制组另一侧，形成以所述字线控制组为对称轴的对称结构；

所述第二存储单元组设置在所述第一存储单元下方，所述第二存储单元与所述第一存储单元组结构相同，且所述第二存储单元组中各部件与所述第一存储单元组互为对称设置；

所述保护结构包括第一～第四保护带，所述第一保护带和第四保护带分别设置在所述第一PMOS管组和第二PMOS管组外侧，所述第二保护带设置在各所述第一PMOS管组和第一NMOS管组之间，所述第三保护带设置在各所述第二NMOS管组和第二PMOS管组之间。

4.如权利要求3所述的一种重离子束流均匀度测试系统，其特征在于：所述第一PMOS管组和第二PMOS管组内均含有两个同阱放置的PMOS管，所述第一NMOS管组和第二NMOS管组均含有两个同阱放置的NMOS管。

5.如权利要求4所述的一种重离子束流均匀度测试系统，其特征在于：所述第一存储单元组中所述第一PMOS管组和第一NMOS管组的间距为0.4um；所述第二PMOS管组和第二NMOS管组的间距为0.4um；

所述第一存储单元组和第二存储单元组中互为冗余的两个所述第一NMOS管组、第一PMOS管组的间距均为1.2um。

6.如权利要求1所述的一种重离子束流均匀度测试系统，其特征在于：所述单粒子效应测试系统包括主控板、串口通信终端、测试板和上位机；

所述主控板包括主控FPGA芯片、外设存储器、电源模块以及PROM/FLASH；所述主控FPGA芯片与设置在所述测试板上的所述SRAM测试芯片相连，用于根据所述上位机发送指令对所述SRAM测试芯片进行实时动态读写操作，并对读取的错误数据进行初步甄别后，将提取到的错误数据的错误类型、逻辑地址通过所述串口通信终端实时上传到所述上位机；

所述外设存储器与所述主控FPGA芯片相连，用于存储所述主控FPGA芯片获取的错误数据；

所述电源模块用于分多路对所述FPGA主控芯片以及所述SRAM测试芯片进行供电；

所述PROM/FLASH用于存放固化的FPGA位流，用于保证断电后重新上电时所述FPGA主控芯片能被自动正常配置，实现测试功能。

7.如权利要求1所述的一种重离子束流均匀度测试系统，其特征在于：所述上位机中设置有均匀度测试模块，所述均匀度测试模块包括实验参数设置模块、错误信息调用模块、错误信息比对模块、MAP图绘制模块和显示模块；

所述实验参数设置模块用于根据实验要求输入相关实验参数，包括粒子种类，能量，LET，注量率，并通过所述主控FPGA芯片对所述SRAM测试芯片完成写入数据操作；

错误信息调用模块用于自动提取所述主控FPGA发送的所有SRAM错误数据内容并进一步甄别错误信息，即受束流影响位，映射错误位的物理地址；

所述错误信息比对模块用于对外围电路引起的错误以及多位翻转错误进行筛选，并将筛选后的错误位的物理地址发送到所述MAP图绘制模块；

所述MAP图绘制模块中预存有所述SRAM测试芯片的逻辑地址和物理地址的映射关系，用于将得到的错误位的物理地址信息转换为MAP图片中的位置，并以所需时间刻度确定测量时间单位，记录发生的错误数量，错误位置坐标，并在系统MAP图中标识出来，得到MAP图发送到所述显示模块；

所述显示模块用于对MAP图进行显示。

8.一种如权利要求1～7任一项所述重离子束流均匀度测试系统的测试方法，其特征在于包括以下步骤：

1)进行实验前的准备工作，包括对SRAM测试芯片辐射效应的敏感性测试以及抗辐射电路设计，以得到满足实验要求的SRAM测试芯片；

2)将步骤1)得到的SRAM测试芯片放置在单粒子效应测试系统中，并与重离子辐照终端的束流窗口对准，然后将单粒子效应测试系统上电，待主控板配置完成后，开启上位机电脑控制界面，设置实验参数，对SRAM测试芯片完成写入数据操作；

3)开启重离子辐照终端并控制重离子束流的注量率，进行辐照实验，实验过程中，单粒子效应测试系统对SRAM测试芯片的所有内容进行实时提取，并对提取的所有数据进行处理，实现对重离子辐照终端输出的高能重离子均匀度的探测。

9.如权利要求8所述的一种重离子束流均匀度测试方法，其特征在于：所述步骤1)中，进行实验前的准备工作，包括对SRAM测试芯片辐射效应的敏感性测试以及抗辐射电路设计，以得到满足实验要求的SRAM测试芯片的方法，包括以下步骤：

1.1)选用多种LET值的重离子束流，采用单粒子效应测试系统测试SRAM测试芯片对单粒子效应的响应程度，分析其辐射效应的敏感性；

1.2)根据SRAM测试芯片对辐射效应的敏感性分析结果，在相同工艺下针对不同LET值设计不同的抗辐射电路，确定抗辐射电路中不同器件的间距，得到满足实验要求的SRAM测试芯片。

10.如权利要求8所述的一种重离子束流均匀度测试方法，其特征在于：所述步骤3)中，对重离子辐照终端中高能重离子均匀度的探测方法，包括以下步骤：

3.1)主控FPGA芯片对SRAM测试芯片的所有内容进行实时读取，对读取内容进行初步错误甄别后，通过串口通信终端将甄别的所有错误数据的错误类型以及物理地址等所有数据发送到上位机；

3.2)上位机对获得的所有数据进行分析，甄别出所有的错误信息，即受束流影响位，映射错误位的物理地址；

3.3)对步骤3.2)得到的错误信息处理，将由于外围电路引起的错误以及多位翻转错误剔除；

3.4)根据步骤3.3)得到的错误位信息，建立粒子数量，粒子位置与MAP图定点的关联，分析重离子辐照终端输出的重离子束流的均匀性。

Images