CN106569041B - 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 - Google Patents
单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 Download PDFInfo
- Publication number
- CN106569041B CN106569041B CN201610972269.5A CN201610972269A CN106569041B CN 106569041 B CN106569041 B CN 106569041B CN 201610972269 A CN201610972269 A CN 201610972269A CN 106569041 B CN106569041 B CN 106569041B
- Authority
- CN
- China
- Prior art keywords
- latch cicuit
- latch
- pulse width
- width measurement
- measurement circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/023—Measuring pulse width
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及电脉冲宽度测量技术领域，尤其涉及一种单粒子瞬态脉冲宽度测量电路包括：第一锁存电路的置位端和各个第二锁存电路的第一置位端均与待测信号输入端连接；第一级第二锁存电路的第二置位端与第一锁存电路的输出端连接；当单粒子瞬态脉冲宽度测量电路包含二级以上的第二锁存电路时，从第二级第二锁存电路开始，每级第二锁存电路的第二置位端与前一级第二锁存电路的输出端连接；在待测信号输入端接入待测单粒子瞬态脉冲信号后，第一锁存电路发生翻转驱动至少一级第二锁存电路顺次发生翻转。本发明由于仅由两种锁存电路构成，使得测量电路结构简单，同时通过增加第二锁存电路的数目，可扩大测量信号的范围。
Description
技术领域
本发明涉及电脉冲宽度测量技术领域，尤其涉及单粒子瞬态脉冲宽度测量电路、集成电路和电子设备。
背景技术
随着航天、军事等领域技术的发展，越来越多的集成电路需要在辐射环境下工作。辐射对集成电路的效应主要分为两大类：单粒子效应和总剂量效应，总剂量效应是集成电路长期处在辐射环境中辐射效果积累所产生的效应，单粒子效应是辐射能量粒子进入集成电路后辐射效果即时作用所产生的效应。其中单粒子效应可细分为以下三类：单粒子软错误效应、具有潜在危险性的效应和单粒子硬错误效应。
其中，单粒子软错误效应包括单粒子反转效应，单粒子瞬变效应，单粒子多翻转效应等，其能够在短时间内对电路节点产生干扰。具有潜在危险性的效应包括单粒子闩锁效应等，如不加以控制，可能会导致芯片发生单粒子烧毁。单粒子硬错误效应包括位移损伤等，其会使得芯片中的晶体管彻底不能工作。而，单粒子瞬变效应是常见的影响芯片性能的主要因素，当芯片放置在有辐射的环境中，周围能量粒子会注入到芯片内部，通过电离辐射能量粒子的运动轨迹上产生一定数目的电子、空穴对，它们在电场的作用下被电路节点吸收，改变节点电平，如果没有反馈回路，那么当单粒子作用的时间结束后，该节点电平又会恢复回原来的值，从而在电路中产生一个脉冲信号。
对于单粒子效应进行研究与加固，必须搭建有效的测试环境，对瞬态脉冲信号宽度等特征进行准确测量。其中，测试环境往往选择地面辐照实验，通过模拟产生宇宙射线粒子对待测芯片进行轰击试验，模拟真实的宇宙空间辐射环境。在对脉冲信号宽度进行测量时，根据入射粒子种类能量等不同，产生的单粒子脉冲信号电平维持时间也不同，脉冲宽度可以从几十ps到一千ps以上。
如果采用传统的示波器或逻辑分析仪等检测设备测量单粒子瞬态脉冲宽度，对设备的频率要求非常高，测试成本高，实现难度非常大。如果采用片上电路进行测试，现有的脉冲宽度测量方法往往通过外部输入高频信号对脉冲信号采样来进行测量，捕获精度将受到采样信号的频率和性能限制，由于实际测试中难以提供频率极高、波形特点又十分优良的采样信号，因此，不仅可测范围小，测量精度也难以保证，测量精度往往很低。
发明内容
本发明通过提供一种单粒子瞬态脉冲宽度测量电路、集成电路和电子设备，解决了现有技术中单粒子瞬态脉冲宽度测量电路的可测范围小、测量精度低的技术问题。
本发明实施例提供了一种单粒子瞬态脉冲宽度测量电路，包括待测信号输入端、第一锁存电路和至少一级第二锁存电路；
所述第一锁存电路的置位端和所述至少一级第二锁存电路中各个第二锁存电路的第一置位端均与所述待测信号输入端连接；
所述至少一级第二锁存电路中的第一级第二锁存电路的第二置位端与所述第一锁存电路的输出端连接；
当所述单粒子瞬态脉冲宽度测量电路包含二级以上的第二锁存电路时，从第二级第二锁存电路开始，每级第二锁存电路的第二置位端与前一级第二锁存电路的输出端连接；
其中，在所述待测信号输入端接入待测单粒子瞬态脉冲信号后，所述第一锁存电路发生翻转，进而，所述第一锁存电路驱动至少一级第二锁存电路顺次发生翻转，将所述第一锁存电路的输出端和所述至少一级第二锁存电路中各个第二锁存电路的输出端作为所述单粒子瞬态脉冲宽度测量电路的信号输出端。
可选的，所述第一锁存电路为两输入RS锁存器，所述第一级第二锁存电路的第二置位端与所述两输入RS锁存器的Q输出端连接。
可选的，所述两输入RS锁存器为或非门RS锁存器。
可选的，所述第二锁存电路为三输入RS锁存器，每级三输入RS锁存器的第二置位端与前一级三输入RS锁存器的Q输出端连接。
可选的，各级第二锁存电路具有相同的结构尺寸。
可选的，所述两输入RS锁存器为CMOS电路。
可选的，所述三输入RS锁存器为CMOS电路。
基于同一发明构思，本发明实施例还提供了一种集成电路，包括如上所述的单粒子瞬态脉冲宽度测量电路。
基于同一发明构思，本发明实施例还提供了一种电子设备，包括如上所述的集成电路。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
在本发明中，在待测信号输入端接入待测单粒子瞬态脉冲信号后，第一锁存电路发生翻转，进而，第一锁存电路驱动至少一级第二锁存电路顺次发生翻转，将第一锁存电路的输出端和至少一级第二锁存电路中各个第二锁存电路的输出端作为单粒子瞬态脉冲宽度测量电路的信号输出端，根据各个信号输出端的电平的高低，能够反推出待测单粒子瞬态脉冲信号的脉冲宽度，由于仅由两种锁存电路构成，使得测量电路结构简单，大大降低了设计难度，提高流片成功率，同时，占用芯片面积小。并且，本发明不需要外部输入时钟信号，所以没有对外部输入时钟信号的要求，另外，通过增加第二锁存电路的数目，可扩大测量信号的范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明第一个实施例中单粒子瞬态脉冲宽度测量电路的电路结构示意图；
图2为本发明实施例中单粒子瞬态脉冲宽度测量电路工作时的波形示意图
图3为本发明第二个实施例中单粒子瞬态脉冲宽度测量电路的电路结构示意图；
图4为本发明实施例中两输入RS锁存器的电路结构示意图；
图5为本发明实施例中三输入RS锁存器的电路结构示意图。
其中，100为第一锁存电路，101为第二锁存电路，11为第一PMOS管，12为第二PMOS管，13为第三PMOS管，14为第四PMOS管，15为第五PMOS管，16为第六PMOS管，17为第七PMOS管，18为第八PMOS管，19为第九PMOS管，21为第一NMOS管，22为第二NMOS管，23为第三NMOS管，24为第四NMOS管，25为第五NMOS管，26为第六NMOS管，27为第七NMOS管，28为第八NMOS管，29为第九NMOS管。
具体实施方式
为解决现有技术中单粒子瞬态脉冲宽度测量电路的可测范围小、测量精度低的技术问题，本发明提供一种单粒子瞬态脉冲宽度测量电路、集成电路和电子设备。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种单粒子瞬态脉冲宽度测量电路，如图1所示，该单粒子瞬态脉冲宽度测量电路包括待测信号输入端、第一锁存电路100和至少一级第二锁存电路101。第一锁存电路100的置位端和至少一级第二锁存电路101中各个第二锁存电路101的第一置位端均与待测信号输入端连接。至少一级第二锁存电路101中的第一级第二锁存电路101的第二置位端与第一锁存电路100的输出端连接。当单粒子瞬态脉冲宽度测量电路包含二级以上的第二锁存电路101时，从第二级第二锁存电路101开始，每级第二锁存电路101的第二置位端与前一级第二锁存电路101的输出端连接。
在本发明中，在待测信号输入端接入待测单粒子瞬态脉冲信号后，第一锁存电路100发生翻转，进而，第一锁存电路100驱动至少一级第二锁存电路101顺次发生翻转，将第一锁存电路100的输出端和至少一级第二锁存电路101中各个第二锁存电路101的输出端作为单粒子瞬态脉冲宽度测量电路的信号输出端，根据各个信号输出端的电平的高低，能够反推出待测单粒子瞬态脉冲信号的脉冲宽度，由于仅由两种锁存电路构成，使得测量电路结构简单，大大降低了设计难度，并且，本发明不需要外部输入时钟信号，所以没有对外部输入时钟信号的要求，另外，通过增加第二锁存电路101的数目，可扩大测量信号的范围，测量精度高。
在本发明中，第一锁存电路100发生翻转，即，第一锁存电路100的置位端和复位端电平翻转，将影响第一锁存电路100的输出端的电平，例如，当第一锁存电路100的复位端为高电平且第一锁存电路100的置位端为低电平时，第一锁存电路100的输出端为低电平；当第一锁存电路100的复位端为低电平且第一锁存电路100的置位端为高电平时，第一锁存电路100的输出端为高电平；当第一锁存电路100的复位端为低电平且第一锁存电路100的置位端为低电平时，第一锁存电路100的输出端电平保持不变。
进一步，第一锁存电路100的翻转将驱动与其相连的至少一级第二锁存电路101顺次发生翻转，下面仅以第一级第二锁存电路101为例进行说明，第一级第二锁存电路101之后的各级第二锁存电路101的翻转情况相同。第二锁存电路101发生翻转，即，第二锁存电路101的第一置位端、第二置位端和复位端电平翻转，将影响第二锁存电路101的输出端的电平，例如，当第二锁存电路101的第一置位端和第二置位端不都为高电平且第二锁存电路101的复位端为高电平时，第二锁存电路101的输出端为低电平；当第二锁存电路101的第一置位端和第二置位端均为高电平且第二锁存电路101的复位端为低电平时，第二锁存电路101的输出端为高电平；当第二锁存电路101的第一置位端和第二置位端不都为高电平且第二锁存电路101的复位端为低电平时，第二锁存电路101的输出端保持不变。
在本发明中，为保证各个锁存电路在待测单粒子瞬态脉冲信号变化前能够维持稳定的状态，第一锁存电路100的复位端和所有第二锁存电路101的复位端接入同一复位信号，即，RESET，所有锁存电路在统一的RESET下复位。
下面本发明将结合一具体输入信号，对本发明的单粒子瞬态脉冲宽度测量电路的工作原理进行详细说明，其中，单粒子瞬态脉冲宽度测量电路包括3级第二锁存电路101，input为待测单粒子瞬态脉冲信号，out1为第一锁存电路100的输出端输出的信号，out2为第一级第二锁存电路101的输出端输出的信号，out3为第二级第二锁存电路101的输出端输出的信号，out4为第三级第二锁存电路101的输出端输出的信号，单粒子瞬态脉冲宽度测量电路中各信号的工作波形参见图2。
具体来讲，在工作过程中，初始状态下，所有锁存电路在统一的RESET下复位，此时待测信号输入端输入的input为低电平，所有锁存电路的复位端输入的信号为高电平，所有锁存电路的输出端输出的信号为0，即，out1、out2、out3、out4和out5均为0。在t＝20.5ns时，input保持低电平不变，RESET变为低电平，此时所有锁存电路输出的信号保持不变，即，out1、out2、out3、out4和out5均为0。在t＝50ns时，input产生一个脉宽为200ps的高电平脉冲，通过仿真可知，该高电平脉冲足以驱动第一锁存电路100翻转，使得out1变为高电平，同时out1上升沿将比input上升沿延迟一个延迟时间Δt1，Δt1为第一锁存电路100输出延迟时间，因此，使得out1和input同时为高电平的时间段比单独input为高电平的时间段要短Δt1，能够满足驱动与第一锁存电路100相连的第一级第二锁存电路101翻转所需的最小时间要求，因此，第一级第二锁存电路101发生翻转，使得out2变为高电平。进一步，out2上升沿又比out1上升沿晚一个延迟时间Δt2，Δt2为第二级第二锁存电路101的输出延迟时间，因此，out2同input信号同时为高电平的时间段比out1同input信号同时为高电平的时间段短Δt2，通过仿真表明，该时间段短于第二级第二锁存电路101翻转所需最小时间段，因此，第二级第二锁存电路101无法发生翻转，out3为低电平，因此，out3同input同时为高电平的时间段为0，故第三级第二锁存电路101无法发生翻转，out4保持低电平，同理，out5也保持低电平。
根据上述分析可知，从第一级第二锁存电路101开始，之后的各个第二锁存电路101的第一置位端和第二置位端同时为高电平的时间将逐级递减Δt2，直到变为0。并且，input脉冲宽度越宽，即，input保持为高电平的时间越长，将能够驱动越多的第二锁存电路101发生翻转，从而使得out2至outn中发生翻转的信号数目越多，则可测量出脉冲宽度越宽的单粒子瞬态脉冲信号，扩大了测量信号的范围。
在本发明中，通过改变输入脉冲宽度，采用电路仿真观察各级锁存电路的输出情况，即可得到输入脉冲宽度同输出信号逻辑电平的对应表格，参见下表1，在实际测量时，即可根据实际测量中检测到的锁存电路的翻转情况，依照下表1，反推出待测单粒子瞬态脉冲信号的脉冲宽度。
表1
下面将对本发明中的第一锁存电路100和第二锁存电路101的电路结构进行详细说明：
在本发明中，如图3所示，第一锁存电路100为两输入RS锁存器，第一级第二锁存电路101的第二置位端与两输入RS锁存器的Q输出端连接。优选的，两输入RS锁存器为或非门RS锁存器。两输入RS锁存器为CMOS电路，在一具体实例中，两输入RS锁存器可以具有如图4所示的电路结构，两输入RS锁存器包括第一PMOS管11、第二PMOS管12、第三PMOS管13、第四PMOS管14、第一NMOS管21、第二NMOS管22、第三NMOS管23和第四NMOS管24。第一PMOS管11的源极端和第三PMOS管13的源极端分别与电源连接，第一PMOS管11的栅极端和第一NMOS管21的栅极端分别与两输入RS锁存器的复位端连接，第一PMOS管11的漏极端与第二PMOS管12的源极端连接，第二PMOS管12的栅极端和第二NMOS管22的栅极端分别与两输入RS锁存器的输出端连接，第一NMOS管21的漏极端与第二NMOS管22的漏极端之间的第一连接节点与第二PMOS管12的漏极端连接，第一连接节点还与两输入RS锁存器的Q输出端连接，第三PMOS管13的栅极端和第三NMOS管23的栅极端分别与两输入RS锁存器的置位端连接，第三PMOS管13的漏极端与第四PMOS管14的源极端连接，第四PMOS管14的栅极端和第四NMOS管24的栅极端分别与两输入RS锁存器的Q输出端连接，第三CMOS管的漏极端与第四CMOS管的漏极端之间的第二连接节点与第四PMOS管14的漏极端连接，第二连接节点还与两输入RS锁存器的输出端连接，第一NMOS管21的源极端、第二NMOS管22的源极端、第三NMOS管23的源极端和第四NMOS管24的源极端分别接地。
其中，第一PMOS管11、第二PMOS管12、第三PMOS管13和第四PMOS管14的栅宽均为1.92微米，第一NMOS管21、第二NMOS管22、第三NMOS管23和第四NMOS管24的栅宽均为0.64微米。第一PMOS管11、第二PMOS管12、第三PMOS管13、第四PMOS管14、第一NMOS管21、第二NMOS管22、第三NMOS管23和第四NMOS管24的栅长均为0.13微米。
当然，两输入RS锁存器还可以采用除图4以外的具有信号翻转功能的其他两输入RS锁存器电路结构，本申请不做限定。
在本发明中，如图3所示，第二锁存电路101为三输入RS锁存器，每级三输入RS锁存器的第二置位端与前一级三输入RS锁存器的Q输出端连接。三输入RS锁存器也为CMOS电路，在一具体实例中，三输入RS锁存器可以具有如图5所示的电路结构，三输入RS锁存器包括第五PMOS管15、第六PMOS管16、第七PMOS管17、第八PMOS管18、第九PMOS管19、第五NMOS管25、第六NMOS管26、第七NMOS管27、第八NMOS管28和第九NMOS管29，第五PMOS管15的源极端、第六PMOS管16的源极端和第七PMOS管17的源极端分别与电源连接，第五PMOS管15的栅极端和第五NMOS管25的栅极端分别与三输入RS锁存器的复位端连接，第五PMOS管15的漏极端与第八PMOS管18的源极端连接，第六PMOS管16的栅极端和第七NMOS管27的栅极端分别与三输入RS锁存器的第一置位端连接，第七PMOS管17的栅极端和第九NMOS管29的栅极端分别与三输入RS锁存器的第二置位端连接，第七PMOS管17的漏极端与第九PMOS管19的源极端之间的第三连接节点与第六PMOS管16的漏极端连接，第八PMOS管18的栅极端和第六NMOS管26的栅极端分别与三输入RS锁存器的输出端连接，第八PMOS管18的漏极端、第五NMOS管25的漏极端和第六NMOS管26的漏极端之间的第四连接节点与三输入RS锁存器的Q输出端连接，第九PMOS管19的漏极端、第七NMOS管27的漏极端和第八NMOS管28的漏极端之间的第五连接节点与三输入RS锁存器的输出端连接，第九PMOS管19的栅极端和第八NMOS关的栅极端分别与三输入RS锁存器的Q输出端连接，第七NMOS管27的源极端与第九NMOS管29的漏极端连接，第五NMOS管25的源极端、第六NMOS管26的源极端、第八NMOS管28的源极端和第九NMOS管29的源极端分别接地。
其中，第五PMOS管15、第六PMOS管16、第七PMOS管17、第八PMOS管18和第九PMOS管19的栅宽均为1.92微米，第五NMOS管25、第六NMOS管26、第七NMOS管27、第八NMOS管28和第九NMOS管29的栅宽均为0.64微米。第五PMOS管15、第六PMOS管16、第七PMOS管17、第八PMOS管18、第九PMOS管19、第五NMOS管25、第六NMOS管26、第七NMOS管27、第八NMOS管28和第九NMOS管29的栅长均为0.64微米。
当然，三输入RS锁存器还可以采用除图5以外的具有信号翻转功能的其他三输入RS锁存器电路结构，本申请不做限定。另外，在本申请中，各级第二锁存电路101具有相同的结构尺寸。
基于同一发明构思，本发明实施例还提供一种集成电路，包括如上所述的单粒子瞬态脉冲宽度测量电路，对于单粒子瞬态脉冲宽度测量电路的结构参见上一实施例，此处不再赘述。
基于同一发明构思，本发明实施例还提供一种电子设备，包含如上所述的集成电路。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
在本发明中，在待测信号输入端接入待测单粒子瞬态脉冲信号后，第一锁存电路发生翻转，进而，第一锁存电路驱动至少一级第二锁存电路顺次发生翻转，将第一锁存电路的输出端和至少一级第二锁存电路中各个第二锁存电路的输出端作为单粒子瞬态脉冲宽度测量电路的信号输出端，根据各个信号输出端的电平的高低，能够反推出待测单粒子瞬态脉冲信号的脉冲宽度，由于仅由两种锁存电路构成，使得测量电路结构简单，大大降低了设计难度，提高流片成功率，同时，占用芯片面积小。并且，本发明不需要外部输入时钟信号，所以没有对外部输入时钟信号的要求，另外，通过增加第二锁存电路的数目，可扩大测量信号的范围。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种单粒子瞬态脉冲宽度测量电路，其特征在于，包括待测信号输入端、第一锁存电路和多级第二锁存电路；
所述第一锁存电路的置位端和所述多级第二锁存电路中各个第二锁存电路的第一置位端均与所述待测信号输入端连接；
所述多级第二锁存电路中的第一级第二锁存电路的第二置位端与所述第一锁存电路的输出端连接；在所述多级第二锁存电路中，从第二级第二锁存电路开始，每级第二锁存电路的第二置位端与前一级第二锁存电路的输出端连接；
其中，在所述待测信号输入端接入待测单粒子瞬态脉冲信号后，所述第一锁存电路发生翻转，进而，所述第一锁存电路驱动所述多级第二锁存电路顺次发生翻转，将所述第一锁存电路的输出端和所述多级第二锁存电路中各个第二锁存电路的输出端作为所述单粒子瞬态脉冲宽度测量电路的信号输出端。
2.如权利要求1所述的单粒子瞬态脉冲宽度测量电路，其特征在于，所述第一锁存电路为两输入RS锁存器，所述第一级第二锁存电路的第二置位端与所述两输入RS锁存器的Q输出端连接。
3.如权利要求2所述的单粒子瞬态脉冲宽度测量电路，其特征在于，所述两输入RS锁存器为或非门RS锁存器。
4.如权利要求1所述的单粒子瞬态脉冲宽度测量电路，其特征在于，所述第二锁存电路为三输入RS锁存器，每级三输入RS锁存器的第二置位端与前一级三输入RS锁存器的Q输出端连接。
5.如权利要求1所述的单粒子瞬态脉冲宽度测量电路，其特征在于，各级第二锁存电路具有相同的结构尺寸。
6.如权利要求2所述的单粒子瞬态脉冲宽度测量电路，其特征在于，所述两输入RS锁存器为CMOS电路。
7.如权利要求4所述的单粒子瞬态脉冲宽度测量电路，其特征在于，所述三输入RS锁存器为CMOS电路。
8.如权利要求1所述的单粒子瞬态脉冲宽度测量电路，其特征在于，所述第一锁存电路的复位端和所有第二锁存电路的复位端接入同一复位信号。
9.一种集成电路，其特征在于，包括如权利要求1-8中任一权利要求所述的单粒子瞬态脉冲宽度测量电路。
10.一种电子设备，其特征在于，包括如权利要求9所述的集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610972269.5A CN106569041B (zh) | 2016-10-31 | 2016-10-31 | 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610972269.5A CN106569041B (zh) | 2016-10-31 | 2016-10-31 | 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106569041A CN106569041A (zh) | 2017-04-19 |
| CN106569041B true CN106569041B (zh) | 2019-07-26 |
Family
ID=58539949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610972269.5A Active CN106569041B (zh) | 2016-10-31 | 2016-10-31 | 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106569041B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117538622B (zh) * | 2024-01-08 | 2024-03-26 | 湖南进芯电子科技有限公司 | 脉冲宽度测量电路和脉冲宽度测量方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU794564A1 (ru) * | 1978-07-25 | 1981-01-07 | Проектно-Конструкторское Бюроглавного Управления Локомотивногохозяйства Министерства Путейсообщения Cccp | Устройство дл контрол длиТЕльНОСТи иМпульСОВ |
| CN101034120A (zh) * | 2007-03-09 | 2007-09-12 | 中国科学院上海光学精密机械研究所 | 脉冲形状的测量装置及测量方法 |
| CN102621401A (zh) * | 2012-03-23 | 2012-08-01 | 中国科学院微电子研究所 | 单粒子瞬态脉冲宽度测量电路 |
| CN102818939A (zh) * | 2011-06-08 | 2012-12-12 | 中国科学院微电子研究所 | 单粒子瞬态脉冲宽度测量电路 |
| CN102981063A (zh) * | 2012-11-13 | 2013-03-20 | 工业和信息化部电子第五研究所 | 单粒子瞬态脉冲宽度测量方法和测量装置、脉冲产生装置 |
| CN104808073A (zh) * | 2015-04-20 | 2015-07-29 | 中国科学院微电子研究所 | 单粒子瞬态脉冲宽度测量电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9322883B2 (en) * | 2012-04-09 | 2016-04-26 | Jabil Circuit, Inc. | Battery monitoring system using time-based signals |
-
2016
- 2016-10-31 CN CN201610972269.5A patent/CN106569041B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU794564A1 (ru) * | 1978-07-25 | 1981-01-07 | Проектно-Конструкторское Бюроглавного Управления Локомотивногохозяйства Министерства Путейсообщения Cccp | Устройство дл контрол длиТЕльНОСТи иМпульСОВ |
| CN101034120A (zh) * | 2007-03-09 | 2007-09-12 | 中国科学院上海光学精密机械研究所 | 脉冲形状的测量装置及测量方法 |
| CN102818939A (zh) * | 2011-06-08 | 2012-12-12 | 中国科学院微电子研究所 | 单粒子瞬态脉冲宽度测量电路 |
| CN102621401A (zh) * | 2012-03-23 | 2012-08-01 | 中国科学院微电子研究所 | 单粒子瞬态脉冲宽度测量电路 |
| CN102981063A (zh) * | 2012-11-13 | 2013-03-20 | 工业和信息化部电子第五研究所 | 单粒子瞬态脉冲宽度测量方法和测量装置、脉冲产生装置 |
| CN104808073A (zh) * | 2015-04-20 | 2015-07-29 | 中国科学院微电子研究所 | 单粒子瞬态脉冲宽度测量电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106569041A (zh) | 2017-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102621401B (zh) | 单粒子瞬态脉冲宽度测量电路 | |
| Omana et al. | A model for transient fault propagation in combinatorial logic | |
| CN103063933B (zh) | 单粒子脉冲宽度测量电路 | |
| CN106569040B (zh) | 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 | |
| CN104678188A (zh) | 单粒子瞬态脉冲宽度测量电路 | |
| CN102818939B (zh) | 单粒子瞬态脉冲宽度测量电路 | |
| Harada et al. | Measurement circuits for acquiring SET pulse width distribution with sub-FO1-inverter-delay resolution | |
| CN106405385B (zh) | 基于触发器链的逻辑电路单粒子效应测试方法 | |
| CN105675984B (zh) | 一种脉冲波形测试电路 | |
| CN106569041B (zh) | 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 | |
| Azimi et al. | On the analysis of radiation-induced Single Event Transients on SRAM-based FPGAs | |
| CN106569042B (zh) | 单粒子瞬态脉冲宽度测量电路、集成电路和电子设备 | |
| CN105740555B (zh) | 一种单粒子瞬态脉冲电流源的建模方法 | |
| CN105608292B (zh) | 一种模拟单粒子脉冲长尾效应的建模方法 | |
| CN102982216B (zh) | 一种基于注入距离的电流源模型的建立方法 | |
| Saravanan et al. | Design and analysis of linear feedback shift register based on various tap connections | |
| CN104615829B (zh) | 频率感知的快速dff软错误率评估方法与系统 | |
| Wang et al. | Electromagnetic interference and digital circuits: An initial study of clock networks | |
| CN112202433A (zh) | 上电复位电路 | |
| Chen et al. | Analysis of temporal masking effect on single-event upset rates for sequential circuits | |
| CN104808073B (zh) | 单粒子瞬态脉冲宽度测量电路 | |
| Melo et al. | Noise analysis of integrated bulk current sensors for detection of radiation induced soft errors | |
| CN104808073A (zh) | 单粒子瞬态脉冲宽度测量电路 | |
| Veeravalli et al. | Can we trust set injection models? | |
| Furuta et al. | Correlations between well potential and SEUs measured by well-potential perturbation detectors in 65nm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201215 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220506 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |