CN104808073B - 单粒子瞬态脉冲宽度测量电路 - Google Patents

Abstract

本发明公开了一种单粒子瞬态脉冲宽度测量电路，包括控制信号产生电路及至少一级双延时比较电路；其中控制信号产生电路具有复位输入端，单粒子脉冲接收端、脉冲开始输出端和脉冲结束输出端；每级双延时比较电路具有复位输入端，第一延时输入端、第二延时输入端、第一延时输出端、第二延时输出端和比较输出端。第一级中第一延迟输入端连接脉冲开始输出端，第二延迟输入端连接脉冲结束输出端，从第二级开始，每级中第一延迟输入端连接上一级第一延迟输出端，第二延迟输入端连接上一级第二延迟输出端。本发明实现的测量电路，能够测量单粒子瞬态脉冲的高电平脉冲宽度，可测范围大，测量精度高。

Description

单粒子瞬态脉冲宽度测量电路

技术领域

本发明涉及电脉冲宽度测量技术领域，特别涉及一种单粒子瞬态脉冲信号的高电平脉冲宽度测量电路。

背景技术

随着航天电子器件集成度的不断提高，空间辐射已经成为影响航天器可靠性和运行寿命的重要因素。辐射对集成电路的影响主要分为两大类：单粒子效应和总剂量效应。总剂量效应是集成电路长期处在辐射环境中，辐射效果积累所产生的效应；单粒子效应是辐射能量粒子进入集成电路后，辐射效果即时作用所产生的效应。其中单粒子效应可细分为三类：

1、单粒子软错误效应：包括单粒子翻转效应，单粒子瞬变效应，单粒子多翻转效应等，在短时间内对电路节点产生干扰。

2、具有潜在危险性的效应：如单粒子闩锁效应，如不加以控制，可能会导致芯片发生单粒子烧毁。

3、单粒子硬错误效应，如位移损伤等，会使得芯片中的晶体管彻底不能工作。

其中，单粒子瞬变效应是常见的影响芯片性能的主要因素，当芯片放置在辐射环境中，周围能量粒子会注入到芯片内部，通过电离辐射在能量粒子的运动轨迹上产生一定数目的电子、空穴对，这些电子、空穴对会在电场的作用下被电路节点吸收，改变节点电平，如果没有反馈回路，那么当单粒子作用的时间结束后，该节点电平又会恢复回原来的值，从而在电路中产生一个脉冲信号。

为了深入研究单粒子效应的发生机理、规律，测量各种星载电子元器件和集成电路的辐射敏感参数，评价其抗单粒子效应的水平和故障风险，为器件选型和抗辐射加固措施提供依据，需要搭建有效的测量环境，对瞬态脉冲信号宽度等特征进行准确测量。其中测量环境往往选择地面辐照实验，通过模拟产生宇宙射线粒子对待测芯片进行轰击试验，模拟真实的宇宙空间辐射环境。在对脉冲信号宽度进行测量时，根据入射粒子种类、能量等不同，产生的单粒子脉冲信号电平维持时间也不同，脉冲宽度可以从几十皮秒到一千皮秒以上。如果采用传统的示波器或逻辑分析仪等检测设备测量单粒子瞬态脉冲宽度，要求测量设备的频率必须非常高，这样的高频设备往往国内不能生产，国外也禁止输出，这使得测量成本非常高，实现难度大。如果采用片上电路进行测量，现有的脉冲宽度测量方法往往通过外部输入高频信号对脉冲信号采样来进行测量，因此捕获精度受采样信号的频率和波形影响，实际测量中也难以提供频率极高，波形特点又十分优良的采样信号，使得电路可测范围小，测量精度低。

发明内容

本发明提供了一种单粒子瞬态脉冲宽度测量电路，可以通过改变电路级数，改变电路测量范围，可以通过改变双延迟比较电路中两个延迟电路的延迟之差，调节测量精度。

根据本发明的一个实施例，单粒子瞬态脉冲宽度测量电路包括：

控制信号产生电路，具有复位信号输入端，单粒子脉冲接收端、脉冲开始信号输出端和脉冲结束信号输出端。其中单粒子脉冲接收端连接待测010型单粒子脉冲信号。

至少一级双延时比较电路，每级双延时比较电路具有复位输入端，第一延时输入端、第二延时输入端、第一延时输出端、第二延时输出端和比较输出端。第一级双延时比较电路的第一延时输入端连接控制信号产生电路的脉冲开始信号输出端，第二延时输入端连接控制信号产生电路的脉冲信号结束输出端。从第二级双延时比较电路开始，每级双延时比较电路的第一延时输入端连接上一级双延时比较电路的第一延时输出端，第二延时输入端连接上一级双延时比较电路的第二延时输出端。

控制信号产生电路和各级双延时比较电路的复位输入端均连接复位信号，控制信号产生电路的脉冲开始信号输出端out1同各级双延时比较电路的比较输出端out2/…/out3共同构成单粒子脉冲宽度测量电路的输出信号。实际测量中可根据out1，…，outn的输出电平反推出待测单粒子信号脉冲宽度。

采用本发明实现的单粒子脉冲宽度测量电路，其测量原理如下：

通过控制信号产生电路产生脉冲开始信号out1，脉冲结束信号end。在测量开始时，复位信号reset为高电平，使得out1为低电平，end为高电平，out2，…，outn为低电平；当待测单粒子脉冲信号input由低电平变为高电平时，将使得out1信号由低电平变为高电平，end信号保持高电平不变。而后当input由高电平变为低电平时，out1信号高电平保持不变，而end信号由高电平变为低电平；由此可知end信号由高电平变为低电平的时刻比out1信号由低电平变为高电平的时刻晚，该时间差(即end信号同out1信号均为高电平的时间)约等于input脉冲宽度。而各级双延迟比较电路中，通过延迟电路1对out1信号逐级延迟，通过延迟电路2对end信号逐级延迟，由于电路设计过程中，要求当输入信号相同时，延迟电路1的延迟时间必须大于延迟电路2的延迟时间，因此每添加一级双延迟比较电路，该级第一延迟输出端同第二延迟输出端均为高电平的时间比该级第一延迟输入端同第二延迟输入端均为高电平的时间短，短的数值约等于t1-t2。

由此可知，对于固定宽度的单粒子脉冲信号，经过若干级双延迟电路后，第一延迟输出端同第二延迟输出端均为高电平的时间将为零，或虽为正值，但该值过小(同为高电平的时间过短)，以致不足以驱动三输入或非门RS锁存器翻转。综上可知，待测单粒子脉冲信号脉冲宽度越宽，能够翻转的锁存器数目越多，即out1，…，outn中高电平的数目越多。因此可根据out1，…，outn的输出情况反推出待测单粒子脉冲宽度。

采用本方法其测试精度约等于延迟电路1同延迟电路2的延迟能力之差，即延迟电路1的延迟时间减去延迟电路2的延迟时间。但从实际使用角度出发，为减小其他因素的影响，提高测量精度，最好事先根据仿真情况或应用其它仪器的测试情况，列出out1，…，outn输出情况同输入脉冲宽度范围对应表格，在实际测量时，根据实际输出情况，找到该表格中该种输出情况对应输入脉冲宽度范围，实现测量的目的。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明的一个实施例提供的单粒子瞬态脉冲宽度测量电路结构示意图；

图2为本发明的一个实施例提供的控制信号产生电路结构示意图；

图3为本发明的一个实施例提供的三输入或非门RS锁存器结构示意图；

图4为本发明的一个实施例提供的控制信号产生电路工作波形示意图；

图5为本发明的一个实施例提供的延时比较电路的结构示意图；

图6为本发明的一个实施例提供的延时比较电路的工作波形示意图；

图7为本发明的一个实施例提供的单粒子瞬态脉冲宽度测量电路测量一个单粒子瞬态脉冲的整体工作波形示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

图1所示为本发明的一个实施例提供的单粒子瞬态脉冲宽度测量电路结构示意图，包括控制信号产生电路101及至少一级延时比较电路102。图1中示出延时比较电路102有n级(例如，可以由8级电路构成)。下文中在测量特定宽度范围的单粒子脉冲信号时，采用8级延时比较电路，当然根据测量需要，不限于此。

采用本发明的一个实施例，其控制信号产生电路(101)，具有复位信号输入端，单粒子脉冲接收端、脉冲开始信号输出端(out1)和脉冲结束信号输出端(end)。其中单粒子脉冲接收端连接待测010型单粒子脉冲信号(input)。

采用本发明的一个实施例，其具有8级双延时比较电路(102)，每级双延时比较电路(102)具有复位输入端，第一延时输入端、第二延时输入端、第一延时输出端、第二延时输出端和比较输出端(out2/…/outn)。第一级双延时比较电路的第一延时输入端连接控制信号产生电路(101)的脉冲开始信号输出端(out1)，第二延时输入端连接控制信号产生电路(101)的脉冲信号结束输出端(end)。从第二级双延时比较电路开始，每级双延时比较电路的第一延时输入端连接上一级双延时比较电路的第一延时输出端，第二延时输入端连接上一级双延时比较电路的第二延时输出端。

控制信号产生电路和各级双延时比较电路的复位输入端均连接复位信号(reset)，控制信号产生电路的脉冲开始信号(out1)同各级双延时比较电路的比较输出端(out2/…/out3)共同构成单粒子脉冲宽度测量电路的输出信号。实际测量中根据out1/…/outn的输出电平反推出待测单粒子信号脉冲宽度。

在本实施例中，设计了如图2所示的控制信号产生电路，包括或非门基本RS锁存器201，反相器202，带与门功能的三输入RS锁存器203。

其中三输入或非门RS锁存器包括R输入端，S1输入端和S2输入端以及Q输出端和输出端。复位信号(reset)连接或非门基本RS锁存器的R输入端和三输入或非门RS锁存器的R输入端。待测010型单粒子脉冲信号(input)连接或非门基本RS锁存器的S输入端，或非门基本RS锁存器的Q输出端即为控制信号产生电路的脉冲开始信号输出端(out1)，Q输出端同时连接三输入或非门RS锁存器的S1输入端，input同时连接反向器的输入端，反向器的输出端连接三输入或非门RS锁存器的S2输入端，三输入或非门RS锁存器的输出端即为控制信号产生电路的脉冲结束信号输出端(end)。

在本发明的实施例中，所用三输入或非门RS锁存器203的电路结构如图3所示，该电路由CMOS电路构成，其S1输入端同S2输入端可互换。其中301，302，305，306，307为PMOS管，衬底均接电源，PMOS管宽/长均为2.3微米/0.18微米；303，304，308，309，310为NMOS管，衬底均接地，NMOS管宽/长均为0.89微米/0.18微米。

其中301栅端接三输入或非门RS锁存器R输入端，301源端接电源，漏端接302源端；302栅端接三输入或非门RS锁存器输出端，漏端接三输入或非门RS锁存器Q输出端；303和304的源端均接三输入或非门RS锁存器Q输出端，栅端分别接R输入端和输出端，漏端均接地；305和306的源端均接电源，栅端分别接三输入或非门RS锁存器S1输入端和S2输入端，漏端均接307源端；307栅端接Q输出端，漏端接输出端；308漏端接Q输出端，栅端接Q输出端，源端接地；309漏端接输出端，栅端接S1输入端，源端接310漏端；310栅端接S2输入端，源端接地。

三输入或非门基本RS锁存器，当R端为高电平，S1和S2端不全为高电平时，Q端输出低电平，端输出高电平；当R端为低电平时，S1和S2均为高电平时，Q端输出高电平，端输出低电平；当R端为低电平时，且S1和S2不全为高电平时，Q端和端输出保持不变。

控制信号产生电路工作波形示意图如图4所示，为便于清晰看出波形变化，此处将待测单粒子脉冲信号input脉冲宽度设为5纳秒(实际单粒子脉冲信号往往不超过1纳秒)。当测量开始时，2纳秒时，复位信号reset变为高电平，待测单粒子脉冲为低电平，此时RS锁存器复位，脉冲开始信号out1为低电平，脉冲结束信号end为高电平；6纳秒时复位信号变为低电平，此时待测单粒子脉冲信号也为低电平，脉冲开始信号保持低电平，脉冲结束信号保持高电平；10纳秒时，待测单粒子脉冲信号由低电平变为高电平时，脉冲开始信号由低电平变为为高电平，脉冲结束信号保持高电平不变；当15纳秒时，待测单粒子脉冲信号由高电平恢复为低电平时，脉冲开始信号保持高电平，脉冲结束信号由高电平变为低电平。

在本实施例中，各级延时比较电路均采用相同的电路结构尺寸，如图5所示，其中401，402，403，404为反相器，203为三输入或非门RS锁存器。401的输入端连接双延迟比较电路的第一延迟输入端(b_in_1)，401的输出端连接402的输入端，402的输出端即为双延迟比较电路的第一延迟输出端(b_out_1)；403的输入端连接双延迟比较电路的第二延迟输入端(b_in_2)，403的输出端连接404的输入端，404的输出端即为双延迟比较电路的第二延迟输出端(b_out_2)；402和404的输出端分别连接三输入或非门RS锁存器203的S1输入端和S2输入端，203的R输入端连接双延迟比较电路的复位输入端(reset)，203的Q输出端连接双延迟比较电路的比较输出端(out)(如out2/out3/…/outn)；401中PMOS管宽/长为6.9微米/0.18微米，NMOS管宽/长为2.67微米/0.18微米。402，403，404中PMOS管宽/长均为2.3微米/0.18微米，NMOS管宽/长均为0.89微米/0.18微米。即401和402构成第一延迟电路，403和404构成第二延迟电路，由于401中PMOS管和NMOS管宽度和长度较大，通过仿真可知，第一延迟电路的延迟时间大于第二延迟电路的延迟时间。

在本实施例中，延时比较电路工作波形示意图如图6所示，从上到下依次为第二延时输出端的输出信号b_out_2，第二延时输入端的输入信号b_in_2，第一延时输出端的输出信号b_out_1，第一延时输入端的输入信号b_in_1，复位信号reset，翻转输出端的输出信号out的电压波形。结合图5可知，在仿真时刻2纳秒时，reset信号变为高电平，b_in_1信号为低电平，b_in_2信号为高电平，此时203复位，out信号为低电平。在5.64纳秒时，b_in_1信号由低电平变为高电平，在5.76纳秒时(5.76-5.64＝0.12纳秒后)，b_out_1信号变为高电平，在5.77纳秒时，b_in_2信号由高电平变为低电平，在5.87纳秒时(0.1纳秒后)，b_out_2信号变为低电平，即b_out_1信号的延迟时间(5.76-5.64＝0.12纳秒)要大于b_out_2信号延迟时间(5.87-5.77＝0.1纳秒)，在这一过程中，b_out_1信号和b_out_2信号同为高电平的时间约为(5.87-5.76)＝0.11纳秒，能够驱动503翻转，使得out信号变为高电平。每级测试精度约等于0.12-0.1＝0.02纳秒。

由于b_out_1信号的延时时间长于b_out_2信号的延时时间，因此使得各级输出b_out_1信号同b_out_2信号均为高电平的时间逐级递减，对于固定宽度的单粒子脉冲信号，经过若干级双延迟电路后，第一延迟输出端同第二延迟输出端均为高电平的时间将为零，或虽为正值，但该值过小(同为高电平的时间过短)，以致不足以驱动三输入或非门RS锁存器翻转。因此只要延时比较电路的数目足够多，待测单粒子脉冲就只能驱动有限个延时比较电路翻转。并且单粒子脉宽越宽，驱动翻转的延时比较电路数目就越多，因此可根据各级输出端的输出电平反推待测单粒子脉宽。

在实际应用过程中，可以根据待测单粒子脉宽的特点，增加或减少各级缓冲器的尺寸或级数，调节延时电路1和延迟电路2的延时时间之差，控制每级的测量精度。也可以通过增加双延时比较电路的级数，扩大测试范围。

如图7所示为本实施例中单粒子瞬态脉冲宽度测量电路测量一个单粒子瞬态脉冲的整体工作波形示意，从上至下依次为各级延时比较电路翻转输出端输出信号out9/…/out1，脉冲结束信号end，单粒子脉冲信号input和复位信号reset的电压波形。其中out2/…/out9、分别为第1至第8级延时比较电路的翻转输出端输出信号。在本实施例中，电源电压为1.8V，待测input信号高电平脉冲宽度为240ps。

仿真时刻2纳秒时，reset信号变为1(0代表低电平，1代表高电平)，控制信号产生电路和各级延时比较电路复位，end信号为1，输出信号out1至out9为0。仿真时刻4纳秒时，reset信号变为0，测量开始。仿真时刻5纳秒时，input信号产生一个脉冲宽度为0.24纳秒的高电平脉冲，由于d_out_1同d_out_2均为高电平的时间逐级变短，因此如仿真结果所示，当输入为240ps时，可以驱动out2/…/out5翻转，而out6/…/out9无法翻转。

从上述测量过程可以看出，输入脉冲宽度越宽，所能驱动翻转的延时比较电路数目越多。在设计电路时，可以通过重复改变输入脉冲宽度，得到脉冲宽度与延时比较电路翻转个数对应表格，如下表所示，其中0表示输出低电平，即输出不翻转，1表示输出高电平，即输出发生翻转。据此即可根据实际延时比较电路输出端输出情况，反推出所测脉冲宽度的范围。

在实际电路设计过程中，可以根据测量范围和测量精度要求，通过尝试不同的电路尺寸和电路级数使得各级延时比较电路的输出翻转情况同脉冲宽度之间的对应关系更加符合设计要求。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (4)

1.一种单粒子瞬态脉冲宽度测量电路，包括：

控制信号产生电路(101)，具有复位输入端，单粒子脉冲接收端、脉冲开始信号输出端(out1)和脉冲结束信号输出端(end)，其中单粒子脉冲接收端连接待测010型单粒子脉冲信号(input)；

至少一级双延时比较电路(102)，每级双延时比较电路(102)具有复位输入端，第一延时输入端、第二延时输入端、第一延时输出端、第二延时输出端和比较输出端(out2，…，outn)，第一级双延时比较电路的第一延时输入端连接控制信号产生电路(101)的脉冲开始信号输出端(out1)，第二延时输入端连接控制信号产生电路(101)的脉冲信号结束输出端(end)，从第二级双延时比较电路开始，每级双延时比较电路的第一延时输入端连接上一级双延时比较电路的第一延时输出端，第二延时输入端连接上一级双延时比较电路的第二延时输出端；

控制信号产生电路和各级双延时比较电路的复位输入端均连接复位信号(reset)，控制信号产生电路的脉冲开始信号输出端(out1)同各级双延时比较电路的比较输出端(out2，…，outn)共同构成单粒子脉冲宽度测量电路的输出信号(out1，…，outn)，实际测量中根据输出信号(out1，…，outn)的输出电平反推出待测单粒子信号脉冲宽度。

2.根据权利要求1所述的单粒子瞬态脉冲宽度测量电路，其中所述控制信号产生电路(101)包含一个或非门基本RS锁存器，一个反向器和一个三输入或非门RS锁存器，其中三输入或非门RS锁存器包括R输入端，S1输入端和S2输入端以及Q输出端和输出端；复位信号(reset)连接或非门基本RS锁存器的R输入端和三输入或非门RS锁存器的R输入端；待测单粒子脉冲信号(input)连接或非门基本RS锁存器的S输入端，或非门基本RS锁存器的Q输出端即为控制信号产生电路的脉冲开始信号输出端(out1)，Q输出端同时连接三输入或非门RS锁存器的S1输入端，待测010型单粒子脉冲信号(input)同时连接反向器的输入端，反向器的输出端连接三输入或非门RS锁存器的S2输入端，三输入或非门RS锁存器的输出端即为控制信号产生电路的脉冲结束信号输出端(end)；

待测单粒子脉冲信号(input)为010型脉冲信号，当测量开始时，复位信号(reset)为高电平，待测单粒子脉冲为低电平，此时脉冲开始信号(out1)为低电平，脉冲结束信号(end)为高电平；而后复位信号变为低电平，此时待测单粒子脉冲信号也为低电平，脉冲开始信号保持低电平，脉冲结束信号保持高电平；之后当待测单粒子脉冲信号由低电平变为高电平时，脉冲开始信号由低电平变为为高电平，脉冲结束信号保持高电平；当待测单粒子脉冲信号由高电平恢复为低电平时，脉冲开始信号保持高电平，脉冲结束信号由高电平变为低电平。

3.根据权利要求1所述的单粒子瞬态脉冲宽度测量电路，其中所述双延时比较电路包含一个第一延时电路，一个第二延时电路和一个三输入或非门RS锁存器，其中第一延时电路的输入端即为双延时比较电路的第一延时输入端，第一延时电路的输出端即为双延时比较电路的第一延时输出端，第二延时电路的输入端即为双延时比较电路的第二延时输入端，第二延时电路的输出端即为双延时比较电路的第二延时输出端；第一延时输出端同时连接三输入或非门RS锁存器的S1输入端，第二延时输出端同时连接三输入或非门RS锁存器的S2输入端，复位信号(reset)连接三输入或非门RS锁存器的R输入端，三输入或非门RS锁存器的Q输出端即为双延时比较电路的比较输出端；

其中第一延时电路和第二延时电路均可用偶数个反向器串联而成，但需要调节二者电路尺寸或电路级数，必须保证第一延时电路的延时能力大于第二延时电路的延时能力，即当二者的输入信号相同时，第一延时电路的输出信号延时时间大于第二延时电路的输出信号延时时间。

4.根据权利要求2所述的单粒子瞬态脉冲宽度测量电路，其中所述单粒子脉冲宽度测量电路中所用三输入或非门RS锁存器中，当R端为高电平，S1和S2端不全为高电平时，Q端输出低电平，端输出高电平；当R端为低电平时，S1和S2均为高电平时，Q端输出高电平，端输出低电平；当R端为低电平时，且S1和S2不全为高电平时，Q端和端输出保持不变。