CN106940980A - 一种方波削角电路、其驱动方法及显示面板 - Google Patents

一种方波削角电路、其驱动方法及显示面板 Download PDF

Info

Publication number
CN106940980A
CN106940980A CN201710369250.6A CN201710369250A CN106940980A CN 106940980 A CN106940980 A CN 106940980A CN 201710369250 A CN201710369250 A CN 201710369250A CN 106940980 A CN106940980 A CN 106940980A
Authority
CN
China
Prior art keywords
signal
node
input
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710369250.6A
Other languages
English (en)
Other versions
CN106940980B (zh
Inventor
冯雪欢
胡琪
蔡振飞
袁粲
袁志东
李蒙
徐攀
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710369250.6A priority Critical patent/CN106940980B/zh
Publication of CN106940980A publication Critical patent/CN106940980A/zh
Application granted granted Critical
Publication of CN106940980B publication Critical patent/CN106940980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

本发明公开了一种方波削角电路、其驱动方法及显示面板，包括：信号控制模块、反相控制模块、第一延时模块、第一削角控制模块以及输出模块；其中，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。

Description

一种方波削角电路、其驱动方法及显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种方波削角电路、其驱动方法及显示面板。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、平板电脑、数码相机等显示领域，OLED显示器已经开始取代传统的液晶显示器(Liquid Crystal Display，LCD)。与LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。在OLED显示器中一般采用像素电路来驱动OLED发光。例如现有的2T1C的像素电路，如图1所示，该像素电路由1个驱动晶体管TFT1，1个开关晶体管TFT2和1个存储电容Cs组成。当扫描线Scan扫描某一行时，扫描线Scan输入高电平的栅极扫描信号，开关晶体管TFT2导通，使数据线Data的数据信号写入存储电容Cs；当该行扫描结束后，扫描线Scan输入低电平的栅极扫描信号，开关晶体管TFT2截止，存储电容Cs存储的电压使驱动晶体管TFT1产生电流驱动OLED，使OLED在一帧显示时间内持续发光。然而，在栅极扫描信号由高电平变为低电平时，开关晶体管TFT2的栅极电压由高电平瞬间大幅度下降为低电平，由于开关晶体管TFT2自身的寄生电容以及像素电路中存储电容Cs的耦合作用，导致写入的数据信号的电压会发生变化，从而使驱动OLED的电流发生变化，导致OLED的亮度发生变化，进而造成显示画面质量下降的问题。
发明内容
本发明实施例提供一种方波削角电路、其驱动方法及显示面板，用以对输入的方波信号进行削角处理，以降低方波信号由高电平变为低电平时由于电平突变对画面显示带来的不利影响。
因此，本发明实施例提供了一种方波削角电路，包括：信号控制模块、反相控制模块、第一延时模块、第一削角控制模块以及输出模块；其中，
所述第一延时模块分别与输入信号端以及第一节点相连，用于根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；
所述信号控制模块分别与所述输入信号端、所述第一节点、第二节点以及第三节点相连，用于在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；
所述反相控制模块分别与所述输入信号端以及第四节点相连，用于将所述输入信号端的信号反相后提供给所述第四节点；
所述输出模块分别与第一参考信号端、第二参考信号端、所述第二节点、所述第四节点以及输出信号端相连，用于在所述第一控制信号的控制下将所述第一参考信号端的信号提供给所述输出信号端，在所述第四节点的信号控制下将所述第二参考信号端的信号提供给所述输出信号端；
所述第一削角控制模块分别与所述第二参考信号端、所述第三节点以及所述输出信号端相连，用于在所述输出信号端与所述第二参考信号端的信号控制下进行充电，在所述第二控制信号的控制下根据第一预设恒定电流进行放电。
优选地，在本发明实施例提供的上述方波削角电路中，所述信号控制模块包括：第一与门、第一反相器以及与非门；其中，
所述第一与门的第一输入端与所述输入信号端相连，第二输入端与所述第一节点相连，输出端与所述第三节点相连；所述第一反相器的输入端与所述第三节点相连，所述第一反相器的输出端与所述与非门的第一输入端相连；所述与非门的第二输入端与所述输入信号端相连，输出端与所述第二节点相连；或者，
所述信号控制模块包括：第二与门、第二反相器以及第三与门；其中，
所述第二与门的第一输入端与所述输入信号端相连，第二输入端与所述第一节点相连，输出端与所述第三节点相连；所述第二反相器的输入端与所述第三节点相连，所述第二反相器的输出端与所述第三与门的第一输入端相连；所述第三与门的第二输入端与所述输入信号端相连，输出端与所述第二节点相连。
优选地，在本发明实施例提供的上述方波削角电路中，所述反相控制模块包括：第三反相器；其中，
所述第三反相器的输入端与所述输入信号端相连，输出端与所述第四节点相连。
优选地，在本发明实施例提供的上述方波削角电路中，所述第一延时模块包括：第四反相器、第五反相器以及第一电容；其中，
所述第四反相器的输入端与所述输入信号端相连，所述第四反相器的输出端分别与所述第五反相器的输入端以及所述第一电容的第一端相连；
所述第五反相器的输出端与所述第一节点相连；
所述第一电容的第二端与所述第二参考信号端相连。
优选地，在本发明实施例提供的上述方波削角电路中，所述第一削角控制模块包括：第一开关晶体管、第二电容以及第一电流源；其中，
所述第一开关晶体管的控制极与所述第三节点相连，第一极与所述第一电流源的电流输出端相连，第二极与所述第二参考信号端相连；
所述第一电流源的电流输入端与所述第二电容的第一端相连；
所述第二电容的第一端还与输出信号端相连，所述第二电容的第二端与所述第二参考信号端相连。
优选地，在本发明实施例提供的上述方波削角电路中，所述输出模块包括：第二开关晶体管与第三开关晶体管；其中，
所述第二开关晶体管的控制极与所述第二节点相连，第一极与所述第一参考信号端相连，第二极与所述输出信号端相连；
所述第三开关晶体管的控制极与所述第四节点相连，第一极与所述第二参考信号端相连，第二极与所述输出信号端相连。
优选地，在本发明实施例提供的上述方波削角电路中，所述方波削角电路还包括：至少一个第二削角控制模块以及与各所述第二削角控制模块一一对应的第二延时模块；并且各所述第二延时模块的第二预设延迟时长不同；
各所述第二延时模块分别与所述第三节点以及对应的第二削角控制模块相连，用于在所述第二控制信号的控制下根据对应的第二预设延迟时长将所述第二控制信号延时输入连接的第二削角控制模块；
所述第二削角控制模块还与所述第二参考信号端以及所述输出信号端相连，用于在连接的第二延时模块输入的信号的控制下，根据第二预设恒定电流对所述输出信号端的电压进行放电。
优选地，在本发明实施例提供的上述方波削角电路中，所述第二延时模块包括：第六反相器、第七反相器以及第三电容；其中，不同的第六反相器的平均延迟时间不同；
所述第六反相器的输入端与所述第三节点相连，所述第六反相器的输出端分别与所述第七反相器的输入端以及所述第三电容的第一端相连；所述第七反相器的输出端与对应的第二削角控制模块相连；所述第三电容的第二端与所述第二参考信号端相连；
所述第二削角控制模块包括：第四开关晶体管与第二电流源；其中，所述第四开关晶体管的控制极与对应的第二延时模块相连，第一极与所述第二电流源的电流输出端相连，第二极与所述第二参考信号端相连；所述第二电流源的电流输入端与所述输出信号端相连。
相应地，本发明实施例还提供了一种显示面板，包括栅极驱动电路；所述栅极驱动电路包括级联的多个移位寄存器，各所述移位寄存器的驱动信号输出端分别与一一对应的栅线相连；所述显示面板还包括：与各所述移位寄存器一一对应的本发明实施例提供的上述任一种方波削角电路；
各所述移位寄存器的驱动信号输出端通过对应的方波削角电路与对应的栅线相连。
相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种方波削角电路的驱动方法，包括：第一阶段、第二阶段以及第三阶段；其中，
在所述第一阶段，所述第一延时模块根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；所述信号控制模块在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；所述输出模块在所述第一控制信号的控制下将所述第一参考信号端的信号提供给所述输出信号端；所述第一削角控制模块在所述输出信号端与所述第二参考信号端的信号控制下进行充电；所述反相控制模块将所述输入信号端的信号反相后提供给所述第四节点；
在所述第二阶段，所述第一延时模块根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；所述信号控制模块在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；所述第一削角控制模块在所述第二控制信号的控制下根据第一预设恒定电流进行放电；所述反相控制模块将所述输入信号端的信号反相后提供给所述第四节点；
在所述第三阶段，所述第一延时模块根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；所述信号控制模块在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；所述反相控制模块将所述输入信号端的信号反相后提供给所述第四节点；所述输出模块在所述第四节点的信号控制下将所述第二参考信号端的信号提供给所述输出信号端。
本发明有益效果如下：
本发明实施例提供的方波削角电路、其驱动方法及显示面板，包括：信号控制模块、反相控制模块、第一延时模块、第一削角控制模块以及输出模块；其中，第一延时模块用于根据第一预设延迟时长将输入信号端的信号延时输入第一节点；信号控制模块用于在输入信号端与第一节点的信号的共同控制下，向第二节点输出第一控制信号，以及向第三节点输出第二控制信号；反相控制模块用于将输入信号端的信号反相后提供给第四节点；输出模块用于在第一控制信号的控制下将第一参考信号端的信号提供给输出信号端，在第四节点的信号控制下将第二参考信号端的信号提供给输出信号端；第一削角控制模块用于在输出信号端与第二参考信号端的信号控制下进行充电，在第二控制信号的控制下根据第一预设恒定电流进行放电，以使输出信号端的信号的电压逐渐降低。因此，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。
附图说明
图1为现有技术中像素电路的结构示意图；
图2a为本发明实施例提供的方波削角电路的结构示意图之一；
图2b为本发明实施例提供的方波削角电路的结构示意图之二；
图3a为图2a所示的方波削角电路的具体结构示意图之一；
图3b为图2a所示的方波削角电路的具体结构示意图之二；
图4a为图2b所示的方波削角电路的具体结构示意图之一；
图4b为图2b所示的方波削角电路的具体结构示意图之二；
图5a为图3a所示的方波削角电路的输入输出时序图；
图5b为图3b所示的方波削角电路的输入输出时序图；
图5c为图4a所示的方波削角电路的输入输出时序图；
图5d为图4b所示的方波削角电路的输入输出时序图；
图6为本发明实施例提供的方波削角电路的输出信号端输出的信号的一种波形图；
图7为本发明实施例提供的驱动方法的流程图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的方波削角电路、其驱动方法及显示面板的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种方波削角电路，如图2a所示，包括：信号控制模块10、反相控制模块20、第一延时模块30、第一削角控制模块40以及输出模块50；其中，
第一延时模块30分别与输入信号端Vin以及第一节点A相连，用于根据第一预设延迟时长将输入信号端Vin的信号延时输入第一节点A；
信号控制模块10分别与输入信号端Vin、第一节点A、第二节点B以及第三节点C相连，用于在输入信号端Vin与第一节点A的信号的共同控制下，向第二节点B输出第一控制信号，以及向第三节点C输出第二控制信号；
反相控制模块20分别与输入信号端Vin以及第四节点D相连，用于将输入信号端Vin的信号反相后提供给第四节点D；
输出模块50分别与第一参考信号端Vref1、第二参考信号端Vref2、第二节点B、第四节点D以及输出信号端Vout相连，用于在第一控制信号的控制下将第一参考信号端Vref1的信号提供给输出信号端Vout，在第四节点D的信号控制下将第二参考信号端Vref2的信号提供给输出信号端Vout；
第一削角控制模块40分别与第二参考信号端Vref2、第三节点C以及输出信号端Vout相连，用于在输出信号端Vout与第二参考信号端Vref2的信号控制下进行充电，在第二控制信号的控制下根据第一预设恒定电流进行放电。
本发明实施例提供的上述方波削角电路，包括：信号控制模块、反相控制模块、第一延时模块、第一削角控制模块以及输出模块；其中，第一延时模块用于根据第一预设延迟时长将输入信号端的信号延时输入第一节点；信号控制模块用于在输入信号端与第一节点的信号的共同控制下，向第二节点输出第一控制信号，以及向第三节点输出第二控制信号；反相控制模块用于将输入信号端的信号反相后提供给第四节点；输出模块用于在第一控制信号的控制下将第一参考信号端的信号提供给输出信号端，在第四节点的信号控制下将第二参考信号端的信号提供给输出信号端；第一削角控制模块用于在输出信号端与第二参考信号端的信号控制下进行充电，在第二控制信号的控制下根据第一预设恒定电流进行放电，以使输出信号端的信号的电压逐渐降低。因此，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第一预设延迟时长需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第一预设恒定电流需要根据实际应用环境来设计确定，在此不作限定。
进一步地，为了降低电平突变带来的不利影响，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图2b(图2b以包括一个第二削角控制模块为例)所示，方波削角电路还可以包括：至少一个第二削角控制模块60以及与各第二削角控制模块60一一对应的第二延时模块70；并且各第二延时模块70的第二预设延迟时长不同；
各第二延时模块70分别与第三节点C以及对应的第二削角控制模块60相连，用于在第二控制信号的控制下根据对应的第二预设延迟时长将第二控制信号延时输入连接的第二削角控制模块60；
第二削角控制模块60还与第二参考信号端Vref2以及输出信号端Vout相连，用于在连接的第二延时模块70输入的信号的控制下，根据第二预设恒定电流对输出信号端Vout的电压进行放电。这样增加了至少一个第二削角控制模块与对应的第二延时模块，可以使输出信号端输出的信号具有多个不同斜率的斜坡，从而可以进一步降低电平突变带来的不利影响。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图2b所示，可以设置1个第二削角控制模块60，这样可以使输出信号端输出的信号具有两个不同斜率的斜坡。或者也可以设置2个第二削角控制模块，这样可以使输出信号端输出的信号具有三个不同斜率的斜坡。或者，也可以设置3个第二削角控制模块，这样可以使输出信号端输出的信号具有四个不同斜率的斜坡。在设置4、5、6…个第二削角控制模块时，依此类推，在此不作赘述。在本发明实施例提供的上述方波削角电路中包括多个第二削角控制模块时，如图6所示，可以使输出信号端Vout的信号从高电平向低电平变化时，实现接近于圆弧的平滑过渡。
在具体实施时，在本发明实施例提供的上述方波削角电路中，不同的第二削角控制模块的第二预设恒定电流可以不同；或者部分第二削角控制模块的第二预设恒定电流相同，其余部分第二削角控制模块的第二预设恒定电流不同。当然，为了简化制备工艺，也可以使各个第二削角控制模块的第二预设恒定电流相同。在实际应用时，各第二削角控制模块的第二预设恒定电流的大小需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第二预设恒定电流可以与第一预设恒定电流相同。当然，第二预设恒定电流也可以与第一预设恒定电流不同。在实际应用时，第一预设恒定电流与第二预设恒定电流的大小关系需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，在输入信号端的有效脉冲信号为高电平时，第一参考信号端的电平为高电平，第二参考信号端的电平低电平，例如第二参考信号端为接地端。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
具体地，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a与图4a所示，信号控制模块10具体可以包括：第一与门Y1、第一反相器N1以及与非门YN；其中，
第一与门Y1的第一输入端与输入信号端Vin相连，第二输入端与第一节点A相连，输出端与第三节点C相连；
第一反相器N1的输入端与第三节点C相连，第一反相器N1的输出端与与非门YN的第一输入端相连；
与非门YN的第二输入端与输入信号端Vin相连，输出端与第二节点B相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第一与门仅在其第一输入端与第二输入端的电平为高电平时，其输出端输出高电平的信号；只要其第一输入端与第二输入端中至少一个输入端的电平为低电平，其输出端输出低电平的信号。与非门仅在其第一输入端与第二输入端的电平为高电平时，其输出端输出低电平的信号；只要其第一输入端与第二输入端中至少一个输入端的电平为低电平，其输出端输出高电平的信号。第一反相器使其输出端的信号与其输入端的信号的电平相反。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第一与门的具体结构可以与现有技术中的与门的具体结构相同，上述与非门的具体结构可以与现有技术中的与非门的具体结构相同，并且上述第一反相器的具体结构可以与现有技术中的反相器的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
或者，如图3b与图4b所示，信号控制模块10具体也可以包括：第二与门Y2、第二反相器N2以及第三与门Y3；其中，
第二与门Y2的第一输入端与输入信号端Vin相连，第二输入端与第一节点A相连，输出端与第三节点C相连；
第二反相器N2的输入端与第三节点C相连，第二反相器N2的输出端与第三与门Y3的第一输入端相连；
第三与门Y3的第二输入端与输入信号端Vin相连，输出端与第二节点B相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第二与门与第三与门仅在其第一输入端与第二输入端的电平为高电平时，其输出端输出高电平的信号；只要其第一输入端与第二输入端中至少一个输入端的电平为低电平，其输出端输出低电平的信号。第二反相器使其输出端的信号与其输入端的信号的电平相反。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第二与门与第三与门的具体结构可以与现有技术中的与门的具体结构相同，并且上述第二反相器的具体结构可以与现有技术中的反相器的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
具体地，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a至图4b所示，反相控制模块20具体可以包括：第三反相器N3；其中，
第三反相器N3的输入端与输入信号端Vin相连，输出端与第四节点D相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第三反相器使其输出端的信号与其输入端的信号的电平相反。
在具体实施时，在本发明实施例提供的上述方波削角电路中，上述第三反相器的具体结构可以与现有技术中的反相器的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
具体地，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a至图4b所示，第一延时模块30具体可以包括：第四反相器N4、第五反相器N5以及第一电容C1；其中，
第四反相器N4的输入端与输入信号端Vin相连，第四反相器N4的输出端分别与第五反相器N5的输入端以及第一电容C1的第一端相连；
第五反相器N5的输出端与第一节点A相连；
第一电容C1的第二端与第二参考信号端Vref2相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第四反相器、第五反相器以及第一电容形成具有延时作用的延时器。工作原理具体为：输入信号端的信号通过第四反相器先向第一电容充电，在第一电容两端的电压达到预设临界电压之前，第五反相器输出低电平的信号，在第一电容两端的电压达到预设临界电压之后，第五反相器输出高电平的信号，其中，第一电容从开始充电到达到预设临界电压所用的时间即为第一预设延迟时长。例如以预设临界电压为0.9V为例，在输入信号端的信号的电平为高电平时，输入信号端的信号通过第四反相器先向第一电容充电，当第一电容充电后的电压小于0.9V时，第五反相器输出低电平的信号；当第一电容充电后的电压大于或等于0.9V时，第五反相器输出高电平的信号。第一电容从开始充电到两端的电压等于0.9V所用的时长即为第一预设延迟时长。
一般反相器采用平均延迟时间来表征其输入输出的速率，在具体实施时，在本发明实施例提供的上述方波削角电路中，可以通过设置第四反相器的平均延迟时间来调节第一预设延迟时长。在实际应用中，第一预设延迟时长需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，在第四反相器、第五反相器以及第一电容形成具有延时作用的延时器时，第四反相器、第五反相器的具体结构可以与现有技术中能够实现延时功能的反相器的具体结构相同，并且上述第一电容的具体结构可以与现有技术中实现延时功能的电容的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
具体地，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a至图4b所示，第一削角控制模块40具体可以包括：第一开关晶体管M1、第二电容C2以及第一电流源I1；其中，
第一开关晶体管M1的控制极与第三节点C相连，第一极与第一电流源I1的电流输出端相连，第二极与第二参考信号端Vref2相连；
第一电流源I1的电流输入端与第二电容C2的第一端相连；
第二电容C2的第一端还与输出信号端Vout相连，第二电容C2的第二端与第二参考信号端Vref2相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a至图4b所示，第一开关晶体管M1可以为N型晶体管。第一开关晶体管在第三节点的信号的控制下处于导通状态时，可以导通第一电流源的电流输出端与第二参考信号端，以使第一电流源的电流输出端的电流流向第二参考信号端。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第一电流源可以使具有固定值的电流流出，并且第一电流源流出的电流即为第一预设恒定电流。在实际应用中，第一预设恒定电流需要根据实际应用环境来设计确定，在此不作限定。并且第一电流源的具体结构可以与现有技术中电流源的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
具体地，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a至图4b所示，输出模块50具体可以包括：第二开关晶体管M2与第三开关晶体管M3；其中，
第二开关晶体管M2的控制极与第二节点B相连，第一极与第一参考信号端Vref1相连，第二极与输出信号端Vout相连；
第三开关晶体管M3的控制极与第四节点D相连，第一极与第二参考信号端Vref2相连，第二极与输出信号端Vout相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a与图4a所示，第二开关晶体管M2可以为P型晶体管。或者，如图3b与图4b所示，第二开关晶体管M2也可以为N型晶体管。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3a至图4b所示，第三开关晶体管M3可以为N型晶体管。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第二开关晶体管在第二节点的信号的控制下处于导通状态时，可以将第一参考信号端的信号提供给输出信号端。第三开关晶体管在第四节点的信号的控制下处于导通状态时，可以将第二参考信号端的信号提供给输出信号端。
具体地，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图4a与图4b所示，第二削角控制模块60具体可以包括：第四开关晶体管M4与第二电流源I2；其中，
第四开关晶体管M4的控制极与对应的第二延时模块70相连，第一极与第二电流源I2的电流输出端相连，第二极与第二参考信号端Vref2相连；
第二电流源I2的电流输入端与输出信号端Vout相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图4a与图4b所示，第四开关晶体管M4可以为N型晶体管。
在具体实施时，在本发明实施例提供的上述方波削角电路中，第二电流源可以使具有固定值的电流流出，并且第二电流源流出的电流即为第二预设恒定电流。在实际应用中，第二预设恒定电流需要根据实际应用环境来设计确定，在此不作限定。并且第二电流源的具体结构可以与现有技术中电流源的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
具体地，在具体实施时，在本发明实施例提供的上述方波削角电路中，如图4a与图4b所示，第二延时模块70具体可以包括：第六反相器N6、第七反相器N7以及第三电容C3；其中，不同的第六反相器N6的平均延迟时间不同；
第六反相器N6的输入端与第三节点C相连，第六反相器N6的输出端分别与第七反相器N7的输入端以及第三电容C3的第一端相连；
第七反相器N7的输出端与对应的第二削角控制模块60相连；
第三电容C3的第二端与第二参考信号端Vref2相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，可以通过设置第六反相器的平均延迟时间来调节第二预设延迟时长。在实际应用中，第二预设延迟时长需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，在第六反相器、第七反相器以及第三电容形成具有延时作用的延时器时，其原理与第四反相器、第五反相器以及第一电容形成延时器的功能相同，在此不作赘述。
在具体实施时，在本发明实施例提供的上述方波削角电路中，在第六反相器、第七反相器以及第三电容形成具有延时作用的延时器时，第六反相器、第七反相器的具体结构可以与现有技术中能够实现延时功能的反相器的具体结构相同，并且上述第三电容的具体结构可以与现有技术中实现延时功能的电容的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
以上仅是举例说明本发明实施例提供的方波削角电路中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
进一步的，在具体实施时，在本发明实施例提供的上述方波削角电路中，N型晶体管在高电平作用下导通，在低电平作用下截止；P型晶体管在高电平作用下截止，在低电平作用下导通。
需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施中，这些开关晶体管的控制极为栅极，并且根据这些开关晶体管的类型以及输入的信号的不同，将第一极作为源极或漏极，以及将第二极作为漏极或源极，在此不作限定。
下面结合方波削角电路的时序图对本发明实施例提供的上述方波削角电路的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号，其中，1和0代表其逻辑电平，仅是为了更好的解释本发明实施例提供的上述方波削角电路的工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电平。
实施例一、
以图3a所示的方波削角电路的结构为例对其工作过程作以描述，其中，第一参考信号端Vref1的信号的电平为高电平，第二参考信号端Vref2的信号的电平为低电平，对应的输入输出时序图如图5a所示，具体地，选取如图5a所示的输入输出时序图中的第一阶段T1、第二阶段T2以及第三阶段T3三个阶段。
在第一阶段T1，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第一与门Y1向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止。由于第一反相器N1的作用且Vin＝1，因此与非门YN向第二节点B输出低电平的第一控制信号，第二节点B的电平为低电平。由于第一控制信号的电平为低电平，因此第二开关晶体管M2导通并将第一参考信号端Vref1的高电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为高电平，第二电容C2充电，其中第二电容C2两端的电压即为输出信号端Vout的电压。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
在第二阶段T2，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为高电平。由于第一节点A的电平为高电平且Vin＝1，因此第一与门Y1向第三节点C输出高电平的第二控制信号，第三节点C的电平为高电平。由于第一反相器N1的作用且Vin＝1，因此与非门YN向第二节点B输出高电平的第一控制信号，第二节点B的电平为高电平。由于第一控制信号的电平为高电平，因此第二开关晶体管M2截止。由于第二控制信号的电平为高电平，因此第一开关晶体管M1导通，并将第一电流源I1的电流输出端与第二参考信号端Vref2导通，以根据第一预设恒定电流i1使第二电容C2进行放电，即使输出信号端Vout进行放电，从而使输出信号端Vout的电压缓慢下降。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
在第三阶段T3，Vin＝0。
由于Vin＝0，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第一与门Y1向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第一反相器N1的作用且Vin＝0，因此与非门YN向第二节点B输出高电平的第一控制信号，第二节点B的电平为高电平。由于第一控制信号的电平为高电平，因此第二开关晶体管M2截止。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止，第二电容C2停止放电。由于第三反相器N3的作用，第四节点D的电平为高电平，第三开关晶体管M3导通并将第二参考信号端Vref2的低电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为低电平。
在实施例一中，由于在第二阶段T2中，第二电容两端的电压可以通过第一预设恒定电流进行放电，即输出信号端的电压缓慢下降，从而使输出信号端输出具有削角波形的信号。并且，在第二阶段T2完成时，第二电容两端的电压可以等于0V也可以不等于0V，这需要根据实际应用环境确定，在此不作限定。
实施例二、
以图3b所示的方波削角电路的结构为例对其工作过程作以描述，其中，第一参考信号端Vref1的信号的电平为高电平，第二参考信号端Vref2的信号的电平为低电平，对应的输入输出时序图如图5b所示，具体地，选取如图5b所示的输入输出时序图中的第一阶段T1、第二阶段T2以及第三阶段T3三个阶段。
在第一阶段T1，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第二与门Y2向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止。由于第二反相器N2的作用且Vin＝1，因此与第三与门Y3向第二节点B输出高电平的第一控制信号，第二节点B的电平为高电平。由于第一控制信号的电平为高电平，因此第二开关晶体管M2导通并将第一参考信号端Vref1的高电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为高电平，第二电容C2充电，其中第二电容C2两端的电压即为输出信号端Vout的电压。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
在第二阶段T2，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为高电平。由于第一节点A的电平为高电平且Vin＝1，因此第二与门Y2向第三节点C输出高电平的第二控制信号，第三节点C的电平为高电平。由于第二反相器N2的作用且Vin＝1，因此第三与门Y3向第二节点B输出低电平的第一控制信号，第二节点B的电平为低电平。由于第一控制信号的电平为低电平，因此第二开关晶体管M2截止。由于第二控制信号的电平为高电平，因此第一开关晶体管M1导通，并将第一电流源I1的电流输出端与第二参考信号端Vref2导通，以根据第一预设恒定电流i1使第二电容C2进行放电，即使输出信号端Vout进行放电，从而使输出信号端Vout的电压缓慢下降。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
在第三阶段T3，Vin＝0。
由于Vin＝0，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第二与门Y2向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第二反相器N2的作用且Vin＝0，因此第三与门Y3向第二节点B输出低电平的第一控制信号，第二节点B的电平为低电平。由于第一控制信号的电平为低电平，因此第二开关晶体管M2截止。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止，第二电容C2停止放电。由于第三反相器N3的作用，第四节点D的电平为高电平，第三开关晶体管M3导通并将第二参考信号端Vref2的低电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为低电平。
在实施例二中，由于在第二阶段T2中，第二电容两端的电压可以通过第一预设恒定电流进行放电，即输出信号端的电压缓慢下降，从而使输出信号端输出具有削角波形的信号。并且，在第二阶段T2完成时，第二电容两端的电压可以等于0V也可以不等于0V，这需要根据实际应用环境确定，在此不作限定。
实施例三、
以图4a所示的方波削角电路的结构为例对其工作过程作以描述，其中，第一参考信号端Vref1的信号的电平为高电平，第二参考信号端Vref2的信号的电平为低电平，对应的输入输出时序图如图5c所示，具体地，选取如图5c所示的输入输出时序图中的第一阶段T1、第二阶段T2以及第三阶段T3三个阶段。在图5c中，以E代表第四开关晶体管M4的栅极的电压信号。
在第一阶段T1，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第一与门Y1向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止，并且通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E为低电平，以控制第四开关晶体管M4截止。由于第一反相器N1的作用且Vin＝1，因此与非门YN向第二节点B输出低电平的第一控制信号，第二节点B的电平为低电平。由于第一控制信号的电平为低电平，因此第二开关晶体管M2导通并将第一参考信号端Vref1的高电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为高电平，第二电容C2充电，其中第二电容C2两端的电压即为输出信号端Vout的电压。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
在第二阶段T2，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为高电平。由于第一节点A的电平为高电平且Vin＝1，因此第一与门Y1向第三节点C输出高电平的第二控制信号，第三节点C的电平为高电平。由于第一反相器N1的作用且Vin＝1，因此与非门YN向第二节点B输出高电平的第一控制信号，第二节点B的电平为高电平。由于第一控制信号的电平为高电平，因此第二开关晶体管M2截止。通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E为低电平，以控制第四开关晶体管M4截止。由于第二控制信号的电平为高电平，因此第一开关晶体管M1导通，并将第一电流源I1的电流输出端与第二参考信号端Vref2导通，以根据第一预设恒定电流i1使第二电容C2进行放电，即使输出信号端Vout进行放电，从而使输出信号端Vout的电压缓慢下降。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
之后，通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E的电平为高电平，以控制第四开关晶体管M4导通。由于第四开关晶体管M4导通并将第二电流源I2的电流输出端与第二参考信号端Vref2导通，以根据第二预设恒定电流i2使第二电容C2进行放电，此时，第二电容C2通过第一预设恒定电流i1与第二预设恒定电流i2一同放电，因此使输出信号端Vout的电压更快速的下降，从而使输出信号端Vout输出的信号具有两种斜率的斜坡。
在第三阶段T3，Vin＝0。
由于Vin＝0，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第一与门Y1向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第一反相器N1的作用且Vin＝0，因此与非门YN向第二节点B输出高电平的第一控制信号，第二节点B的电平为高电平。由于第一控制信号的电平为高电平，因此第二开关晶体管M2截止。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止，以及通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E的电平为低电平，以控制第四开关晶体管M4截止，第二电容C2停止放电。由于第三反相器N3的作用，第四节点D的电平为高电平，第三开关晶体管M3导通并将第二参考信号端Vref2的低电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为低电平。
在实施例三中，由于在第二阶段T2中，第二电容两端的电压先通过第一预设恒定电流进行放电，使输出信号端的电压缓慢下降，再通过第一预设恒定电流与第二预设恒定电流对第二电容进行放电，使输出信号端的电压快速下降，从而可以使输出信号端输出的信号具有两种斜率的斜坡。从而使输出信号端输出具有多种斜率的削角波形的信号。并且，在第二阶段T2完成时，第二电容两端的电压可以等于0V也可以不等于0V，这需要根据实际应用环境确定，在此不作限定。
实施例四、
以图4b所示的方波削角电路的结构为例对其工作过程作以描述，其中，第一参考信号端Vref1的信号的电平为高电平，第二参考信号端Vref2的信号的电平为低电平，对应的输入输出时序图如图5d所示，具体地，选取如图5d所示的输入输出时序图中的第一阶段T1、第二阶段T2以及第三阶段T3三个阶段。在图5d中，以E代表第四开关晶体管M4的栅极的电压信号。
在第一阶段T1，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第二与门Y2向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止，并且通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E为低电平，以控制第四开关晶体管M4截止。由于第二反相器N2的作用且Vin＝1，因此第三与门Y3向第二节点B输出高电平的第一控制信号，第二节点B的电平为高电平。由于第一控制信号的电平为高电平，因此第二开关晶体管M2导通并将第一参考信号端Vref1的高电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为高电平，第二电容C2充电，其中第二电容C2两端的电压即为输出信号端Vout的电压。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
在第二阶段T2，Vin＝1。
由于Vin＝1，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，使第一节点A的电平为高电平。由于第一节点A的电平为高电平且Vin＝1，因此第二与门Y2向第三节点C输出高电平的第二控制信号，第三节点C的电平为高电平。由于第二反相器N2的作用且Vin＝1，因此第三与门Y3向第二节点B输出低电平的第一控制信号，第二节点B的电平为低电平。由于第一控制信号的电平为低电平，因此第二开关晶体管M2截止。通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E为低电平，以控制第四开关晶体管M4截止。由于第二控制信号的电平为高电平，因此第一开关晶体管M1导通，并将第一电流源I1的电流输出端与第二参考信号端Vref2导通，以根据第一预设恒定电流i1使第二电容C2进行放电，即使输出信号端Vout进行放电，从而使输出信号端Vout的电压缓慢下降。此阶段中，由于第三反相器N3的作用，第四节点D的电平为低电平，第三开关晶体管M3截止。
之后，通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E的电平为高电平，以控制第四开关晶体管M4导通。由于第四开关晶体管M4导通并将第二电流源I2的电流输出端与第二参考信号端Vref2导通，以根据第二预设恒定电流i2使第二电容C2进行放电，此时，第二电容C2通过第一预设恒定电流i1与第二预设恒定电流i2一同放电，因此使输出信号端Vout的电压更快速的下降，从而使输出信号端Vout输出的信号具有两种斜率的斜坡。
在第三阶段T3，Vin＝0。
由于Vin＝0，并且通过第四反相器N4、第五反相器N5以及第一电容C1组成的延迟器的作用，第一节点A的电平为低电平。由于第一节点A的电平为低电平，因此第二与门Y2向第三节点C输出低电平的第二控制信号，第三节点C的电平为低电平。由于第二反相器N2的作用且Vin＝0，因此第三与门Y3向第二节点B输出低电平的第一控制信号，第二节点B的电平为低电平。由于第一控制信号的电平为低电平，因此第二开关晶体管M2截止。由于第二控制信号的电平为低电平，因此第一开关晶体管M1截止，以及通过第六反相器N6、第七反相器N7以及第三电容C3组成的延迟器的作用，使第四开关晶体管M4的栅极的电压信号E的电平为低电平，以控制第四开关晶体管M4截止，第二电容C2停止放电。由于第三反相器N3的作用，第四节点D的电平为高电平，第三开关晶体管M3导通并将第二参考信号端Vref2的低电平的信号提供给输出信号端Vout，使输出信号端Vout的电平为低电平。
在实施例四中，由于在第二阶段T2中，第二电容两端的电压先通过第一预设恒定电流进行放电，使输出信号端的电压缓慢下降，再通过第一预设恒定电流与第二预设恒定电流对第二电容进行放电，使输出信号端的电压快速下降，从而可以使输出信号端输出的信号具有两种斜率的斜坡。从而使输出信号端输出具有多种斜率的削角波形的信号。并且，在第二阶段T2完成时，第二电容两端的电压可以等于0V也可以不等于0V，这需要根据实际应用环境确定，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种方波削角电路的驱动方法，如图7所示，包括：第一阶段、第二阶段以及第三阶段；其中，
S701、在第一阶段，第一延时模块根据第一预设延迟时长将输入信号端的信号延时输入第一节点；信号控制模块在输入信号端与第一节点的信号的共同控制下，向第二节点输出第一控制信号，以及向第三节点输出第二控制信号；输出模块在第一控制信号的控制下将第一参考信号端的信号提供给输出信号端；第一削角控制模块在输出信号端与第二参考信号端的信号控制下进行充电；反相控制模块将输入信号端的信号反相后提供给第四节点；
S702、在第二阶段，第一延时模块根据第一预设延迟时长将输入信号端的信号延时输入第一节点；信号控制模块在输入信号端与第一节点的信号的共同控制下，向第二节点输出第一控制信号，以及向第三节点输出第二控制信号；第一削角控制模块在第二控制信号的控制下根据第一预设恒定电流进行放电；反相控制模块将输入信号端的信号反相后提供给第四节点；
S703、第一延时模块根据第一预设延迟时长将输入信号端的信号延时输入第一节点；在第三阶段，信号控制模块在输入信号端与第一节点的信号的共同控制下，向第二节点输出第一控制信号，以及向第三节点输出第二控制信号；反相控制模块将输入信号端的信号反相后提供给第四节点；输出模块在第四节点的信号控制下将第二参考信号端的信号提供给输出信号端。
在具体实施时，在本发明实施例提供的上述驱动方法中，第二阶段还包括：各第二延时模块在第二控制信号的控制下根据对应的第二预设延迟时长依次将第二控制信号延时输入连接的第二削角控制模块；第二削角控制模块在连接的第二延时模块输入的信号的控制下，根据第二预设恒定电流对输出信号端的电压进行放电。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括栅极驱动电路；栅极驱动电路包括级联的多个移位寄存器，各移位寄存器的驱动信号输出端分别与一一对应的栅线相连；显示面板还包括：与各移位寄存器一一对应的本发明实施例提供的上述任一种方波削角电路；
各移位寄存器的驱动信号输出端通过对应的方波削角电路与对应的栅线相连。该显示面板解决问题的原理与前述方波削角电路相似，因此该显示面板的实施可以参见前述方波削角电路的实施，重复之处在此不再赘述。
本发明实施例提供的显示面板，包括栅极驱动电路与多个方波削角电路，可以对栅极驱动电路中的各移位寄存器输出的扫描信号进行削角处理，从而使输入到栅线上的信号为具有斜坡的扫描信号，使栅线上的信号由高电平缓慢降低到低电平，从而可以降低扫描信号由高电平变为低电平时由于电平突变带来的不利影响，进而提高显示面板画面显示效果。
在具体实施时，本发明实施例提供的显示面板可以为液晶显示面板，也可以为有机发光显示面板，在此不作限定。
在具体实施时，本发明实施例提供的显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的方波削角电路、其驱动方法及显示面板，包括：信号控制模块、反相控制模块、第一延时模块、第一削角控制模块以及输出模块；其中，第一延时模块用于根据第一预设延迟时长将输入信号端的信号延时输入第一节点；信号控制模块用于在输入信号端与第一节点的信号的共同控制下，向第二节点输出第一控制信号，以及向第三节点输出第二控制信号；反相控制模块用于将输入信号端的信号反相后提供给第四节点；输出模块用于在第一控制信号的控制下将第一参考信号端的信号提供给输出信号端，在第四节点的信号控制下将第二参考信号端的信号提供给输出信号端；第一削角控制模块用于在输出信号端与第二参考信号端的信号控制下进行充电，在第二控制信号的控制下根据第一预设恒定电流进行放电，以使输出信号端的信号的电压逐渐降低。因此，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种方波削角电路，其特征在于，包括：信号控制模块、反相控制模块、第一延时模块、第一削角控制模块以及输出模块；其中，
所述第一延时模块分别与输入信号端以及第一节点相连，用于根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；
所述信号控制模块分别与所述输入信号端、所述第一节点、第二节点以及第三节点相连，用于在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；
所述反相控制模块分别与所述输入信号端以及第四节点相连，用于将所述输入信号端的信号反相后提供给所述第四节点；
所述输出模块分别与第一参考信号端、第二参考信号端、所述第二节点、所述第四节点以及输出信号端相连，用于在所述第一控制信号的控制下将所述第一参考信号端的信号提供给所述输出信号端，在所述第四节点的信号控制下将所述第二参考信号端的信号提供给所述输出信号端；
所述第一削角控制模块分别与所述第二参考信号端、所述第三节点以及所述输出信号端相连，用于在所述输出信号端与所述第二参考信号端的信号控制下进行充电，在所述第二控制信号的控制下根据第一预设恒定电流进行放电。
2.如权利要求1所述的方波削角电路，其特征在于，所述信号控制模块包括：第一与门、第一反相器以及与非门；其中，
所述第一与门的第一输入端与所述输入信号端相连，第二输入端与所述第一节点相连，输出端与所述第三节点相连；所述第一反相器的输入端与所述第三节点相连，所述第一反相器的输出端与所述与非门的第一输入端相连；所述与非门的第二输入端与所述输入信号端相连，输出端与所述第二节点相连；或者，
所述信号控制模块包括：第二与门、第二反相器以及第三与门；其中，
所述第二与门的第一输入端与所述输入信号端相连，第二输入端与所述第一节点相连，输出端与所述第三节点相连；所述第二反相器的输入端与所述第三节点相连，所述第二反相器的输出端与所述第三与门的第一输入端相连；所述第三与门的第二输入端与所述输入信号端相连，输出端与所述第二节点相连。
3.如权利要求1所述的方波削角电路，其特征在于，所述反相控制模块包括：第三反相器；其中，
所述第三反相器的输入端与所述输入信号端相连，输出端与所述第四节点相连。
4.如权利要求1所述的方波削角电路，其特征在于，所述第一延时模块包括：第四反相器、第五反相器以及第一电容；其中，
所述第四反相器的输入端与所述输入信号端相连，所述第四反相器的输出端分别与所述第五反相器的输入端以及所述第一电容的第一端相连；
所述第五反相器的输出端与所述第一节点相连；
所述第一电容的第二端与所述第二参考信号端相连。
5.如权利要求1所述的方波削角电路，其特征在于，所述第一削角控制模块包括：第一开关晶体管、第二电容以及第一电流源；其中，
所述第一开关晶体管的控制极与所述第三节点相连，第一极与所述第一电流源的电流输出端相连，第二极与所述第二参考信号端相连；
所述第一电流源的电流输入端与所述第二电容的第一端相连；
所述第二电容的第一端还与输出信号端相连，所述第二电容的第二端与所述第二参考信号端相连。
6.如权利要求1所述的方波削角电路，其特征在于，所述输出模块包括：第二开关晶体管与第三开关晶体管；其中，
所述第二开关晶体管的控制极与所述第二节点相连，第一极与所述第一参考信号端相连，第二极与所述输出信号端相连；
所述第三开关晶体管的控制极与所述第四节点相连，第一极与所述第二参考信号端相连，第二极与所述输出信号端相连。
7.如权利要求1-6任一项所述的方波削角电路，其特征在于，所述方波削角电路还包括：至少一个第二削角控制模块以及与各所述第二削角控制模块一一对应的第二延时模块；并且各所述第二延时模块的第二预设延迟时长不同；
各所述第二延时模块分别与所述第三节点以及对应的第二削角控制模块相连，用于在所述第二控制信号的控制下根据对应的第二预设延迟时长将所述第二控制信号延时输入连接的第二削角控制模块；
所述第二削角控制模块还与所述第二参考信号端以及所述输出信号端相连，用于在连接的第二延时模块输入的信号的控制下，根据第二预设恒定电流对所述输出信号端的电压进行放电。
8.如权利要求7所述的方波削角电路，其特征在于，所述第二延时模块包括：第六反相器、第七反相器以及第三电容；其中，不同的第六反相器的平均延迟时间不同；
所述第六反相器的输入端与所述第三节点相连，所述第六反相器的输出端分别与所述第七反相器的输入端以及所述第三电容的第一端相连；所述第七反相器的输出端与对应的第二削角控制模块相连；所述第三电容的第二端与所述第二参考信号端相连；
所述第二削角控制模块包括：第四开关晶体管与第二电流源；其中，所述第四开关晶体管的控制极与对应的第二延时模块相连，第一极与所述第二电流源的电流输出端相连，第二极与所述第二参考信号端相连；所述第二电流源的电流输入端与所述输出信号端相连。
9.一种显示面板，包括栅极驱动电路；所述栅极驱动电路包括级联的多个移位寄存器，各所述移位寄存器的驱动信号输出端分别与一一对应的栅线相连；其特征在于，所述显示面板还包括：与各所述移位寄存器一一对应的如权利要求1-8任一项所述的方波削角电路；
各所述移位寄存器的驱动信号输出端通过对应的方波削角电路与对应的栅线相连。
10.一种如权利要求1-8任一项所述的方波削角电路的驱动方法，其特征在于，包括：第一阶段、第二阶段以及第三阶段；其中，
在所述第一阶段，所述第一延时模块根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；所述信号控制模块在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；所述输出模块在所述第一控制信号的控制下将所述第一参考信号端的信号提供给所述输出信号端；所述第一削角控制模块在所述输出信号端与所述第二参考信号端的信号控制下进行充电；所述反相控制模块将所述输入信号端的信号反相后提供给所述第四节点；
在所述第二阶段，所述第一延时模块根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；所述信号控制模块在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；所述第一削角控制模块在所述第二控制信号的控制下根据第一预设恒定电流进行放电；所述反相控制模块将所述输入信号端的信号反相后提供给所述第四节点；
在所述第三阶段，所述第一延时模块根据第一预设延迟时长将所述输入信号端的信号延时输入所述第一节点；所述信号控制模块在所述输入信号端与所述第一节点的信号的共同控制下，向所述第二节点输出第一控制信号，以及向所述第三节点输出第二控制信号；所述反相控制模块将所述输入信号端的信号反相后提供给所述第四节点；所述输出模块在所述第四节点的信号控制下将所述第二参考信号端的信号提供给所述输出信号端。
CN201710369250.6A 2017-05-23 2017-05-23 一种方波削角电路、其驱动方法及显示面板 Active CN106940980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710369250.6A CN106940980B (zh) 2017-05-23 2017-05-23 一种方波削角电路、其驱动方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710369250.6A CN106940980B (zh) 2017-05-23 2017-05-23 一种方波削角电路、其驱动方法及显示面板

Publications (2)

Publication Number Publication Date
CN106940980A true CN106940980A (zh) 2017-07-11
CN106940980B CN106940980B (zh) 2019-01-25

Family

ID=59464937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710369250.6A Active CN106940980B (zh) 2017-05-23 2017-05-23 一种方波削角电路、其驱动方法及显示面板

Country Status (1)

Country Link
CN (1) CN106940980B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393499A (zh) * 2017-09-21 2017-11-24 京东方科技集团股份有限公司 一种方波削角电路、其驱动方法及显示面板
CN109523965A (zh) * 2018-12-19 2019-03-26 惠科股份有限公司 驱动电路、显示面板的驱动电路及显示装置
CN116543691A (zh) * 2023-05-19 2023-08-04 华南理工大学 一种栅极驱动电路、有源电致发光显示器及驱动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029984A (zh) * 2007-04-11 2007-09-05 友达光电股份有限公司 液晶显示器及其脉波调整电路
CN102136259A (zh) * 2011-03-28 2011-07-27 华映视讯（吴江）有限公司 产生液晶显示器的削角电压的削角电路及其方法
CN102402959A (zh) * 2011-10-05 2012-04-04 友达光电股份有限公司 具适应性脉冲削角控制机制的液晶显示装置
CN104123922A (zh) * 2014-07-21 2014-10-29 昆山龙腾光电有限公司 栅极驱动电路、使用其的驱动系统及显示装置
US9135879B2 (en) * 2012-11-23 2015-09-15 Shenzhen China Star Optoelectronics Technology Co., Ltd Chamfer circuit of driving system for LCD panel, uniformity regulating system and method thereof
CN105513552A (zh) * 2016-01-26 2016-04-20 京东方科技集团股份有限公司 驱动电路、驱动方法及显示装置
CN106098101A (zh) * 2016-06-06 2016-11-09 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029984A (zh) * 2007-04-11 2007-09-05 友达光电股份有限公司 液晶显示器及其脉波调整电路
CN102136259A (zh) * 2011-03-28 2011-07-27 华映视讯（吴江）有限公司 产生液晶显示器的削角电压的削角电路及其方法
CN102402959A (zh) * 2011-10-05 2012-04-04 友达光电股份有限公司 具适应性脉冲削角控制机制的液晶显示装置
US9135879B2 (en) * 2012-11-23 2015-09-15 Shenzhen China Star Optoelectronics Technology Co., Ltd Chamfer circuit of driving system for LCD panel, uniformity regulating system and method thereof
CN104123922A (zh) * 2014-07-21 2014-10-29 昆山龙腾光电有限公司 栅极驱动电路、使用其的驱动系统及显示装置
CN105513552A (zh) * 2016-01-26 2016-04-20 京东方科技集团股份有限公司 驱动电路、驱动方法及显示装置
CN106098101A (zh) * 2016-06-06 2016-11-09 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393499A (zh) * 2017-09-21 2017-11-24 京东方科技集团股份有限公司 一种方波削角电路、其驱动方法及显示面板
CN109523965A (zh) * 2018-12-19 2019-03-26 惠科股份有限公司 驱动电路、显示面板的驱动电路及显示装置
CN109523965B (zh) * 2018-12-19 2021-07-23 惠科股份有限公司 驱动电路、显示面板的驱动电路及显示装置
CN116543691A (zh) * 2023-05-19 2023-08-04 华南理工大学 一种栅极驱动电路、有源电致发光显示器及驱动方法
CN116543691B (zh) * 2023-05-19 2024-04-02 华南理工大学 一种栅极驱动电路、有源电致发光显示器及驱动方法

Also Published As

Publication number Publication date
CN106940980B (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN105741802B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105609041B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104575436B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN100468510C (zh) 显示装置及驱动装置
CN106205491B (zh) 一种像素电路、其驱动方法及相关装置
CN104732940B (zh) Cmos栅极驱动电路
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN107452351B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN103617775B (zh) 移位寄存器单元、栅极驱动电路及显示器
CN106782337A (zh) 移位寄存器单元、栅极驱动电路及有机电致发光显示面板
CN107424649A (zh) 一种移位寄存器、其驱动方法、发光控制电路及显示装置
CN107863057A (zh) 一种移位寄存器、其驱动方法、驱动控制电路及相关装置
CN107316599A (zh) 移位寄存单元、其驱动方法及显示面板
CN104409038A (zh) 栅极驱动电路及其单元和一种amoled显示器
CN105390086B (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN105976775B (zh) 基于ltps半导体薄膜晶体管的goa电路
CN105869588B (zh) 基于ltps半导体薄膜晶体管的goa电路
CN109559706A (zh) 显示驱动电路及显示装置
CN107016971A (zh) 一种扫描电路单元、栅极驱动电路及扫描信号控制方法
CN105529000A (zh) 信号生成单元、移位寄存器、显示装置及信号生成方法
CN106940980B (zh) 一种方波削角电路、其驱动方法及显示面板
CN110491331A (zh) 一种显示面板、其驱动方法及显示装置
CN103854587A (zh) 栅极驱动电路及其单元和一种显示器
CN106448538A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN107481658A (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant