CN106878014A - 随机数密钥产生装置及随机数密钥产生方法 - Google Patents
随机数密钥产生装置及随机数密钥产生方法 Download PDFInfo
- Publication number
- CN106878014A CN106878014A CN201710198291.3A CN201710198291A CN106878014A CN 106878014 A CN106878014 A CN 106878014A CN 201710198291 A CN201710198291 A CN 201710198291A CN 106878014 A CN106878014 A CN 106878014A
- Authority
- CN
- China
- Prior art keywords
- module
- input
- random number
- time delay
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种随机数密钥产生装置和随机数密钥产生,装置包括:脉冲信号产生模块和物理不可克隆函数结构,所述物理不可克隆函数结构包括延时模块,比较模块,编码模块和译码模块;所述脉冲信号产生模块,延时模块,比较模块,编码模块和译码模块依次连接,所述脉冲信号产生模块、延时模块和译码模块接入密钥种子信号。本发明可改善随机数密钥输出的均衡性,改善片间汉明距离。
Description
技术领域
本发明涉及加密技术领域,特别是涉及一种随机数密钥产生装置及随机数密钥产生方法。
背景技术
物理不可克隆函数(Physical Unclonable Function,PUF)是通过提取物体的物理特性来对唯一的输入提供唯一的输出。物理不可克隆函数由芯片物理特性所决定,具有稳定唯一的、随用随取且不需要初始化、难以预测但容易测量、具有不可克隆性和篡改证据等特点。以物理不可克隆函数为基础,设计物理不可克隆函数装置即可提供安全、稳定和低成本的密钥。
目前,在基于仲裁器的物理不可克隆函数的方案中。一个信号在同时通过一个双输入双输出的选择开关时,受制造工艺差异的影响,产生传输延迟竞争,这种延迟通过多个开关组成的链路后进入仲裁器,通过仲裁器判断最后一个开关的两个输出端哪个信号先到达仲裁器来输出“0”或“1”。在实现过程中,开关使用的是锁存器或者触发器。采用锁存器时,输出0的概率较大,从而导致整个装置的输出不对称。
综上所述,现有的物理不可克隆函数输出不均衡。
发明内容
基于此,有必要针对输出不均衡的问题,提供一种随机数密钥产生装置和随机数密钥产生方法。
一种随机数密钥产生装置,包括:
脉冲信号产生模块和物理不可克隆函数结构,所述物理不可克隆函数结构包括延时模块,比较模块,编码模块和译码模块;
所述脉冲信号产生模块,延时模块,比较模块,编码模块和译码模块依次连接,所述脉冲信号产生模块、延时模块和译码模块接入密钥种子信号;
所述脉冲信号产生模块响应所述密钥种子信号输出激励信号;
所述延时模块根据所述密钥种子信号对所述激励信号按不同路径延迟后,输出第一延迟信号和第二延迟信号至所述比较模块;
所述比较模块对根据所述第一延迟信号和第二延迟信号的到达顺序输出多个比较值至所述编码模块;
所述编码模块对所述多个比较值进行编码后输出一位编码值至所述译码模块;
所述译码模块根据所述编码值和所述密钥种子信号输出随机数密钥。
一种随机数密钥产生方法,包括以下步骤:
将激励信号按不同路径延时后输出第一延迟信号和第二延迟信号;
对所述第一延迟信号和第二延迟信号的输出顺序进行比较,获取多个比较值;
对所述多个比较值进行编码后输出一位编码值;
根据所述编码值和所述密钥种子信号输出随机数密钥。
上述随机数密钥产生装置和随机数密钥产生方法,通过对激励信号进行不同路径的时延,根据不同路径信号的到达顺序输出多个比较值,对所述多个比较值进行编码,把不稳定状态转化为稳定状态输出,并根据得到的编码值和所述密钥种子信号输出随机数密钥,能够增进密钥输出的均衡性。
附图说明
图1为一个实施例的随机数密钥产生装置的结构示意图;
图2为一个实施例的M位随机数种子输入、Z位随机数密钥输出的物理不可克隆函数结构示意图;
图3为一个实施例的基于SR锁存器实现的比较模块的结构示意图;
图4为一个实施例的基于四个D触发器实现的比较模块的结构示意图;
图5为一个实施例的随机数密钥产生方法流程图。
具体实施方式
下面结合附图对本发明的技术方案进行说明。
如图1所示,本发明的一个实施例提供一种随机数密钥产生装置,可包括:
脉冲信号产生模块和物理不可克隆函数结构,所述物理不可克隆函数结构包括延时模块,比较模块,编码模块和译码模块;
所述脉冲信号产生模块,延时模块,比较模块,编码模块和译码模块依次连接,所述脉冲信号产生模块、延时模块和译码模块接入密钥种子信号;
所述脉冲信号产生模块响应所述密钥种子信号输出激励信号;
所述延时模块根据所述密钥种子信号对所述激励信号按不同路径延迟后,输出第一延迟信号和第二延迟信号至所述比较模块;
所述比较模块对根据所述第一延迟信号和第二延迟信号的到达顺序输出多个比较值至所述编码模块;
所述编码模块对所述多个比较值进行编码后输出一位编码值至所述译码模块;
所述译码模块根据所述编码值和所述密钥种子信号输出随机数密钥。
脉冲信号产生模块的输入端为密钥种子信号,输出端为激励信号。当密钥种子信号输入改变时,该模块产生一个激励信号,并输出至延时模块。
延时模块的输入端为密钥种子信号和脉冲信号产生模块产生的一个激励信号,输出端为两个信号。该模块提供了两条信号传播路径,受到工艺偏差的影响,这两条信号传播路径的延时有所差别,导致输入信号在传播后可能存在相位偏差。根据密钥种子信号的输入值,选择激励信号在该模块中的传播路径,激励信号经过这两条不同路径后输出两个延时后的信号。
比较模块的输入端与延时模块输出的两个延时后的信号相连,其获取经延时模块延时后输出的两个信号的到达顺序,进行比较后获得多个比较值。
编码模块的输入端与比较模块的输出相连,输出端为一位的稳定输出。该模块将比较模块输出的多个比较值进行编码后输出一位稳定的输出。由于延时模块延时差较少,又受到布局布线限制等影响,信号经过比较模块输出的多个比较值存在差异,其中与理论值相符合的为稳定状态,出现偏差的为非稳定状态。该编码模块将其中与理论出现偏差的非稳定状态转化为稳定理论状态输出。
译码模块的输入为随机数密钥种子,以及多个编码模块的稳定输出。输出为一位随机数密钥。该模块根据随机数密钥种子进行译码,决定选择多个编码模块中的其中一个的输出作为译码模块的输出。
在一个实施例中,所述物理不可克隆函数结构的数量为多个;各个物理不可克隆函数结构的延时模块分别与所述脉冲信号产生模块相连接,各个物理不可克隆函数结构的编码模块分别与所述译码模块相连接,各个物理不可克隆函数结构的译码模块的地址选择输入端相连接;各个物理不可克隆函数结构的编码模块分别接入对应的密钥种子信号。
在另一个实施例中,所述物理不可克隆函数结构包括多个延时模块,多个比较模块和多个编码模块,且所述延时模块,比较模块和编码模块的数量相等;各个延时模块级联,且各个延时模块分别通过对应的比较模块与对应的编码模块相连接;首级延时模块与所述脉冲信号产生模块相连接,各级编码模块分别与所述译码模块相连接;各级延时模块分别接入密钥种子信号。
基于一个脉冲信号产生模块、Z*M个延时模块、Z*M个比较模块、Z*M个编码模块及Z个译码模块,可实现M位随机数密钥种子输入、Z位随机数密钥输出的物理不可克隆结构,如图2所示。图中C1,C2,……,CZ表示密钥种子信号,R1,……,RZ表示译码模块的编号,Z和M为正整数,D表示D触发器的输入端,Q和Q分别表示D触发器的同相输出端和反相输出端。
在图2所示的实施例中,输入M位的随机数密钥种子后触发脉冲信号产生模块产生一个激励信号。每一位随机数密钥种子选择Z个两通路延时模块的延时通路。由于存在工艺差异,使延时模块两条通路延时出现差异。延时后的两个信号作为下一级延时模块的输入,此外这两个信号也经过比较模块比较到达顺序编码后输出到译码模块。Z个译码模块每个根据输入的M个随机数密钥种子地址译码选择M位编码输出中的一位,共Z位作为随机数密钥输出。
在一个可选的实施例中,所述延迟模块包括第一复用器和选择开关;所述第一复用器的第一输入端通过对应选择开关的一档连接上级第一复用器的第一输出端,所述第一复用器的第二输入端通过对应选择开关的二档连接上级第一复用器的第二输出端;所述第一复用器的第一输出端连接对应比较模块的第一输入端,所述第一复用器的第二输出端连接对应比较模块的第二输入端;首级选择开关的一档和二档短接,首级第一复用器的第一输入端和第二输入端连接所述脉冲信号产生模块,所述第一复用器的使能端接入密钥种子信号。
延时模块为两输入、两输出的复用器。每个延时模块包含一位的选择开关、两个信号输入(in1和in2)、两个信号输出(out1和out2)。第一级开关的in1和in2相短接,其输入由脉冲信号产生和随机数密钥种子所提供。第一级结构的选择开关与随机数密钥种子中最低位相连;若该选择开关的选择位为“1”,则in1通过out1输出,in2通过out2输出,在这个延时模块中形成直线通路;若该选择开关的选择位为“0”,则in1通过out2输出,in2通过out1输出,在这个延时模块中形成交叉通路。第一级的out1和out2分别与第二级开关的in1和in2相连接,此外第一级开关的out1与out2分别与比较模块相连。
比较模块可由SR锁存器或4个D触发器构成。第一种比较模块拟基于SR锁存器进行实现。该模块包括第一或非门,第二或非门,第一D触发器和第二D触发器;所述第一或非门的第一输入端连接所述延时模块的第一输出端,所述第一或非门的第二输入端连接所述第二或非门的输出端,所述第一或非门的输出端分别连接所述第二或非门的第一输入端,所述第一D触发器的触发端和所述第二D触发器的触发端;所述第二或非门的第二输入端连接所述延时模块的第二输出端;所述第一D触发器的输入端接入外接电源,所述第一D触发器的同相输出端分别连接所述译码器和所述第二D触发器的输入端,所述第一D触发器的复位端与所述第二D触发器的复位端相连接;所述第二D触发器的同相输出端连接所述译码器。
如图3所示,或非门A(第一或非门)的两端输入分别与延时模块的out1的输出端、或非门B(第二或非门)的输出端相连接,或非门A的输出端与D触发器C(第一D触发器)的触发端相连接。或非门B的两端输入分别与开关单元的out2的输出端、或非门A的输出端相连接,或非门B的输出端与或非门A的输入端相连接。D触发器C的输入端与电源端VDD相连接,其触发端与或非门A的输入端相连接,输出端Q与D触发器D(第二D触发器)的输入端相连接。D触发器D的输入端与D触发器C的输出端Q相连接,触发端与或非门A的输出端相连接。D触发器C的输出为R1,而D触发器D的输出为R2。将D触发器C和D的复位端(CLR)相连,其将由控制信号CLR控制。以上SR锁存器结构由脉冲的下降沿触发。
因为当S和R端输入的逻辑电位同时从“1”转换成“0”并且保持为“0”一段时间的时候,输出会出现三种状态:稳定的逻辑“1”状态,稳定的逻辑“0”状态,高频震荡状态。其中R1R2=“00”时为稳定的逻辑“0”状态,R1R2=“10”时为稳定的逻辑“1”状态,R1R2=“11”时为高频振荡状态。其中高频振荡状态为不稳定状态。
当两个SR锁存器的输出为R1R2=“00”的时候,可在后续编码电路中将其编码设置为稳定的“0”;当输出为R1R2=“10”的时候,可在后续编码电路中将其编码设置为稳定的“1”;R1R2=“11”的时候,可在后续编码电路中将其编码设置为亚稳态。可根据R2是否为“0”来判断电路是否进入亚稳态。试验结果表明:编码后的“1”的数量略多于“0”,因此将高频振荡状态编码为稳定的“0”。经过上述的编码过程后,输出“0”和“1”较均衡,提升了电路稳定性。
第二种比较模块拟基于四个D触发器进行实现。如图4所示,该比较模块包括第三D触发器,第四D触发器,第五D触发器和第六D触发器;所述第三D触发器的输入端、第四D触发器的触发端、第五D触发器的输入端和所述第六D触发器的触发端连接所述延时模块的第一输入端;所述第三D触发器的触发端、第四D触发器的输入端、第五D触发器的触发端和所述第六D触发器的输入端连接所述延时模块的第二输入端;所述第三D触发器,第四D触发器,第五D触发器和第六D触发器的同相输出端分别连接所述译码模块。
其中两个D触发器可采用上升沿D触发器,另外两个可采用下降沿D触发器,第一个上升沿D触发器的输入端接out1,触发端接out2,输出结果为R1。第二个上升沿D触发器的输入端接out2,触发端接out1,输出结果为R2。第三个下降沿D触发器的输入端接out1,触发端接out2,输出结果为R3。第四个下降沿D触发器的输入端接out2,触发端接out1,输出结果为R4。以上四个D触发器的输出为4比特的结果,若连接到上升沿D触发器的输入端信号比触发端信号先到达,则该上升沿触发的D触发器输出位为“1”;若触发端信号比输入端信号先到达,则该上升沿触发的D触发器输出位为“0”。若连接到下降沿D触发器的输入端信号比触发端信号先到达,则该下降沿触发的D触发器输出位为“0”;若触发端信号比输入端信号先到达,则该下降沿触发的D触发器输出位为“1”。
理论上,若延时模块输出的信号out1比out2快,经过四个D触发器输出结果R1R2R3R4=“1001”;若延时模块输出的信号out1比out2慢,经过四个D触发器输出结果R1R2R3R4=“0110”。上述两个状态为稳定理想状态。但是因为out1和out2的延时差较小,布局布线也存在限制,有可能导致例如R1R2R3R4=“0000”,“0100”,“1000”,“1100”,“1101”,“1110”和“1111”等不稳定状态出现。经过测试,该比较模块的输出结果大部分集中在R1R2R3R4=“0110”和“1001”,以上状态是其余状态的5倍以上。依据试验结果,可在后续编码电路中将输出结果为“0110”的编码为稳定状态的“1”,把输出结果为“1001”的编码位稳定状态的“0”。通过此种设置,经过后续测试,编码后的“0”的数量将略多与“1”,因而也将其余不稳定的结果“0000”,“0100”,“1000”,“1100”,“1101”,“1110”和“1111”也编码为稳定状态的“1”。经过上述的编码过程后,输出“0”和“1”较均衡,提升了电路稳定性。
第二级延时模块的选择位与随机数密钥种子输入位中次低位相连接,以此类推,最后一级的延时模块的选择位与随机数密钥种子的输入位中最高位相连接,输出的out1和out2连接到上述4个D触发器。通过M个延时模块的级联,输出的M位结果连接到一个M选1的复用器,复用器的地址由随机数密钥种子提供。通过地址译码后,一个物理不可克隆函数的输出结果为1位随机数密钥。
上述物理不可克隆函数采取Z个相同的结构。每个结构的第一级in1和in2都连接到一起,输入同一个由脉冲信号产生模块产生的激励信号。Z个相同结构物理不可克隆函数的对应密钥种子输入位分别连接到一起,M选1复用器的地址选择线连接到一起。
脉冲信号产生模块和编码模块由时钟信号控制。在时钟信号的上升沿,把激励信号以及M位的随机数密钥种子同时传输给Z个物理不可克隆函数结构。同时随机数密钥种子作为地址选择器的输入端,输入到Z个M选1的复用器中。激励信号的一个周期,在单个延时模块输出下驱动两个上升沿D触发器和两个下降沿D触发器。每个延时输出4比特的结果,把其中输出结果为“0110”的编码为稳定的“1”,把输出结果为“1001”的编码为稳定的“0”,其余状态通过编码模块编码为“1”。每个物理不可克隆函数结构的M位输出连接到M选1复用器,根据复用器提供的地址选出其中的1位。Z比特的输出分别连接到一个寄存器中,相同的Z个结构物理不可克隆函数最终输出Z位的随机数密钥。
在一个实施例中,所述译码模块可包括第二复用器;所述第二复用器的各个输入端分别与各个编码模块的输出端对应连接;所述第二复用器接收各个编码模块输出的编码值,根据所述编码值和所述密钥种子信号输出随机数密钥。
如图5所示,本发明还提供一种随机数密钥产生方法,可包括以下步骤:
S1,将激励信号按不同路径延时后输出第一延迟信号和第二延迟信号;
S2,对所述第一延迟信号和第二延迟信号的输出顺序进行比较,获取多个比较值;
S3,对所述多个比较值进行编码后输出一位编码值;
S4,根据所述编码值和所述密钥种子信号输出随机数密钥。
本实施例的方法可基于上述随机数密钥产生装置执行。例如,激励信号可由所述随机数密钥产生装置中的脉冲信号产生模块产生,步骤S1可由所述随机数密钥产生装置中的延时模块执行,步骤S2可由所述随机数密钥产生装置中的比较模块执行,步骤S3可由所述随机数密钥产生装置中的编码模块执行,步骤S4可由所述随机数密钥产生装置中的译码模块执行。执行本实施例方法的各个模块的实施例与所述随机数密钥产生装置中各模块的实施例相同,此处不再赘述。
采用本发明,可改善随机数密钥输出的均衡性;通过增进随机数密钥输出的均衡性,可有效改善片间汉明距离。此外,通过使用本发明中所提及的比较模块,可通过编码的方式,将不稳定状态转化为稳定状态,有效改善片内汉明距离,提升芯片输出的稳定性。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种随机数密钥产生装置,其特征在于,包括:
脉冲信号产生模块和物理不可克隆函数结构,所述物理不可克隆函数结构包括延时模块,比较模块,编码模块和译码模块;
所述脉冲信号产生模块,延时模块,比较模块,编码模块和译码模块依次连接,所述脉冲信号产生模块、延时模块和译码模块接入密钥种子信号;
所述脉冲信号产生模块响应所述密钥种子信号输出激励信号;
所述延时模块根据所述密钥种子信号对所述激励信号按不同路径延迟后,输出第一延迟信号和第二延迟信号至所述比较模块;
所述比较模块对根据所述第一延迟信号和第二延迟信号的到达顺序输出多个比较值至所述编码模块;
所述编码模块对所述多个比较值进行编码后输出一位编码值至所述译码模块;
所述译码模块根据所述编码值和所述密钥种子信号输出随机数密钥。
2.根据权利要求1所述的随机数密钥产生装置,其特征在于,所述物理不可克隆函数结构的数量为多个;
各个物理不可克隆函数结构的延时模块分别与所述脉冲信号产生模块相连接,各个物理不可克隆函数结构的编码模块分别与所述译码模块相连接,各个物理不可克隆函数结构的译码模块的地址选择输入端相连接;
各个物理不可克隆函数结构的延时模块和译码模块的地址选择输入端分别接入对应的密钥种子信号。
3.根据权利要求2所述的随机数密钥产生装置,其特征在于,所述物理不可克隆函数结构包括多个延时模块,多个比较模块和多个编码模块,且所述延时模块,比较模块和编码模块的数量相等;
各个延时模块级联,且各个延时模块分别通过对应的比较模块与对应的编码模块相连接;
首级延时模块与所述脉冲信号产生模块相连接,各级编码模块分别与所述译码模块相连接;
各级延时模块分别接入密钥种子信号。
4.根据权利要求3所述的随机数密钥产生装置,其特征在于,所述延迟模块包括:
第一复用器和选择开关;
所述第一复用器的第一输入端通过对应选择开关的一档连接上级第一复用器的第一输出端,所述第一复用器的第二输入端通过对应选择开关的二档连接上级第一复用器的第二输出端;
所述第一复用器的第一输出端连接对应比较模块的第一输入端,所述第一复用器的第二输出端连接对应比较模块的第二输入端;
首级选择开关的一档和二档短接,首级第一复用器的第一输入端和第二输入端连接所述脉冲信号产生模块,所述第一复用器的使能端接入密钥种子信号。
5.根据权利要求4所述的随机数密钥产生装置,其特征在于,所述比较模块包括:
第一或非门,第二或非门,第一D触发器和第二D触发器;
所述第一或非门的第一输入端连接所述延时模块的第一输出端,所述第一或非门的第二输入端连接所述第二或非门的输出端,所述第一或非门的输出端分别连接所述第二或非门的第一输入端,所述第一D触发器的触发端和所述第二D触发器的触发端;
所述第二或非门的第二输入端连接所述延时模块的第二输出端;
所述第一D触发器的输入端接入外接电源,所述第一D触发器的同相输出端分别连接所述译码器和所述第二D触发器的输入端,所述第一D触发器的复位端与所述第二D触发器的复位端相连接;
所述第二D触发器的同相输出端连接所述译码器。
6.根据权利要求4所述的随机数密钥产生装置,其特征在于,所述比较模块包括:
由上升沿触发的第三D触发器和第四D触发器,以及由下降沿触发的第五D触发器和第六D触发器;
所述第三D触发器的输入端、第四D触发器的触发端、第五D触发器的输入端和所述第六D触发器的触发端连接所述延时模块的第一输入端;
所述第三D触发器的触发端、第四D触发器的输入端、第五D触发器的触发端和所述第六D触发器的输入端连接所述延时模块的第二输入端;
所述第三D触发器,第四D触发器,第五D触发器和第六D触发器的同相输出端分别连接所述译码模块。
7.根据权利要求5或6所述的随机数密钥产生装置,其特征在于,所述译码模块包括:
第二复用器;
所述第二复用器的各个输入端分别与各个编码模块的输出端对应连接;
所述第二复用器接收各个编码模块输出的编码值,根据所述编码值和所述密钥种子信号输出随机数密钥。
8.一种基于权利要求1至7任意一项所述的随机数密钥产生装置的随机数密钥产生方法,其特征在于,包括以下步骤:
将激励信号按不同路径延时后输出第一延迟信号和第二延迟信号;
对所述第一延迟信号和第二延迟信号的输出顺序进行比较,获取多个比较值;
对所述多个比较值进行编码后输出一位编码值;
根据所述编码值和所述密钥种子信号输出随机数密钥。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710198291.3A CN106878014A (zh) | 2017-03-29 | 2017-03-29 | 随机数密钥产生装置及随机数密钥产生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710198291.3A CN106878014A (zh) | 2017-03-29 | 2017-03-29 | 随机数密钥产生装置及随机数密钥产生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106878014A true CN106878014A (zh) | 2017-06-20 |
Family
ID=59160263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710198291.3A Pending CN106878014A (zh) | 2017-03-29 | 2017-03-29 | 随机数密钥产生装置及随机数密钥产生方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106878014A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108681441A (zh) * | 2018-04-25 | 2018-10-19 | 东南大学 | 一种基于br-puf的随机数生成器 |
CN110430056A (zh) * | 2019-09-10 | 2019-11-08 | 广州麦仑信息科技有限公司 | 一种基于fpga的物理不可克隆函数加密技术实现方法 |
CN110545174A (zh) * | 2019-08-16 | 2019-12-06 | 浙江大华技术股份有限公司 | 一种用于生成秘钥的电路、信息加密和解密的方法 |
CN112130809A (zh) * | 2020-09-21 | 2020-12-25 | 太原理工大学 | 一种真随机数发生器 |
CN112910653A (zh) * | 2021-01-19 | 2021-06-04 | 电子科技大学 | 一种puf结构 |
CN113810194A (zh) * | 2020-06-16 | 2021-12-17 | 华为技术有限公司 | 一种基于puf的激励响应对产生装置及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101478404A (zh) * | 2009-01-08 | 2009-07-08 | 上海交通大学 | 芯片指纹的提取装置及方法 |
US20090254981A1 (en) * | 2004-11-12 | 2009-10-08 | Verayo, Inc. | Volatile Device Keys And Applications Thereof |
CN102521538A (zh) * | 2011-12-07 | 2012-06-27 | 浙江大学 | 基于多频率段的物理不可克隆函数结构 |
CN202395810U (zh) * | 2011-12-15 | 2012-08-22 | 东南大学 | 一种基于前馈模式的物理不可克隆功能模块 |
CN103198268A (zh) * | 2013-03-18 | 2013-07-10 | 宁波大学 | 一种可重构多端口物理不可克隆函数电路 |
CN104200180A (zh) * | 2014-07-17 | 2014-12-10 | 南京航空航天大学 | 基于可重构环形振荡器的物理不可克隆函数及其产生方法 |
CN105740731A (zh) * | 2016-02-02 | 2016-07-06 | 中国科学院计算技术研究所 | 一种高稳定性的强物理不可克隆函数电路及其设计方法 |
-
2017
- 2017-03-29 CN CN201710198291.3A patent/CN106878014A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090254981A1 (en) * | 2004-11-12 | 2009-10-08 | Verayo, Inc. | Volatile Device Keys And Applications Thereof |
CN101478404A (zh) * | 2009-01-08 | 2009-07-08 | 上海交通大学 | 芯片指纹的提取装置及方法 |
CN102521538A (zh) * | 2011-12-07 | 2012-06-27 | 浙江大学 | 基于多频率段的物理不可克隆函数结构 |
CN202395810U (zh) * | 2011-12-15 | 2012-08-22 | 东南大学 | 一种基于前馈模式的物理不可克隆功能模块 |
CN103198268A (zh) * | 2013-03-18 | 2013-07-10 | 宁波大学 | 一种可重构多端口物理不可克隆函数电路 |
CN104200180A (zh) * | 2014-07-17 | 2014-12-10 | 南京航空航天大学 | 基于可重构环形振荡器的物理不可克隆函数及其产生方法 |
CN105740731A (zh) * | 2016-02-02 | 2016-07-06 | 中国科学院计算技术研究所 | 一种高稳定性的强物理不可克隆函数电路及其设计方法 |
Non-Patent Citations (8)
Title |
---|
SIARHEI S. ZALIVAKA等: ""Multi-valued Arbiters for quality enhancement of PUF responses on FPGA implementation"", 《 2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)》 * |
SIARHEI S.ZALIVAKA等: ""Multi-valued Arbiters for Quality Enhancement of PUF Responses on FPGA Implementation"", 《2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)》 * |
V. P. KLYBIK,A. A. IVANIUK: ""Use of Arbiter Physical Unclonable Function"", 《AUTOMATIC CONTROL AND COMPUTER SCIENCES》 * |
刘伟强等: ""一种低成本物理不可克隆函数结构的设计实现及其RFID应用"", 《电子学报》 * |
张学龙: ""基于时延的物理防克隆技术研究与实现"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
张紫楠,郭渊博: ""物理不可克隆函数综述"", 《计算机应用》 * |
李若绪: ""基于Arbiter的PUF的改进"", 《中国科技论文在线》 * |
陈叶蓉: "基于时延的物理防克隆技术研究与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108681441A (zh) * | 2018-04-25 | 2018-10-19 | 东南大学 | 一种基于br-puf的随机数生成器 |
CN110545174A (zh) * | 2019-08-16 | 2019-12-06 | 浙江大华技术股份有限公司 | 一种用于生成秘钥的电路、信息加密和解密的方法 |
CN110430056A (zh) * | 2019-09-10 | 2019-11-08 | 广州麦仑信息科技有限公司 | 一种基于fpga的物理不可克隆函数加密技术实现方法 |
CN113810194A (zh) * | 2020-06-16 | 2021-12-17 | 华为技术有限公司 | 一种基于puf的激励响应对产生装置及方法 |
CN113810194B (zh) * | 2020-06-16 | 2023-04-18 | 华为技术有限公司 | 一种基于puf的激励响应对产生装置及方法 |
CN112130809A (zh) * | 2020-09-21 | 2020-12-25 | 太原理工大学 | 一种真随机数发生器 |
CN112130809B (zh) * | 2020-09-21 | 2022-04-29 | 太原理工大学 | 一种真随机数发生器 |
CN112910653A (zh) * | 2021-01-19 | 2021-06-04 | 电子科技大学 | 一种puf结构 |
CN112910653B (zh) * | 2021-01-19 | 2022-04-08 | 电子科技大学 | 一种puf结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106878014A (zh) | 随机数密钥产生装置及随机数密钥产生方法 | |
CN104200180B (zh) | 基于可重构环形振荡器的物理不可克隆函数及其产生方法 | |
CN108768619B (zh) | 一种基于环形振荡器的强puf电路的工作方法 | |
JP3068593B1 (ja) | シリアル―パラレル変換回路 | |
CN109460681A (zh) | 一种基于延时链的可配置物理不可克隆函数电路 | |
CN103299576A (zh) | 比特生成装置以及比特生成方法 | |
CN112272084B (zh) | 抗攻击和自检特性的基于复合型puf的密钥生成系统及方法 | |
WO2017186816A1 (en) | Strong lightweight flip-flop arbiter physical unclonable function (puf) for fpga | |
CN113672199A (zh) | 一种具备物理不可克隆函数功能的多熵源随机数发生器 | |
US20100183108A1 (en) | High Speed Serializer | |
CN108763977B (zh) | 一种钳位反相器puf的电路、电子装置及实现方法 | |
US20080012605A1 (en) | Glitch-free clock switcher | |
Devika et al. | FPGA implementation of programmable Hybrid PUF using Butterfly and Arbiter PUF concepts | |
Li et al. | A novel transition effect ring oscillator based true random number generator for a security SoC | |
JP2016126517A (ja) | 乱数生成装置及び乱数生成方法 | |
CN201867469U (zh) | 一种扫描链测试电路 | |
US20230315960A1 (en) | Spuf based on combinational logic and scan chain | |
CN107766642B (zh) | 基于占空比测量的反馈式复用器puf结构装置 | |
CN110232293B (zh) | 基于最大延时子链与最小延时子链级联的apuf电路 | |
CN112084539B (zh) | 一种基于混合布尔网络的多功能物理不可克隆函数装置 | |
JP2016126518A (ja) | 乱数生成装置及び乱数生成方法 | |
CN106980489B (zh) | 随机数产生电路及随机数产生方法 | |
CN106293615A (zh) | 基于全连网络的真随机数生成器 | |
US7279928B2 (en) | xB/yB coder programmed within an embedded array of a programmable logic device | |
CN116208145B (zh) | 基于fpga的低开销三态puf电路及配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 511300 No.78, west of Zhucun Avenue, Zhucun street, Zengcheng District, Guangzhou City, Guangdong Province Applicant after: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING Research Institute Address before: 510610 No. 110 Zhuang Road, Tianhe District, Guangdong, Guangzhou, Dongguan Applicant before: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING Research Institute |
|
CB02 | Change of applicant information | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |
|
RJ01 | Rejection of invention patent application after publication |