CN101478404A - 芯片指纹的提取装置及方法 - Google Patents
芯片指纹的提取装置及方法 Download PDFInfo
- Publication number
- CN101478404A CN101478404A CNA2009100450394A CN200910045039A CN101478404A CN 101478404 A CN101478404 A CN 101478404A CN A2009100450394 A CNA2009100450394 A CN A2009100450394A CN 200910045039 A CN200910045039 A CN 200910045039A CN 101478404 A CN101478404 A CN 101478404A
- Authority
- CN
- China
- Prior art keywords
- output
- pulse signal
- bit
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000000605 extraction Methods 0.000 title claims description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 33
- 230000004044 response Effects 0.000 claims abstract description 28
- 230000005284 excitation Effects 0.000 claims abstract description 20
- 230000000630 rising effect Effects 0.000 claims abstract description 10
- 239000000872 buffer Substances 0.000 claims abstract description 6
- 238000006073 displacement reaction Methods 0.000 claims description 22
- 238000005086 pumping Methods 0.000 claims description 19
- 238000012163 sequencing technique Methods 0.000 claims description 8
- 230000008901 benefit Effects 0.000 claims description 3
- 230000010365 information processing Effects 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 description 10
- 239000000284 extract Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000013332 literature search Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Landscapes
- Collating Specific Patterns (AREA)
Abstract
本发明涉及一种信息处理技术领域的芯片指纹的提取装置及方法，其中装置包括：传输延迟通路，激励信号控制器和仲裁器；传输延迟通路由N(N为2的整数倍)个开关串联组成，开关由一对2－1的多路复用器和一对缓冲器构成，激励信号控制器由一个N位的线性移位反馈寄存器构成，仲裁器由一个D触发器构成；激励信号控制器中的N位输出与N个开关的控制端相连，仲裁器与最后一个开关的输出相连；同一个脉冲信号在两条通路上竞争通过，仲裁器中的D触发器根据上下两路脉冲信号上升沿到达的先后顺序判决输出是0或1。本发明在输出响应的0、1平衡性上具有良好性能。
Description
技术领域
本发明涉及一种信息处理技术领域的装置及方法，具体地说，涉及的是一种芯片指纹的提取装置及方法。
背景技术
信息安全应用领域涉及诸多方面的因素；其中，对密钥的可靠保护是信息安全应用领域的基本要素。密钥的可靠保护目的在于防止有些人的恶意仿冒，诈骗等行为；即，保护密钥使其不泄漏能有效地保护系统的安全性。通常，密钥的保护是将其存储于非挥发性存储器中(如EEPROM，Electrically ErasableProgrammable Read Only Memory)，或者以熔丝的形式直接烧录在硅片上。这两种方式都使得密钥是静态存在的(即使不使用的时候，密钥也不会消失)，甚至是静态地以明文形式而存在的。然而，从目前攻击手段来看，存储于EEPROM之类部件的秘密信息有可能被攻击者通过物理边界攻击(例如：微探测、激光切割、故障攻击、电压分析等)所提取。因此，必须有相比于EEPROM和熔丝安全程度更高的措施，来阻止攻击者通过仿真或者通过各种探查手段非法获得至关重要的密钥信息。
对于芯片而言，由于工艺控制的原因，制造出的芯片具有不可避免的差异性(例如在芯片结晶的工程中由于温度和压力随机的变化会引起差异)。即，每块芯片都有自己的“特征”，该“特征”是由制造差异引起的，它是随机的，并且可以用来唯一地标识每块芯片，就如人的指纹一样。由于芯片的制造差异，使得每块芯片的逻辑器件和线路上的信号传输延迟(这个就是芯片的“指纹”)是不同的，可以基于芯片的信号传输延迟构造出提取芯片指纹的电路。由于芯片指纹具有若干特殊的优点，例如：非静态存在、不可复制、难于建模和仿真等等。因此，可以把这样的“指纹”信息用来作为一个难于被攻击者获得的密钥信息，从而达到对密钥的可靠保护。
经对现有技术的文献检索发现，DAIHYUN LIM等人2005年在《IEEETRANSACTIONS ON VERY LARGE SCALE INTEGRATION(VLSI)SYSTEMS》上发表的《Extracting secret keys from integrated circuits》(《从集成电路中提取出密钥》)中提出的基于仲裁器的物理不可克隆函数(Arbiter-Based PhysicalUncloneable Function)是近些年来国际上利用集成电路来提取芯片间传输延迟差异的基石。该文中提出的基于仲裁器的物理不可克隆函数，由一个信号传输延迟电路和一个仲裁器组成。同一脉冲信号在两条通路上通过，最后仲裁器根据上下两路信号到达的先后顺序判决输出是0或者1。在这个电路中，输入激励是一个64位的比特串，输出响应是1位比特。其不足在于，电路输出响应的0和1不平衡，输出响应为1的概率为10％，输出为0的概率为90％。由于输出响应的0、1极不平衡性，整个电路比较容易受到攻击，攻击者容易通过建模来预测电路的输出结果。而本发明的方法提高了电路输出响应的0、1平衡性，使得系统比较不容易受到攻击，增强了安全性。
发明内容
本发明的目的在于针对现有技术的不足，提供一种芯片指纹的提取装置及方法，能够提取出不同芯片间的逻辑器件和线路的信号传输延迟差异，该方法在输出响的0、1平衡性上具有良好的性能，能较好地防止对整个电路的建模或复制，使其较不容易受到攻击，增强了安全性。
本发明是通过以下技术方案实现的：
本发明所涉及的芯片指纹提取的装置，包括：传输延迟通路，激励信号控制器和仲裁器，其中：
所述的传输延迟通路用来构成上下两条完全对称的传输通路，同一个脉冲信号竞争通过上下两条完全对称的传输通路；
所述的激励信号控制器用来控制脉冲信号在传输延迟通路上的传输路径，同时脉冲信号控制着激励控制信号器的激励信号的移位；
所述的仲裁器根据上下两路通路信号上升沿的到达先后顺序判决输出是0或者1；
上述装置，输入激励是一个N位(N为2的整数倍)的比特串，输出响应是一个N位的比特串。
所述的传输延迟通路由N个开关串联组成，其中，所述的开关有两个输入端，一个控制端和两个输出端，开关由一对2—1的多路复用器和一对缓冲器构成，开关的控制端与两个2—1的多路复用器的选择端同时相连，每个2—1多路复用器的输出端与一个缓冲器相连，开关实现这样的功能，假定两个输入端分别为I1和I2，控制端为Ci，输出端为O1和O2，当控制端Ci为a(a为一位比特，0或1)时，输入端I1的脉冲信号最后到达输出端O1，输入端I2的脉冲信号最后到达输出端O2，当控制端Ci为a(a为a的补)时，输入端I1的脉冲信号最后到达输出端O2，输入端I2的脉冲信号最后到达输出端O1。
所述的激励信号控制器由一个N位的线性移位反馈寄存器构成，这个线性移位反馈寄存器的N个输出顺序地与N个开关的控制端相连接，脉冲信号控制线性移位反馈寄存的移位；
所述的仲裁器由一个D触发器构成。D触发器有一个数据输入端，一个时钟输入端和一个输出端，其中数据输入端和时钟输入端分别与最后一个开关的两个输出端相连，相连的顺序不影响使用目的，D触发器输出端的输出作为电路的最后输出响应。
由于工艺控制的原因，制造出的芯片具有不可避免的差异性(例如在芯片结晶的工程中由于温度和压力随机的变化会引起差异)，这些差异会对每块芯片的逻辑器件和线路上的信号传输延迟产生随机的影响，并且不同芯片间的传输延迟差异可以用来作为指纹唯一地标识每块芯片。本发明的方法能提取出不同芯片间的信号传输延迟差异，用来作为芯片的指纹。
本发明所涉及的芯片指纹的提取方法，包括如下步骤：
第一步，在线性移位反馈寄存器预置N比特的激励信号，这N比特的激励信号顺序控制N个开关；
第二步，脉冲信号同时输入第一个开关的两个输入端，同一个脉冲信号在传输延迟通路上竞争通过，一直到达仲裁器，仲裁器中的D触发器根据两路脉冲信号上升沿到来的先后顺序来判断输出的结果为0或为1；
第三步，在下一个时钟周期到来的时候，脉冲信号控制线性移位反馈寄存器上的N比特的激励信号顺序移位，这时由于激励信号对开关的控制，脉冲信号在传输延迟通路上的传输路径也发生变化；
第四步，转到第二步继续执行，一直到N个时间周期后结束，这时，仲裁器输出了N比特的响应。
第五步，经过N个时钟周期后就得到了一个激励——响应对，激励为原来置于移位反馈寄存器中的N比特激励信号，响应为仲裁器的N比特的输出响应，这N个比特的输出响应可以用作芯片的指纹。由于不同芯片间的信号传输延迟差异，对于同一个N比特激励信号而言，不同芯片所产生的输出响应不同，即，不同芯片具有不同的指纹。
本发明具有如下有益效果：其一，仲裁器采用了D触发器，由于D触发器在未能满足建立时间的要求的情况下，输出也会进入一个稳定状态，且D触发器还具有自动跳出亚稳态的功能，而D锁存器不具有这样的功能，因此采用D触发器提高了系统的稳定性。其二，采用移位寄存器来控制开关，这样使得用N个比特的激励经过N个时钟周期就能获得N个比特的响应，提高了效率。在FPGA实验平台上对其行了实验，实验数据表明仲裁器输出响应为1的概率约为30％，提高了0和1的比例平衡性，这样能较好地防止对整个电路的建模或复制，使其不容易受到攻击，增强了安全性。
附图说明
图1是本发明一种芯片指纹提取的装置的结构框图；
图2是本发明一种芯片指纹提取的装置中的开关的电原理图；
图3是本发明一种芯片指纹提取的装置中的仲裁器的输出示例图。
具体实施方式
下面结合附图对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
如图1所示，本实施例涉及的芯片指纹的提取装置包括：传输延迟通路，激励信号控制器和仲裁器，其中：
所述的传输延迟通路用来构成上下两条完全对称的传输通路，同一个脉冲信号竞争通过上下两条完全对称的传输通路；
所述的激励信号控制器用来控制脉冲信号在传输延迟通路上的传输路径，同时脉冲信号控制着激励控制信号器的激励信号的移位；
所述的仲裁器根据上下两路通路信号上升沿的到达先后顺序判决输出是0或者1。
上述装置，输入激励是一个N位(N为2的整数倍)的比特串，输出响应是一个N位的比特串。
本实施例中，所述传输延迟通路，它由128个开关串联组成。所述的开关有两个输入端，一个控制端和两个输出端。
本实施例中，所述激励信号控制器，它由一个128比特的线性移位反馈寄存器构成，脉冲信号控制128比特激励信号的移位，线性移位反馈寄存器中的128比特输出顺序地与128个开关的控制端相连。
本实施例中，所述仲裁器，它由一个D触发器构成，同一脉冲信号在两条通路上竞争通过，仲裁器中的D触发器根据上下两路脉冲信号上升沿到达的先后顺序判决输出是0或者1。
如图2所示，传输延迟通路的开关由一对2—1的多路复用器和一对缓冲器构成，当控制端Ci为0时，输入端I1的脉冲信号最后到达输出端O1，输入端I2的脉冲信号最后到达输出端O2，当控制端Ci为1时，输入端I1的脉冲信号最后到达输出端O2，输入端I2的脉冲信号最后到达输出端O1。
如图3所示，它是仲裁器输出响应的一个示例，当上面一路的脉冲信号的上升沿比下面一路的脉冲信号的上升沿先到达D触发器，这时D触发器输出结果为1，反之则输出结果为0。
本实施例所涉及的芯片指纹的提取方法，具体实施应用如下：
步骤一，注册阶段，将含有提取芯片指纹的方法的电路嵌入到芯片中，比如嵌入到IC卡的芯片中，在将IC卡发给用户之前，服务器先随机生成几个128比特的激励，如10个，将这10个128比特的激励信号输入该IC卡芯片中的电路，这时执行提取芯片指纹的方法：
①，在电路中的线性移位反馈寄存器预置一个128比特的激励信号，这个128比特的激励信号顺序控制128个开关；
②，将脉冲信号同时输入第一个开关的两个输入端，脉冲信号在传输延迟通路上竞争通过，一直到达仲裁器，仲裁器根据两路脉冲信号上升沿到来的先后顺序来判断输出的结果为0或为1；
③，在下一个时钟周期到来的时候，线性移位反馈寄存器上的128个比特的激励信号顺序移位，同时下一个脉冲信号输入第一个开关；
④，经过128个时钟周期，仲裁器输出了128个比特的响应，
⑤，经过10次的输入后获得10组激励——响应对，并将这10组激励——响应对存储在服务器中的数据库中，然后再将IC卡发给合法的用户。
步骤二，验证阶段。当用户持有IC卡时，将IC卡插入到系统中，这时服务器从数据库中随机选取一个已存储在数据库中的128比特的激励，将这个128比特激励输入IC卡中的芯片电路中，经过步骤一中同样的提取芯片指纹的方法后，这时能够获得128比特的输出响应，然后服务器将获得的128比特的输出响应与数据库中所存储的对应的128比特输出响应相互比较，如果不相等，则该IC卡是非法的，系统拒绝该用户，如果这两个值相等，则用户所持有的IC卡是合法的，系统接受该用户，同时服务器将数据库中该芯片这次所使用的激励——响应对标识为已使用。当这10组激励——响应对都用标识为已使用时，需要将IC卡重新拿到服务器去再注册。
由于不同芯片间的逻辑器件和线路上的信号传输延迟是不同的，且是随机的，可以用来唯一地标识每块芯片，本实施例能提取出不同芯片间的信号传输延迟差异，即提取出芯片指纹：其一，由于芯片指纹具有非静态存在、不可复制、难于建模和仿真等特点，攻击者无法将芯片进行克隆，即攻击者无法制造出同样的具有相同的信号传输延迟的芯片；其二，由于攻击者无法预测到IC卡在某一次所使用的激励——响应对，且每个激励响应对在使用过后不再重复，因此即使攻击者能够获取每次所使用的激励——响应对，攻击者也无法实施重放攻击。
综上，将本实施例中能有效地防止攻击者复制IC卡，假冒用户，有效地保证系统的安全性。
Claims (6)
1、一种芯片指纹的提取装置，其特征在于，包括：传输延迟通路，激励信号控制器和仲裁器，其中：
所述的传输延迟通路用来构成上下两条完全对称的传输通路，同一个脉冲信号竞争通过上下两条完全对称的传输通路；
所述的激励信号控制器用来控制脉冲信号在传输延迟通路上的传输路径，同时脉冲信号控制着激励控制信号器的激励信号的移位；
所述的仲裁器根据上下两路通路信号上升沿的到达先后顺序判决输出是0或者1；
在上述装置中，输入激励是一个N位的比特串，输出响应是一个N位的比特串，N为2的整数倍。
2、根据权利要求1所述的芯片指纹的提取装置，其特征是，所述的传输延迟通路由N个开关串联组成，N为2的整数倍，其中，所述的开关有两个输入端、一个控制端和两个输出端。
3、根据权利要求1所述的芯片指纹的提取装置，其特征是，所述的开关由一对2—1的多路复用器和一对缓冲器构成，开关的控制端与两个2—1的多路复用器的选择端同时相连，每个2—1多路复用器的输出端与一个缓冲器相连，设开关两个输入端分别为I1和I2，控制端为Ci，输出端为01和02，当控制端Ci为a时，a为一位比特，输入端I1的脉冲信号最后到达输出端01，输入端I2的脉冲信号最后到达输出端02，当控制端Ci为a时，a为a的补，输入端I1的脉冲信号最后到达输出端02，输入端I2的脉冲信号最后到达输出端01。
4、根据权利要求1所述的芯片指纹的提取装置，其特征是，所述的激励信号控制器由一个N位的线性移位反馈寄存器构成，这个线性移位反馈寄存器的N个输出顺序地与N个开关的控制端相连接，脉冲信号控制线性移位反馈寄存的移位。
5、根据权利要求1所述的芯片指纹的提取装置，其特征是，所述的仲裁器由一个D触发器构成，D触发器有一个数据输入端，一个时钟输入端和一个输出端，其中数据输入端和时钟输入端分别与最后一个开关的两个输出端相连，D触发器输出端的输出作为电路的最后输出响应。
6、一种芯片指纹的提取方法，其特征在于包括如下步骤：
第一步，在线性移位反馈寄存器预置N比特的激励信号，这N比特的激励信号顺序控制N个开关，N为2的整数倍；
第二步，脉冲信号同时输入第一个开关的两个输入端，同一个脉冲信号在传输延迟通路上竞争通过，一直到达仲裁器，仲裁器中的D触发器根据两路脉冲信号上升沿到来的先后顺序来判断输出的结果为0或为1；
第三步，在下一个时钟周期到来的时候，脉冲信号控制线性移位反馈寄存器上的N比特的激励信号顺序移位，这时由于激励信号对开关的控制，脉冲信号在传输延迟通路上的传输路径也发生变化；
第四步，转到第二步继续执行，一直到N个时间周期后结束，这时，仲裁器输出了N比特的响应；
第五步，经过N个时钟周期后就得到了一个激励——响应对，激励为原来置于移位反馈寄存器中的N比特激励信号，响应为仲裁器的N比特的输出响应，这N个比特的输出响应用作芯片指纹。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100450394A CN101478404B (zh) | 2009-01-08 | 2009-01-08 | 芯片指纹的提取装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100450394A CN101478404B (zh) | 2009-01-08 | 2009-01-08 | 芯片指纹的提取装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101478404A true CN101478404A (zh) | 2009-07-08 |
| CN101478404B CN101478404B (zh) | 2010-11-03 |
Family
ID=40839038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100450394A Active CN101478404B (zh) | 2009-01-08 | 2009-01-08 | 芯片指纹的提取装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101478404B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103902929A (zh) * | 2014-03-10 | 2014-07-02 | 杭州晟元芯片技术有限公司 | 基于双延时链的物理不可克隆函数电路结构 |
| CN104318181A (zh) * | 2014-09-22 | 2015-01-28 | 宁波大学 | 基于阈值偏差延迟的物理不可克隆函数电路 |
| CN103839013B (zh) * | 2014-02-27 | 2017-01-25 | 杭州晟元数据安全技术股份有限公司 | 基于三延时链的物理不可克隆函数电路结构 |
| CN106571924A (zh) * | 2016-10-21 | 2017-04-19 | 北京智芯微电子科技有限公司 | 一种物理不可克隆函数电路 |
| CN106878014A (zh) * | 2017-03-29 | 2017-06-20 | 中国电子产品可靠性与环境试验研究所 | 随机数密钥产生装置及随机数密钥产生方法 |
| CN111490758A (zh) * | 2020-04-15 | 2020-08-04 | 芯峰科技(广州)有限公司 | 基于仲裁器puf的可靠性增强结构及增强方法 |
| CN112653696A (zh) * | 2020-12-22 | 2021-04-13 | 深圳市国微电子有限公司 | 一种3d堆叠芯片的安全认证系统、方法 |
| CN113505401A (zh) * | 2021-07-13 | 2021-10-15 | 湖北工业大学 | 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法 |
| CN114329646A (zh) * | 2020-09-28 | 2022-04-12 | 京东方科技集团股份有限公司 | 数字指纹生成器及数字指纹生成方法 |
-
2009
- 2009-01-08 CN CN2009100450394A patent/CN101478404B/zh active Active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839013B (zh) * | 2014-02-27 | 2017-01-25 | 杭州晟元数据安全技术股份有限公司 | 基于三延时链的物理不可克隆函数电路结构 |
| CN103902929A (zh) * | 2014-03-10 | 2014-07-02 | 杭州晟元芯片技术有限公司 | 基于双延时链的物理不可克隆函数电路结构 |
| CN103902929B (zh) * | 2014-03-10 | 2017-06-27 | 杭州晟元数据安全技术股份有限公司 | 基于双延时链的物理不可克隆函数电路结构 |
| CN104318181B (zh) * | 2014-09-22 | 2017-04-12 | 宁波大学 | 基于阈值偏差延迟的物理不可克隆函数电路 |
| CN104318181A (zh) * | 2014-09-22 | 2015-01-28 | 宁波大学 | 基于阈值偏差延迟的物理不可克隆函数电路 |
| CN106571924A (zh) * | 2016-10-21 | 2017-04-19 | 北京智芯微电子科技有限公司 | 一种物理不可克隆函数电路 |
| CN106571924B (zh) * | 2016-10-21 | 2019-07-05 | 北京智芯微电子科技有限公司 | 一种物理不可克隆函数电路 |
| CN106878014A (zh) * | 2017-03-29 | 2017-06-20 | 中国电子产品可靠性与环境试验研究所 | 随机数密钥产生装置及随机数密钥产生方法 |
| CN111490758A (zh) * | 2020-04-15 | 2020-08-04 | 芯峰科技(广州)有限公司 | 基于仲裁器puf的可靠性增强结构及增强方法 |
| CN111490758B (zh) * | 2020-04-15 | 2023-08-15 | 芯峰科技(广州)有限公司 | 基于仲裁器puf的可靠性增强结构及增强方法 |
| CN114329646A (zh) * | 2020-09-28 | 2022-04-12 | 京东方科技集团股份有限公司 | 数字指纹生成器及数字指纹生成方法 |
| CN112653696A (zh) * | 2020-12-22 | 2021-04-13 | 深圳市国微电子有限公司 | 一种3d堆叠芯片的安全认证系统、方法 |
| CN113505401A (zh) * | 2021-07-13 | 2021-10-15 | 湖北工业大学 | 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法 |
| CN113505401B (zh) * | 2021-07-13 | 2022-04-26 | 湖北工业大学 | 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101478404B (zh) | 2010-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101478404B (zh) | 芯片指纹的提取装置及方法 | |
| CN109063515B (zh) | 针对仲裁器puf的可靠性增强结构及其增强方法 | |
| CN110929299B (zh) | 针对仲裁器puf的可靠性自检电路与可靠性增强方法 | |
| Lim et al. | Extracting secret keys from integrated circuits | |
| Majzoobi et al. | Techniques for design and implementation of secure reconfigurable PUFs | |
| CN103902929B (zh) | 基于双延时链的物理不可克隆函数电路结构 | |
| Lee et al. | A technique to build a secret key in integrated circuits for identification and authentication applications | |
| CN103839013B (zh) | 基于三延时链的物理不可克隆函数电路结构 | |
| Chakraborty et al. | Security against hardware Trojan through a novel application of design obfuscation | |
| Ozturk et al. | Physical unclonable function with tristate buffers | |
| CN103902930B (zh) | 基于环形振荡器的物理不可克隆函数电路结构 | |
| Vijay et al. | Physically unclonable functions using two-level finite state machine | |
| CN102495360B (zh) | 一种安全扫描寄存器、安全扫描链及其扫描方法 | |
| WO2014117695A1 (zh) | 一种密钥和真随机数发生器及生成密钥和真随机数的方法 | |
| CN106778263A (zh) | 有效提高硬件木马激活概率的方法 | |
| UA72579C2 (uk) | Спосіб і пристрій для взаємної ідентифікації двох пристроїв обробки даних | |
| CN105978694A (zh) | 抗建模攻击的强物理不可克隆函数装置及其实现方法 | |
| CN107544607A (zh) | 一种利用基准电流源的电流型puf电路 | |
| Li et al. | A novel hardware Trojan detection based on BP neural network | |
| CN107886012A (zh) | 基于门级结构特征的单触发硬件木马检测方法 | |
| He et al. | Reliable and efficient PUF‐based cryptographic key generator using bit self‐tests | |
| CN105046153B (zh) | 基于少态点分析的硬件木马检测方法 | |
| CN104950248A (zh) | 加速硬件木马触发的电路安全可测性设计方法及对硬件木马的检测方法 | |
| CN112364391A (zh) | 仲裁器puf可靠响应筛选系统及其偏置控制和响应筛选方法 | |
| CN109633422A (zh) | 基于扫描混淆的加密芯片安全测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI VIEWSOURCES INFORMATION TECHNOLOGY CO., L Free format text: FORMER OWNER: SHANGHAI JIAO TONG UNIVERSITY Effective date: 20150305 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 200240 MINHANG, SHANGHAI TO: 200241 MINHANG, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150305 Address after: 200241, building five, building 555, Dongchuan Road, Shanghai, Minhang District, 601D Patentee after: SHANGHAI GUANYUAN INFORMATION TECHNOLOGY CO., LTD. Address before: 200240 Dongchuan Road, Shanghai, No. 800, No. Patentee before: Shanghai Jiao Tong University |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20200624 Address after: 2 / F, 979 Yunhan Road, Lingang xinpian District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai 200120 Patentee after: Shanghai Guanhui information technology partnership (limited partnership) Address before: 200241, building five, building 555, Dongchuan Road, Shanghai, Minhang District, 601D Patentee before: SHANGHAI GUANYUAN INFORMATION TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201210 Address after: No.298, Wenhua Road, Sijing Town, Songjiang District, Shanghai, 201601 Patentee after: Guanyuan (Shanghai) Technology Co., Ltd Address before: 2 / F, 979 Yunhan Road, Lingang xinpian District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai 200120 Patentee before: Shanghai Guanhui information technology partnership (limited partnership) |
|
| TR01 | Transfer of patent right |