CN111490758A - 基于仲裁器puf的可靠性增强结构及增强方法 - Google Patents

Abstract

本发明公开了一种基于仲裁器PUF的可靠性增强结构及增强方法，包括仲裁器PUF电路，仲裁器PUF电路包括仲裁器模块和与其连接的第一延迟路径和第二延迟路径，第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，延迟单元包括两个完全相同且相互并联的第一三态反相器矩阵，仲裁器模块包括仲裁器和稳定电路模块，稳定电路模块分别与仲裁器、第一延迟路径和第二延迟路径连接；其有益效果是：通过创新APUF的整体结构，在不增加延时路径级数的前提下，增加CRPs的数量，以提高APUF的唯一性；通过创新APUF中延迟单元中的微观结构，并引入一个稳定电路模块，提高APUF的可靠性。

Description

基于仲裁器PUF的可靠性增强结构及增强方法

技术领域

本发明涉及硬件信息安全技术领域，具体涉及一种基于仲裁器PUF的可靠性增强结构及增强方法。

背景技术

物理不可克隆函数(PUF)利用芯片在制造过程中不可避免的工艺偏差，实现把一组二进制输入比特流单向转换为一组二进制输出比特流的函数功能。PUF的输入比特流一般称作激励(Challenge，C)，输出比特流一般称作响应(Response，R)，一般的，一个激励唯一的对应一个响应，将这组激励-响应信号称作激励响应对(Challenge-Response Pairs，CRPs)。由于PUF芯片提取的工艺偏差具有很强的随机性，即使是制造商也很难精准复制该随机偏差，无法制造出两片完全相同的PUF实体，即“不可克隆性”。利用其不可克隆性，PUF可以用于身份识别与认证、密钥产生、知识产权保护等信息安全应用。除了不可克隆性，PUF还有两个非常重要的性能指标，即唯一性和可靠性。唯一性是描述一个PUF结构中不同PUF实体之间差异程度的指标，理想情况下，在给定环境下向一个PUF结构的不同PUF实体输入一组相同的激励，其输出响应应当是独立且不相关的，如果响应之间比较相似，则该PUF结构的唯一性较差。可靠性是描述一个PUF实体在不同工作条件下稳定程度的指标，理想情况下，对一个PUF实体输入同一个激励，输出响应应该是稳定不变的，但是在环境温度或工作电压发生波动时，输出响应可能会发生跳变，从而降低PUF的可靠性。

仲裁器PUF(Arbiter PUF，APUF)是一种典型的延时型PUF电路，具体结构如图6所示。APUF由两条完全对称的延时路径和仲裁器组成，仲裁器根据比较脉冲信号在两条延时路径中的传输延时输出响应。其中两条延时路径由n个开关单元级联而成，每个开关单元有两个输入端和两个输出端，并且根据激励位Ci决定它们是直接相连还是交叉相连，仲裁器可以由RS触发器或D触发器充当。可以发现，每级开关单元都需要1位激励，因此可以产生2ⁿ种延迟路径，由于制造过程中不可避免的工艺偏差，经过激励位配置的延时路径不可能完全对称，其延时也不可能完全相同，最后两条延时路径的延时信号经过仲裁器判决后可以产生2ⁿ个CRPs。

然而，传统的APUF电路在实际应用中存在两个问题：

唯一性问题。传统APUF由于其结构设定，若想增加CRPs数量以提高APUF的唯一性，就必须要增加延时路径的级数，即增加开关单元的数目，但是这样必然会大大增加APUF电路的硬件开销，并增大电路工作的能耗。

可靠性问题。APUF作为一种硬件安全原语，其响应的可再现性会受到工作条件(主要是环境温度和工作电压)的影响，现行提高可靠性的方法要么需要较大的硬件开销，要么需要复杂的纠错算法，这非常不利于APUF电路的轻量化和集成化。

发明内容

本发明的发明目的在于：提供了一种基于仲裁器PUF的可靠性增强结构及增强方法，可以在不需要增加延时路径级数的前提下，增加CRPs的数量，以提高APUF的唯一性；并且通过创新APUF中延迟单元中的微观结构，提高APUF的可靠性。

第一方面：一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径和第二延迟路径，所述第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，其中，N为大于一的自然数，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接。

作为本申请一种可选的实施方式，所述第一三态反相器矩阵由m行n列三态反相器构成，每一行的三态反相器前后级联，每一列的三态反相器上下并联，其中，m和n均为大于一的自然数。

作为本申请一种可选的实施方式，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接具体包括：

所述稳定电路模块包括两个完全相同的第二三态反相器矩阵和一个控制逻辑模块，所述两个第二三态反相器矩阵相互并联，并将其中一个第二三态反相器矩阵定义为第一附加延迟单元，将另一个第二三态反相器矩阵定义为第二附加延迟单元，其中一个第二三态反相器矩阵的输入端与所述第一延迟路径的输出端连接，另一个第二三态反相器矩阵的输入端与所述第二延迟路径的输出端连接，所述第一附加延迟单元和所述第二附加延迟单元的输出端均与所述仲裁器的输入端连接，所述仲裁器的输出端与所述控制逻辑模块连接，所述控制逻辑模块的输出信号还作为一控制信号馈入所述第一附加延迟单元和所述第二附加延迟单元。

作为本申请一种可选的实施方式，所述第一三态反相器矩阵中的所有三态反相器均采用电流饥饿型结构，所述第一附加延迟单元和所述第二附加延迟单元中的某一行为普通行，所述普通行由一行电流饥饿型反相器级联形成，剩下的所有行均是补偿行，所述补偿行由三态反相器级联形成。

第二方面：一种基于仲裁器PUF的可靠性增强结构的增强方法，应用于第一方面所述的一种基于仲裁器PUF的可靠性增强结构，所述增强方法包括如下步骤：

S1，外部电路为每一对延迟单元输入对应的配置信号，利用各延迟单元的配置信号，确保所述第一三态反相器矩阵中每列至少有一个配置位为一，使得输入的脉冲信号可以最终输出所述第一三态反相器矩阵；

S2，外部电路输入激励信号C，所述激励信号C共有N个激励位，所述脉冲信号经过所述第一延迟路径和所述第二延迟路径后，分别输入到所述第一附加延迟单元和所述第二附加延迟单元，并通过所述控制逻辑模块输出的控制信号选通所述第一附加延迟单元和所述第二附加延迟单元中的补偿行，在输出响应尚未产生时，则控制逻辑模块输出的控制信号无效，使得所述第一附加延迟单元和所述第二附加延迟单元的所有补偿行的三态反相器都不选通，所述脉冲信号分别经过所述第一附加延迟单元和所述第二附加延迟单元中的普通行的反相器输出至仲裁器；

S3，外部电路输入激励信号C0，所述仲裁器对所述第一附加延迟单元和所述第二附加延迟单元中的所述脉冲信号的先后顺序进行判决，在所述第一附加延迟单元中的所述脉冲信号先到达所述仲裁器的输入端，所述第二附加延迟单元中脉冲信号后达到所述仲裁器的输入端时，定义所述仲裁器的输出逻辑为一，否则所述仲裁器的输出逻辑为零，同时，定义此时所述仲裁器的输出响应位为R01；

S4，在外部电路输入激励信号C0，且所述仲裁器的输出逻辑为一时，则该输出响应馈入至控制逻辑模块，所述控制逻辑输出的控制信号选通第二附加延迟单元中所有补偿行的三态反相器，第一附加延迟单元中所有补偿行的三态反相器仍然不选通；并读取所述仲裁器新的输出响应位R02，之后所述控制逻辑模块输出的控制信号变为无效；

若所述仲裁器的输出逻辑为零，则该输出响应经过馈入至所述控制逻辑模块，所述控制逻辑输出的控制信号选通第一附加延迟单元中所有补偿行的三态反相器，第二附加延迟单元中所有补偿行的三态反相器仍然不选通，此时读取所述仲裁器新的输出响应位R02，之后所述控制逻辑模块输出的控制信号变为无效；

S5，对比激励信号C0下的两个响应R01和R02是否发生了跳转，若R01和R02不同，则该激励响应对是不稳定的，则进行丢弃；若R01和R02相同，则该激励响应对是稳定的，则可以使用；

S6，重复上述S3-S5的步骤，即输入新的激励信号(C1,C1,……,Cn)，收集所述激励信号对应的输出响应对(R11，R12)，(R21，R22)，……，(Rn1，Rn2)，丢弃其中不稳定的激励响应对，保留其中稳定的激励响应对。

采用上述技术方案，具有以下优点：本发明提出的一种基于仲裁器PUF的可靠性增强结构及增强方法，通过创新APUF的整体结构，引入三态反相器矩阵结构，把传统延迟路径的层次结构从一层变成了两层，所述第一层是三态反相器矩阵，所述三态反相器矩阵把内部的三态反相器灵活地串联和并联，可以充分利用所述三态反相器矩阵内部的每一个三态反相器作为熵源，所述第二层是把第一层的三态反相器矩阵封装起来，作为延迟路径的中单级延迟单元，这样设计极大的提高了APUF的硬件成本效率，在不需要增加延时路径级数的前提下，增加了CRPs的数量，提高APUF的唯一性；

通过创新APUF中延迟单元中的微观结构，并创新了仲裁器模块，即在所述仲裁器模块中引入一个稳定电路模块，可以在不需要较大硬件开销和复杂纠错算法的前提下，提高APUF的可靠性。

附图说明

图1是本发明实施例所提供的一种基于仲裁器PUF的可靠性增强结构的结构示意图；

图2为图1中延迟单元的结构示意图；

图3为图1中附加延迟单元的结构示意图；

图4为输出响应位Rk1＝0时的电路示意图；

图5为输出响应位Rk1＝1时的电路示意图；

图6为传统APUF电路的结构示意图；

图7为图2和图3中三态反相器的电路图。

附图标记说明：

仲裁器1、第一延迟单元2、第二延迟单元3、第一延迟路径4、第二延迟路径5、开关单元6、控制逻辑模块7、第一附加延迟单元8、第二附加延迟单元9、第一延迟单元2或第二延迟单元3中的三态反相器10、第一附加延迟单元8和第二附加延迟单元9中普通行中的普通反相器11、第一附加延迟单元8和第二附加延迟单元9中补偿行中的三态反相器12。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路，软件或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。

下面结合附图，对本发明作详细的说明。

参考图1所示，一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径4和第二延迟路径5，所述第一延迟路径4和第二延迟路径5由N对延迟单元和N个开关单元6逐级交互级联形成，其中，N为大于一的自然数，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径4和第二延迟路径5连接。

具体地，在本实施例中延迟单元由两个完全相同的第一三态反相器矩阵并联形成，并用附图标记第一延迟单元2、第二延迟单元3表示；如图2所示，所述第一三态反相器矩阵由m行n列三态反相器10构成，每一行的三态反相器10前后级联，每一列的三态反相器10上下并联，其中，m和n均为大于一的自然数；这样的结构，使得三态反相器10的组合数为

从而大大增加了APUF结构可以产生的激励-响应对。

从所述第一三态反相器矩阵中任意选择一个三态反相器10，假设是第j行第k列的三态反相器10，第j行所有的三态反相器10前后相互级联，即三态反相器10的输出端连接下一级三态反相器10的输入端，依次类推；同样，第k列所有的三态反相器10上下相互并联，即所述三态反相器10的输入端与所述列其它三态反相器10的输入端相连，所述三态反相器10的输出端与所述列其它三态反相器10的输出端相连。此外，第一三态反相器矩阵中的所有三态反相器10都采用电流饥饿型结构，具体如图7所示。假设第一三态反相器矩阵中第j行第k列的三态反相器10被选通，使能信号不是标准的使能有效高/低电平，而是某个确定的偏置电压Vctrl，这样可以使得APUF电路获得更高的可靠性。假设第一三态反相器矩阵中第j行第k列的三态反相器10没有被选通，则使能信号是标准的使能无效高/低电平。关于偏置电压Vctrl存在的合理性，经过分析可知，随着偏置电压Vctrl的变化，APUF关于环境温度波动的可靠性和关于工作电压波动的可靠性是会变化的，而且两者的变化趋势是不同的，对APUF的温度可靠性和电压可靠性进行折中，可以确定APUF电路的偏置电压Vctrl，进而提高PUF电路的可靠性。

进一步地，所述仲裁器模块包括仲裁器1和稳定电路模块，所述稳定电路模块包括两个完全相同的第二三态反相器矩阵和一个控制逻辑模块7，所述两个第二三态反相器矩阵相互并联，并将其中一个第二三态反相器矩阵定义为第一附加延迟单元8，将另一个第二三态反相器矩阵定义为第二附加延迟单元9，如图3所示，第一附加延迟单元8和第二附加延迟单元9由y行z列三态反相器构成。第一附加延迟单元8和第二附加延迟单元9相互并联，第一附加延迟单元8和第二附加延迟单元9的输入端分别是第一延迟路径4和第二延迟路径5的输出端，第一附加延迟单元8和所述第二附加延迟单元9的输出端是仲裁器1的输入端。此外，仲裁器1的输出端引出一条反馈路径输入至控制逻辑模块7，所述控制逻辑模块7的输出信号作为控制信号馈入所述第一附加延迟单元8和所述第二附加延迟单元9。

通过上述方案，提高了APUF电路的唯一性。通过创新APUF的整体架构，把传统延迟路径的层次结构从一层变成了两层，所述第一层是三态反相器矩阵，所述三态反相器矩阵把内部的三态反相器灵活地串联和并联，可以充分利用所述三态反相器矩阵内部的每一个三态反相器作为熵源，所述第二层是把第一层的三态反相器矩阵封装起来，作为延迟路径的中单级延迟单元。这样设计极大的提高了APUF的硬件成本效率，在不需要增加延时路径级数的前提下，增加了CRPs的数量，提高APUF的唯一性。

提高了APUF电路的可靠性。通过创新APUF中延迟单元中的微观结构，即把延迟单元内部常规反相器用电流饥饿型反相器来代替，通过合理配置电流饥饿型反相器的偏置电压Vctrl，可以提高在环境温度和工作电压波动时的可靠性；其中改进的微观结构指的是在延迟路径采用电流饥饿型反相器作为熵源，引入电流饥饿型反相器可以使PUF电路的延时从开关单元转移到反相器上，进而通过设置电流饥饿型反相器的偏置电压，提高PUF电路的可靠性；

通过创新仲裁器模块，即引入稳定电路模块，可以在不使用复杂的纠错算法和增加大量硬件开销的前提下，筛选出激励-响应对中的不稳定激励-响应对，从而提高了APUF电路的可靠性。

基于上述同样的发明思路，本发明实施例还提供了一种基于仲裁器PUF的可靠性增强结构的增强方法，应用于所述的一种基于仲裁器PUF的可靠性增强结构，所述增强方法包括如下步骤：

S1，外部电路为每一对延迟单元输入对应的配置信号，利用各延迟单元的配置信号，确保所述第一三态反相器矩阵中每列至少有一个配置位为一，使得输入的脉冲信号可以最终输出所述第一三态反相器矩阵。

具体地，外部电路输入配置信号D，由于所述延迟单元有N对，则所述配置信号D共有N个，分别定义为D1,D2,……,DN。例如，第一延迟路径4和第二延迟路径5中的第k对延迟单元，其对应的配置信号为Dk，则Dk需要输入第k对延迟单元的上、下两个延迟单元；同时保证延迟单元2和3中每列至少有一个配置位等于1，以确保所述脉冲信号可以最终从延迟单元2和3输出，即从所述第一三态反相器矩阵输出。

在所述第一三态反相器矩阵中，某列中某些三态反相器的选通与否，可以影响对电容负载的充放电电流，从而影响所述脉冲信号在所述三态反相器矩阵中的传播延时；例如，延迟单元2和3中第j列的三态反相器10，在保证第j列中有一个三态反相器10被选通的前提下，再选通几个三态反相器10，则第j列三态反相器对第j+1列三态反相器10的充放电电流会增加，从而影响所述脉冲信号在延迟单元2和3中的传播延时。如图2所示，延迟单元2或3由m行n列三态反相器10形成，其中三态反相器10的组合数为

从而大大增加了APUF结构可以产生的激励-响应对。

S2，外部电路输入激励信号C，所述激励信号C共有N个激励位，所述脉冲信号经过所述第一延迟路径4和所述第二延迟路径5后，分别输入到所述第一附加延迟单元8和所述第二附加延迟单元9，并通过所述控制逻辑模块7输出的控制信号选通所述第一附加延迟单元8和所述第二附加延迟单元9中的补偿行，在输出响应尚未产生时，则控制逻辑模块7输出的控制信号无效，使得所述第一附加延迟单元8和所述第二附加延迟单元9的所有补偿行的三态反相器都不选通，所述脉冲信号分别经过所述第一附加延迟单元8和所述第二附加延迟单元9中的普通行的反相器输出至仲裁器1。

具体地，所述第一附加延迟单元8和所述第二附加延迟单元9是完全相同的并行连接的结构，为了保证所述脉冲信号可以通过第一附加延迟单元8和所述第二附加延迟单元9，第一附加延迟单元8和第二附加延迟单元9中普通行的电流饥饿型反相器始终导通。如图3所示，第一附加延迟单元8或第二附加延迟单元9的第1行是普通行，则第1行由电流饥饿型反相器11级联形成，第一附加延迟单元8和第二附加延迟单元9中第1行以外的所有行都是补偿行。不同于延迟单元内部的三态反相器10由配置信号D选通，第一附加延迟单元8和第二附加延迟单元9补偿行的三态反相器12由控制逻辑模块7输出的控制信号选通。当所述脉冲信号经过第一延迟路径4和第二延迟路径5分别输入到第一附加延迟单元8和第二附加延迟单元9时，由于此时输出响应尚未产生，则控制逻辑模块7输出的控制信号无效，即第一附加延迟单元8和第二附加延迟单元9所有补偿行的三态反相器12都不选通，所述脉冲信号分别经过第一附加延迟单元8和第二附加延迟单元9中的普通行的反相器11输出至仲裁器1。

S3，外部电路输入激励信号C0，所述仲裁器对所述第一附加延迟单元和所述第二附加延迟单元中的所述脉冲信号的先后顺序进行判决，在所述第一附加延迟单元中的所述脉冲信号先到达所述仲裁器的输入端，所述第二附加延迟单元中脉冲信号后达到所述仲裁器的输入端时，定义所述仲裁器的输出逻辑为一，否则所述仲裁器的输出逻辑为零，同时，定义此时所述仲裁器的输出响应位为R01；

S4，在外部电路输入激励信号C0，且所述仲裁器的输出逻辑为一时，则该输出响应馈入至控制逻辑模块，所述控制逻辑输出的控制信号选通第二附加延迟单元中所有补偿行的三态反相器，第一附加延迟单元中所有补偿行的三态反相器仍然不选通；并读取所述仲裁器新的输出响应位R02，之后所述控制逻辑模块输出的控制信号变为无效；

若所述仲裁器的输出逻辑为零，则该输出响应经过馈入至所述控制逻辑模块，所述控制逻辑输出的控制信号选通第一附加延迟单元中所有补偿行的三态反相器，第二附加延迟单元中所有补偿行的三态反相器仍然不选通，此时读取所述仲裁器新的输出响应位R02，之后所述控制逻辑模块输出的控制信号变为无效。

具体地，如图5所示，若仲裁器输出逻辑“1”，则该输出响应经过反馈路径输入控制逻辑模块7，控制逻辑模块7输出的控制信号选通第二附加延迟单元9中所有补偿行的三态反相器12，第一附加延迟单元8中所有补偿行的三态反相器12仍然不选通，从图5中第二附加延迟单元9可见，此时第二附加延迟单元9中所有的电流饥饿型反相器都导通。此时读取仲裁器1新的输出响应位R02，之后控制逻辑模块7输出的控制信号变成无效，即第一附加延迟单元8和第二附加延迟单元9的所有补偿行的三态反相器12都不选通。如图4所示，若仲裁器输出逻辑“0”，则该输出响应经过反馈路径输入控制逻辑模块7，控制逻辑输出的控制信号选通第一附加延迟单元8中所有补偿行的三态反相器12，第二附加延迟单元9中所有补偿行的三态反相器12仍然不选通，从图4中第一附加延迟单元8可见，此时第一附加延迟单元8中所有的电流饥饿型反相器都导通。此时读取仲裁器新的输出响应位R02，之后控制逻辑模块7输出的控制信号变为无效，即第一附加延迟单元8和第二附加延迟单元9的所有补偿行的三态反相器12都不选通。

S5，对比激励信号C0下的两个响应R01和R02是否发生了跳转，若R01和R02不同，则该激励响应对是不稳定的，则进行丢弃；若R01和R02相同，则该激励响应对是稳定的，则可以使用。

具体地，从上述筛选不稳定激励-响应对的方法可知，所述稳定电路模块实际是在不同的激励信号和配置信号下，把在第一延迟路径4和第二延迟路径5中的传播的脉冲信号中延时非常接近的激励-响应对筛选出来，判定为不稳定激励-响应对。实际上，对于仲裁器型PUF电路，在给定激励条件下，若两条延时路径中脉冲信号的延时非常接近，则其输出响应很容易受工作条件(如环境温度和工作电压)的影响而翻转。实际上，本发明中APUF的稳定电路模块，在给定激励条件下，可以减少脉冲信号在两条延迟路径中延时较长路径上的传播延时，且该延时减少量是一个固定值。所述固定的延时减少量由第一附加延迟单元8和第二附加延迟单元9中补偿行的三态反相器12的规模来决定，第一附加延迟单元8和第二附加延迟单元9中补偿行的行数越多，则所述固定的延时减少量越大，此时丢弃的激励-响应对也会增多，因此，需要在APUF电路的可靠性和丢弃激励-响应对的数量中做出折中，根据实际情况确定所述固定延时减少量，合理设置第一附加延迟单元8和第二附加延迟单元9中补偿行的三态反相器12的规模。

S6，重复上述S3-S5的步骤，即输入新的激励信号(C1,C1,……,Cn)，收集所述激励信号对应的输出响应对(R11，R12)，(R21，R22)，……，(Rn1，Rn2)，丢弃其中不稳定的激励响应对，保留其中稳定的激励响应对。

需要说明的是，其方法步骤中，具体实施方式以及有益效果，参见前述的文字记载，在此不再赘述；同时，本发明实施例中的脉冲信号、配置信号和激励信号各不相关，且都由外部电路产生；脉冲信号是附图1中同时输入延迟单元的信号，一般是方波信号；配置信号是附图1中对延迟单元进行配置的信号，用D表示；激励信号是附图1中输入开关单元6的信号，用C表示；该仲裁器PUF只要上电工作，就需要输入脉冲信号，该脉冲信号在仲裁器PUF的工作过程中始终保持不变，本领域技术人员应当了解，在此不再赘述。

通过上述方法，具有以下优点：

1，提高了APUF电路的唯一性。通过创新APUF的整体架构，把传统延迟路径的层次结构从一层变成了两层，所述第一层是三态反相器矩阵，所述三态反相器矩阵把内部的三态反相器灵活地串联和并联，可以充分利用所述三态反相器矩阵内部的每一个三态反相器作为熵源，所述第二层是把第一层的三态反相器矩阵封装起来，作为延迟路径的中单级延迟单元。这样设计极大的提高了APUF的硬件成本效率，在不需要增加延时路径级数的前提下，增加了CRPs的数量，提高APUF的唯一性。

2，提高了APUF电路的可靠性。通过创新APUF中延迟单元中的微观结构，即把延迟单元内部常规反相器用电流饥饿型反相器来代替，通过合理配置电流饥饿型反相器的偏置电压Vctrl，可以提高在环境温度和工作电压波动时的可靠性；通过创新仲裁器模块，即引入稳定电路模块，可以在不使用复杂的纠错算法和增加大量硬件开销的前提下，筛选出激励-响应空间中的不稳定激励-响应对，从而提高了APUF电路的可靠性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (5)

1.一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径和第二延迟路径，所述第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，其中，N为大于一的自然数，其特征在于，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接。

2.根据权利要求1所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述第一三态反相器矩阵由m行n列三态反相器构成，每一行的三态反相器前后级联，每一列的三态反相器上下并联，其中，m和n均为大于一的自然数。

3.根据权利要求2所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接具体包括：

所述稳定电路模块包括两个完全相同的第二三态反相器矩阵和一个控制逻辑模块，所述两个第二三态反相器矩阵相互并联，并将其中一个第二三态反相器矩阵定义为第一附加延迟单元，将另一个第二三态反相器矩阵定义为第二附加延迟单元，其中一个第二三态反相器矩阵的输入端与所述第一延迟路径的输出端连接，另一个第二三态反相器矩阵的输入端与所述第二延迟路径的输出端连接，所述第一附加延迟单元和所述第二附加延迟单元的输出端均与所述仲裁器的输入端连接，所述仲裁器的输出端与所述控制逻辑模块连接，所述控制逻辑模块的输出信号还作为一控制信号馈入所述第一附加延迟单元和所述第二附加延迟单元。

4.根据权利要求3所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述第一三态反相器矩阵中的所有三态反相器均采用电流饥饿型结构，所述第一附加延迟单元和所述第二附加延迟单元中的某一行为普通行，所述普通行由一行电流饥饿型反相器级联形成，剩下的所有行均是补偿行，所述补偿行由三态反相器级联形成。

5.一种基于仲裁器PUF的可靠性增强结构的增强方法，其特征在于，应用于权利要求4所述的一种基于仲裁器PUF的可靠性增强结构，所述增强方法包括如下步骤：

S1，外部电路为每一对延迟单元输入对应的配置信号，利用各延迟单元的配置信号，确保所述第一三态反相器矩阵中每列至少有一个配置位为一，使得输入的脉冲信号可以最终输出所述第一三态反相器矩阵；

S2，外部电路输入激励信号C，所述激励信号C共有N个激励位，所述脉冲信号经过所述第一延迟路径和所述第二延迟路径后，分别输入到所述第一附加延迟单元和所述第二附加延迟单元，并通过所述控制逻辑模块输出的控制信号选通所述第一附加延迟单元和所述第二附加延迟单元中的补偿行，在输出响应尚未产生时，则控制逻辑模块输出的控制信号无效，使得所述第一附加延迟单元和所述第二附加延迟单元的所有补偿行的三态反相器都不选通，所述脉冲信号分别经过所述第一附加延迟单元和所述第二附加延迟单元中的普通行的反相器输出至仲裁器；

S3，外部电路输入激励信号C0，所述仲裁器对所述第一附加延迟单元和所述第二附加延迟单元中的所述脉冲信号的先后顺序进行判决，在所述第一附加延迟单元中的所述脉冲信号先到达所述仲裁器的输入端，所述第二附加延迟单元中脉冲信号后达到所述仲裁器的输入端时，定义所述仲裁器的输出逻辑为一，否则所述仲裁器的输出逻辑为零，同时，定义此时所述仲裁器的输出响应位为R01；

S4，在外部电路输入激励信号C0，且所述仲裁器的输出逻辑为一时，则该输出响应馈入至控制逻辑模块，所述控制逻辑输出的控制信号选通第二附加延迟单元中所有补偿行的三态反相器，第一附加延迟单元中所有补偿行的三态反相器仍然不选通；并读取所述仲裁器新的输出响应位R02，之后所述控制逻辑模块输出的控制信号变为无效；

若所述仲裁器的输出逻辑为零，则该输出响应经过馈入至所述控制逻辑模块，所述控制逻辑输出的控制信号选通第一附加延迟单元中所有补偿行的三态反相器，第二附加延迟单元中所有补偿行的三态反相器仍然不选通，此时读取所述仲裁器新的输出响应位R02，之后所述控制逻辑模块输出的控制信号变为无效；

S5，对比激励信号C0下的两个响应R01和R02是否发生了跳转，若R01和R02不同，则该激励响应对是不稳定的，则进行丢弃；若R01和R02相同，则该激励响应对是稳定的，则可以使用；

S6，重复上述S3-S5的步骤，即输入新的激励信号(C1,C1,……,Cn)，收集所述激励信号对应的输出响应对(R11，R12)，(R21，R22)，……，(Rn1，Rn2)，丢弃其中不稳定的激励响应对，保留其中稳定的激励响应对。

Images