CN108683505A - 一种高安全性apuf电路结构 - Google Patents

一种高安全性apuf电路结构 Download PDF

Info

Publication number
CN108683505A
CN108683505A CN201810376715.5A CN201810376715A CN108683505A CN 108683505 A CN108683505 A CN 108683505A CN 201810376715 A CN201810376715 A CN 201810376715A CN 108683505 A CN108683505 A CN 108683505A
Authority
CN
China
Prior art keywords
apuf
multiplexer
unit
inverter
inverters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810376715.5A
Other languages
English (en)
Other versions
CN108683505B (zh
Inventor
李冰
淡富奎
陈帅
沈克强
张�林
董乾
刘勇
王刚
赵霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810376715.5A priority Critical patent/CN108683505B/zh
Publication of CN108683505A publication Critical patent/CN108683505A/zh
Application granted granted Critical
Publication of CN108683505B publication Critical patent/CN108683505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种高安全性APUF电路结构，包括n+1/2个单元和两个仲裁器，其中每个单元包括四个反相器和四个4选1多路选择器；该电路结构包含四条信号路径，每条信号路径由每个单元的一个反相器和一个多路选择器间隔排列构成，输入激励中每两位激励组成多路选择器的地址输入端信号，且其四个数据输入端连接至四个反相器形成交叉连接，多路选择器的输出端连接到下一个单元的反相器，以及将最后一个单元中第一和第四个多路选择器的数据输出端连接至同一个仲裁器，剩余两个多路选择器的数据输出端连接至另一个仲裁器，并根据两个仲裁器的输出进行异或得到响应。本发明每一个激励对应一个结构，没有固定的模型，具有较强的抗模型攻击能力和较高的唯一性。

Description

一种高安全性APUF电路结构
技术领域
本发明涉及一种高安全性APUF电路结构，属于APUF电路的技术领域。
背景技术
近年来，随着物联网以及射频识别技术的迅速发展，嵌入式系统已经广泛应用于人们生活中的各种场合，从医疗器械、汽车制造到航空电子以及工业互联网，这些嵌入式设备的安全性，隐私性已经成为人们极为关注问题。然而这些系统不具有抵抗硬件攻击的能力，很容易被提取身份认证信息，从而被复制替代。传统的方式是利用一些加密协议来保护嵌入式系统的安全性，这种安全性主要是基于EEPROM，Flash等非易失性寄存器(Non-volatile Memory,NVM)进行安全认证与密钥存储。然而，基于NVM的存储机制需要在集成电路制造过程中加入浮栅晶体管工艺，增加制造成本。同时，NVM存储机制易受侵入式攻击等多种物理攻击的威胁。这将会导致大量的信息泄露，信息安全受到威胁。同时大多数情况下传统电子器件都存在计算能力差，资源受限的问题，所以，在这种背景下，物理不可克隆函数(Physical Unclonable Function，PUF)的概念被提出来用于抵抗硬件攻击。
PUF是基于硬件部件生产工艺中的细微偏差而设计。这些制造差异很容易被提取出来，但是很难去复制。PUF可以看成是一个物理函数。当给定一个已知激励，这个函数将会产生一个对应唯一的响应。这个响应同时取决于PUF所在物理单元的纳米级结构。这些物理制造差异是唯一的，可以被提取出来用作身份认证，同时也可以用作加密协议中的密钥生成等领域。PUF一般被分为“强PUF”(Strong PUF)与“弱PUF”(Weak PUF)两类：强PUF具有指数级的激励响应对(Challenge Response Pairs，CRPs)，主要用于安全认证；弱PUF的响应输出数量与电路规模呈正比，主要用于密钥、ID等关键信息存储。本发明所设计的一种高安全性APUF电路结构是一种“强PUF”，具有较大的激励响应空间。
目前，随着机器学习技术的不断发展，针对于PUF的攻击技术也越来越成熟。目前已有基于机器学习算法的模型攻击技术、侧信道攻击技术以及错误注入攻击技术等。机器学些攻击技术主要是用于攻击“强PUF”，可以成功攻击大多数被提出的强PUF结构，准确率非常高。标准的APUF电路结构攻击成功率可以达到99.99％。针对于机器学习算法，研究者提出了不同抗攻击方法，例如XOR APUF，FF-APUF(Feed-forward Arbiter PUF)、RPUF(Physical Unclonable Function with Randomized challenge)以及composite PUF等结构。然而这些结构中的一些已经被新的攻击方法成功预测。其他抗攻击效果较好的些结构资源消耗增大，无法满足一些资源受限情况下PUF的可靠实现。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足，提供一种高安全性APUF电路结构，解决现有的结构抗模型攻击能力差、结构资源消耗增大，无法满足一些资源受限情况下PUF的可靠实现问题。本发明提出一种高安全性APUF电路结构，该电路结构具有四条信号路径，同时在选择器之间加入反向器。这种电路结构具有较高的抗模型攻击能力，资源消耗少，同时相比于标准APUF结构，该结构具有较高的唯一性。
本发明具体采用以下技术方案解决上述技术问题：
一种高安全性APUF电路结构，包括n+1/2个单元和两个仲裁器，其中每个单元包括四个反相器和四个4选1多路选择器，且n为1以上的奇数；该电路结构包含四条信号路径，其中每条信号路径由每个单元内的一个反相器和一个多路选择器间隔排列构成，根据输入激励中每两位组成多路选择器的地址输入端信号，且每个多路选择器的四个数据输入端分别连接至四个反相器形成交叉连接方式，所述每个多路选择器的输出端连接到下一个单元的反相器，以及将最后一个单元中第一个和第四个多路选择器的数据输出端连接至同一个仲裁器，该单元中剩余两个多路选择器的数据输出端连接至另一个仲裁器，并根据两个仲裁器的输出进行异或得到响应。
进一步地，作为本发明的一种优选技术方案：所述仲裁器采用SR锁存器。
进一步地，作为本发明的一种优选技术方案：所述SR锁存器由两个与非门交叉耦合构成。
本发明采用上述技术方案，能产生如下技术效果：
本发明中所提出的一种高安全性APUF电路结构，通过激励来决定构成类似APUF的反相器和4选1多路选择器，每一个激励对应一个结构，没有固定的模型，可以抵抗基于机器学习算法的模型攻击技术。这种模型攻击技术，利用固定的数学模型拟合APUF的输入输出行为。这种高安全性APUF电路结构的模型会随着激励变化而变化，可以有效地抵抗这种攻击，具有较强的抗攻击能力。
同时本发明所设计的结构中加入了反相器，相比于标准的APUF可以更好地体现芯片之间的差异性，这种高安全性APUF模型具有较高的唯一性。
因此，本发明所设计的高安全性APUF电路结构相比标准APUF电路结构，其构成两个类APUF的器件不同。不同的激励将构成不同的两个类似APUF结构。标准的APUF电路结构固定，具有固定的数学模型。基于机器学习算法的模型攻击技术正是利用这种固定模型成功预测APUF的响应。本发明所提出的结构不具有固定的结构，所以其具有较高的抗模型攻击能力。
附图说明
图1为传统的标准APUF电路结构图。
图2为本发明的一种高安全性APUF电路结构图。
图3为本发明中激励为010…001时信号传输路径图。
图4为本发明中激励为100…010时信号传输路径图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
传统的标准APUF结构如图1所示，其结构简单，由两行2选1多路选择器构成，由激励选择信号直接通过还是交叉通过，具有固定的结构，这种标准的APUF电路可以用一个固定的数学模型描述其输入输出行为，很容易受到基于模型攻击的机器学习算法攻击。本发明所设计的高安全性APUF电路结构，不具有固定模型。
如图2所示，本发明设计的发一种高安全性APUF电路结构，该结构包括n+1/2个单元和两个仲裁器，其中每个单元包括四个反相器和四个4选1多路选择器，且n为1以上的奇数，所述反相器采用1-bit查找表(LUT1)实现，4选1多路选择器采用6-bit查找表(LUT6)实现；该电路结构包含四条信号路径，其中每条信号路径由每个单元内的一个反相器和一个多路选择器间隔排列构成，根据n+1输入激励中每两位组成一个多路选择器的地址输入端信号，且每个多路选择器的四个数据输入端分别连接至四个反相器形成交叉连接方式。该电路结构包含四条信号路径，其中每条信号路径由每个单元内的反相器和多路选择器间隔排列构成，并根据输入激励中每两位组成多路选择器的地址输入端信号，且每个多路选择器的四个数据输入端分别连接至四个反相器。
所述多路选择器的四个数据输入端连接不同反相器形成交叉连接方式，选择不同的数据输入信号，具体连接如下：
mux0的数据输入端信号D0、D1、D2、D3分别连接反相器inv0、inv1、inv2、inv3。
mux1的数据输入端信号D0、D1、D2、D3分别连接反相器inv1、inv0、inv3、inv2。
mux2的数据输入端信号D0、D1、D2、D3分别连接反相器inv2、inv3、inv0、inv1。
mux3的数据输入端信号D0、D1、D2、D3分别连接反相器inv3、inv2、inv1、inv0。
并且，将所述每个多路选择器的输出端连接到下一个单元对应位置的反相器，以及将最后一个单元中的第一个多路选择器mux0和第四个多路选择器mux3的数据输出端连接至同一个仲裁器，该最后一个单元中剩余两个多路选择器mux1和mux2的数据输出端连接至另一个仲裁器。并根据两个仲裁器的输出进行异或得到最终响应。本实施例中在第一个仲裁器对多路选择器mux0和多路选择器mux3的输出进行仲裁，在第二个仲裁器选择器mux1和mux2的输出进行仲裁，并且仲裁器可采用由两个与非门交叉耦合构成的SR锁存器。
本发明的电路工作原理如下：上升沿信号经过每一条信号路径中的反相器传输到4选1多路选择器，根据输入的激励，每个多路选择器选择不同的数据输入信号，使得四路信号相互交叉传输，最终信号输入到由两个与非门交叉耦合构成的SR锁存器进行仲裁判断先后顺序，最后根据两个仲裁器的结果进行异或输出响应。
由于输入不同的激励，选择器的地址输入端信号不同，选择器会选择的输入信号不同。这将导致每个激励对应一种信号交叉方式，构成两个类似APUF的反相器和选择器不同。由于元器件的制造工艺差异，所以每个激励将对应一种数学模型。对于整个电路结构来说，没有固定的数学模型，具有抵抗模型攻击的能力。
本发明给出输入激励不同时，造成信号的传输路径也不同的实施例，具体如下：
当输入激励c0c1c2...cn-2cn-1cn＝010...001时，信号传输路径如图3所示，结构图中构成类似两个类似于图1标准APUF的电路结构。其中一个类似APUF电路结构的两条信号路径由实线表示，在第1个单元中，反相器inv0连接到多路选择器mux1，反相器inv3连接到多路选择器mux2，第2个单元到第n-1/2个单元信号直接通过，在第n+1/2个单元中反相器inv1连接到多路选择器mux0，反相器inv2连接到多路选择器mux3。这个结构可以表示成：
第二个类似APUF的结构由虚线表示。在第1个单元中，反相器inv1连接到多路选择器mux0，反相器inv2连接到多路选择器mux3。第2个单元到第n-1/2个单元信号直接通过。在第n+1/2个单元中反相器inv0连接到多路选择器mux1，反相器inv3连接到选择器mux2。可以表示成：
最后，将最后一个n-1/2单元中的两个多路选择器mux0和mux3的数据输出端连接至一个仲裁器，该最后一个n-1/2单元单元中剩余两个多路选择器mux1和mux2的数据输出端连接至另一个仲裁器。
当输入激励c0c1c2...cn-2cn-1cn＝100...010，信号传输路径如图4所示，结构图中构成两个类似图1中的标准APUF结构，第一个类似APUF电路结构的两条信号路径由实线表示，在第1个单元中，反相器inv0连接到多路选择器mux2，反相器inv3连接到多路选择器mux1，第2个单元到第n-1/2个单元信号直接通过，在第n+1/2个单元中反相器inv2连接到选择器mux0，反相器inv1连接到多路选择器mux3。这个结构可以表示成：
第二个类似APUF的结构由虚线表示。在第1个单元中，反相器inv1连接到多路选择器mux3，反相器inv2连接到多路选择器mux0。第2个单元到第n-1/2个单元信号直接通过。在第n+1/2个单元中反相器inv3连接到选择器mux1，反相器inv0连接到选择器mux2。可以表示成：
最后，将最后一个n-1/2单元中的两个多路选择器mux0和mux3的数据输出端连接至一个仲裁器，该最后一个n-1/2单元单元中剩余两个多路选择器mux1和mux2的数据输出端连接至另一个仲裁器。
其中，表示第k+1个单元中第x+1个反相器，表示第k+1个单元中第x+1个4选1多路选择器。
根据上述图3和图4可以看出，针对不同的激励，有同一个仲裁器判定的两条信号路径是不同的，造成信号延时的反相器和选择器也是不同的。电路基本单元不同将会导致数学模型不同。
因此，本发明所设计的高安全性APUF电路结构相比标准APUF电路结构，其构成两个类APUF的器件不同。不同的激励将构成不同的两个类似APUF结构。标准的APUF电路结构固定，具有固定的数学模型。基于机器学习算法的模型攻击技术正是利用这种固定模型成功预测APUF的响应。本发明所提出的结构不具有固定的结构，所以其具有较高的抗模型攻击能力。并且，电路中加入了反相器，相比于标准的APUF可以更好地体现芯片之间的差异性，这种高安全性APUF模型具有较高的唯一性。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (3)

1.一种高安全性APUF电路结构，其特征在于，包括n+1/2个单元和两个仲裁器，其中每个单元包括四个反相器和四个4选1多路选择器，且n为1以上的奇数；该电路结构包含四条信号路径，其中每条信号路径由每个单元内的一个反相器和一个多路选择器间隔排列构成，并根据输入激励中每两位组成多路选择器的地址输入端信号，且每个多路选择器的四个数据输入端分别连接至四个反相器形成交叉连接方式，所述每个多路选择器的输出端连接到下一个单元的反相器，以及将最后一个单元中第一和第四个多路选择器的数据输出端连接至同一个仲裁器，将最后一个单元中剩余两个多路选择器的数据输出端连接至另一个仲裁器，并根据两个仲裁器的输出进行异或得到响应。
2.根据权利要求1所述高安全性APUF电路结构，其特征在于：所述仲裁器采用SR锁存器。
3.根据权利要求2所述高安全性APUF电路结构，其特征在于：所述SR锁存器由两个与非门交叉耦合构成。
CN201810376715.5A 2018-04-25 2018-04-25 一种具备安全性的apuf电路 Active CN108683505B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810376715.5A CN108683505B (zh) 2018-04-25 2018-04-25 一种具备安全性的apuf电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810376715.5A CN108683505B (zh) 2018-04-25 2018-04-25 一种具备安全性的apuf电路

Publications (2)

Publication Number Publication Date
CN108683505A true CN108683505A (zh) 2018-10-19
CN108683505B CN108683505B (zh) 2021-01-05

Family

ID=63801682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810376715.5A Active CN108683505B (zh) 2018-04-25 2018-04-25 一种具备安全性的apuf电路

Country Status (1)

Country Link
CN (1) CN108683505B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110048858A (zh) * 2019-04-30 2019-07-23 东南大学 一种高性能apuf电路结构
CN111339576A (zh) * 2020-02-12 2020-06-26 鹏城实验室 三态物理不可克隆函数电路、控制方法及芯片
CN111490758A (zh) * 2020-04-15 2020-08-04 芯峰科技(广州)有限公司 基于仲裁器puf的可靠性增强结构及增强方法
CN114928454A (zh) * 2022-06-09 2022-08-19 湖南大学 Crp混淆电路及数据混淆方法
CN116192406A (zh) * 2023-02-27 2023-05-30 哈尔滨工业大学（深圳） Puf结构
CN117592129A (zh) * 2024-01-19 2024-02-23 湖北工业大学 基于前馈电路的高可靠抗建模双层apuf电路结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102611684A (zh) * 2011-12-15 2012-07-25 东南大学 一种基于前馈模式的物理不可克隆功能模块及其实现方法
CN102710252A (zh) * 2012-05-28 2012-10-03 宁波大学 一种高稳态多端口puf电路
US20150058928A1 (en) * 2013-08-23 2015-02-26 Qualcomm Incorporated Applying circuit delay-based physically unclonable functions (pufs) for masking operation of memory-based pufs to resist invasive and clone attacks
CN106817223A (zh) * 2017-01-11 2017-06-09 电子科技大学 一种基于SoPC的动态可配置密钥认证系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102611684A (zh) * 2011-12-15 2012-07-25 东南大学 一种基于前馈模式的物理不可克隆功能模块及其实现方法
CN102710252A (zh) * 2012-05-28 2012-10-03 宁波大学 一种高稳态多端口puf电路
US20150058928A1 (en) * 2013-08-23 2015-02-26 Qualcomm Incorporated Applying circuit delay-based physically unclonable functions (pufs) for masking operation of memory-based pufs to resist invasive and clone attacks
CN106817223A (zh) * 2017-01-11 2017-06-09 电子科技大学 一种基于SoPC的动态可配置密钥认证系统

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110048858A (zh) * 2019-04-30 2019-07-23 东南大学 一种高性能apuf电路结构
CN110048858B (zh) * 2019-04-30 2021-11-30 东南大学 一种apuf电路结构
CN111339576A (zh) * 2020-02-12 2020-06-26 鹏城实验室 三态物理不可克隆函数电路、控制方法及芯片
CN111339576B (zh) * 2020-02-12 2023-01-24 鹏城实验室 三态物理不可克隆函数电路、控制方法及芯片
CN111490758A (zh) * 2020-04-15 2020-08-04 芯峰科技(广州)有限公司 基于仲裁器puf的可靠性增强结构及增强方法
CN111490758B (zh) * 2020-04-15 2023-08-15 芯峰科技(广州)有限公司 基于仲裁器puf的可靠性增强结构及增强方法
CN114928454A (zh) * 2022-06-09 2022-08-19 湖南大学 Crp混淆电路及数据混淆方法
CN114928454B (zh) * 2022-06-09 2024-01-09 湖南大学 Crp混淆电路及数据混淆方法
CN116192406A (zh) * 2023-02-27 2023-05-30 哈尔滨工业大学（深圳） Puf结构
CN117592129A (zh) * 2024-01-19 2024-02-23 湖北工业大学 基于前馈电路的高可靠抗建模双层apuf电路结构
CN117592129B (zh) * 2024-01-19 2024-04-16 湖北工业大学 基于前馈电路的高可靠抗建模双层apuf电路结构

Also Published As

Publication number Publication date
CN108683505B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN108683505B (zh) 一种具备安全性的apuf电路
Sahoo et al. A multiplexer-based arbiter PUF composition with enhanced reliability and security
Lin et al. Low-power sub-threshold design of secure physical unclonable functions
Ozturk et al. Physical unclonable function with tristate buffers
CA2971212C (en) Reliability enhancement methods for physically unclonable function bitstring generation
Alaql et al. SCOPE: Synthesis-based constant propagation attack on logic locking
CN110048858B (zh) 一种apuf电路结构
TWI621963B (zh) 藉由變更時脈延遲以防止旁通道攻擊的系統及其方法
CN110929299B (zh) 针对仲裁器puf的可靠性自检电路与可靠性增强方法
CN111027102B (zh) 一种高安全性可配置ro-puf电路结构
Wang et al. Adversarial attack against modeling attack on PUFs
CN112272084B (zh) 抗攻击和自检特性的基于复合型puf的密钥生成系统及方法
Sisejkovic et al. Logic locking at the frontiers of machine learning: A survey on developments and opportunities
CN113919012A (zh) 基于序列密码的强puf抗机器学习攻击方法及电路
Zalivaka et al. FPGA implementation of modeling attack resistant arbiter PUF with enhanced reliability
Cui et al. On the difficulty of inserting trojans in reversible computing architectures
Zhou et al. Vulnerability and remedy of stripped function logic locking
Khalafalla et al. Going deep: Using deep learning techniques with simplified mathematical models against XOR BR and TBR PUFs (attacks and countermeasures)
Abdelraheem et al. Cryptanalysis of ARMADILLO2
Chakraborty et al. Evaluating the security of delay-locked circuits
Hou et al. A lightweight and secure-enhanced Strong PUF design on FPGA
Wu et al. CT PUF: Configurable tristate PUF against machine learning attacks
US20140292371A1 (en) Multi-threshold dual-spacer dual-rail delay-insensitive logic (mtd3l) circuit design
Rathor et al. A lightweight robust logic locking technique to thwart sensitization and cone-based attacks
Zhou et al. A new logic-locking scheme resilient to gate removal attack

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant