CN117592129A - 基于前馈电路的高可靠抗建模双层apuf电路结构 - Google Patents

Abstract

本发明涉及数字集成电路设计以及安全防伪技术领域，且公开了基于前馈电路的高可靠抗建模双层APUF电路结构，包括第一仲裁器、第二仲裁器和至少三个基本单元，且第一仲裁器、第二仲裁器设置在任意两个基本单元之间，所述的基本单元包括并联的四个多路选择器，所述的四个多路选择器分别与层间交叉结构连接。本发明通过层间交叉结构提高信号在电路中传输路径的多样性，为可靠性提升模块提供更多信号选择，提升电路可靠性和响应稳定性；第一仲裁器和第二仲裁器分别使不同基本单元的上部半分和下部半分信号实现层间交叉前馈交叉传输，构成抗建模结构，使APUF电路结构的非线性关系提高，抗建模能力提升。

Description

基于前馈电路的高可靠抗建模双层APUF电路结构

技术领域

本发明涉及数字集成电路设计以及安全防伪技术领域，具体为基于前馈电路的高可靠抗建模双层APUF电路结构。

背景技术

物联网设备的低功耗、广覆盖、低成本和多连接等的特点，往往成为物联网系统的薄弱环节，攻击者可以通过物理探测、侵入式与半侵入式、机器学习等攻击技术获取芯片内存储的关键数据甚至数字密钥，从而导致网络拥塞、服务器瘫痪等问题，甚至可能会造成更巨大的经济损失，因此，物联网安全问题已经成为制约其快速发展的关键问题之一；物理不可克隆函数主要利用芯片在制造过程中不可避免的随机性差异来生成唯一的“芯片指纹”，具有天然的防篡改和防克隆的能力，因此PUF可以为物联网提供低成本和高安全性的认证和密钥生成的方法，可以有效的解决物联网的安全问题。

根据激励响应对数量的不同，可将PUF分为强PUF和弱PUF，弱PUF只能生成少量的激励响应对CRPs（Challenge-Response Pairs），用于设备的密钥生成，强PUF能够生成海量的激励响应对，广泛应用于轻量级身份验证，最经典的强PUF是APUF，根据信号在两条对称路径上传播的延迟差产生输出响应，然而，每一条路径的延迟差是每一级延时的线性叠加，攻击者通过收集每一级的延时特性并与输入激励进行比对，可以在没有物理访问权限的情况下对APUF进行建模或克隆，进而预测响应，并且，由于APUF电路的特殊构造两条路径之间的延迟差较小，两条路径间较小的延时差易受温度、电压等环境因素影响可能导致极性翻转从而改变PUF的响应，可靠性较低。

很多提高PUF对抗机器学习攻击能力的架构被提出，主要是基于结构非线性化和激励响应混淆，但这些增强方法会带来额外的硬件开销，这可能使PUF不适合受资源约束的设备，如XOR PUF把多个经典APUF的响应异或得到最终响应，但它的硬件开销随着APUF个数的增多而成倍增加，并且可靠性呈指数级别下降。

目前，提高APUF抗建模能力最有效的方法之一是FF-PUF，将APUF中间输出引出并前馈，增加系统的非线性，但中间响应的可靠性难以保证，从而导致PUF电路整体的可靠性较差，故而在其可靠性上还需进一步改进。

发明内容

（一）解决的技术问题

针对现有技术的不足，本发明提供了基于前馈电路的高可靠抗建模双层APUF电路结构，具备可靠性好等优点，解决了现有APUF电路可靠性不佳的问题。

（二）技术方案

为实现上述目的，本发明提供如下技术方案：基于前馈电路的高可靠抗建模双层APUF电路结构，包括第一仲裁器、第二仲裁器和至少三个基本单元，且第一仲裁器和第二仲裁器分别设置在任意两个基本单元之间；

所述的基本单元包括并联的第一多路选择器、第二多路选择器、第三多路选择器和第四多路选择器，所述的四个多路选择器分别与层间交叉结构中的四个三输入查找表第一LUT3、第二LUT3、第三LUT3和第四LUT3对应连接；

所述的第一多路选择器、第二多路选择器、第一LUT3和第二LUT3为上半部分；

所述的第三多路选择器、第四多路选择器、第三LUT3和第四LUT3为下半部分；

当脉冲信号R’进入基本单元时，接收多路选择器的控制脉冲信号Ci和层间交叉结构的控制脉冲信号Si，所述的控制脉冲信号Ci和控制脉冲信号Si的低电平和高电平均为0和1，i为第i个基本单元，Ci和Si为第i个基本单元的控制脉冲信号；

当控制脉冲信号Ci=0，即低电平时，所述的多路选择器的控制脉冲信号Ci控制脉冲信号R’在多路选择器之间平行传输，当控制脉冲信号Ci=1，即高电平时，所述的多路选择器的控制脉冲信号Ci控制脉冲信号R’分别在上半部分的多路选择器之间交叉传输和下半部分的多路选择器之间交叉传输；

当控制脉冲信号Si=0，即低电平时，所述的层间交叉结构的控制脉冲信号Si控制脉冲信号R’在三输入查找表之间平行传输，当控制脉冲信号Si=1，即高电平时，所述的层间交叉结构的控制脉冲信号Si控制脉冲信号R’在上半部分的三输入查找表和下半部分的三输入查找表之间交叉传输；

所述的第一仲裁器和第二仲裁器分别接收不同基本单元上半部分和下半部分输出脉冲信号R’进行快慢比较后输出信号，两者输出信号分别输入同一基本单元中下半部分和上半部分作为控制脉冲信号Ci，实现不同基本单元之间的上半部分和下半部分信号的层间交叉前馈传输。

优选的，所述的层间交叉结构中脉冲信号R’流向为层间交叉结构的控制脉冲信号Si经I2端口输入到四个LUT3中，当层间交叉结构的控制脉冲信号Si=0时，第一个多路选择器输出脉冲信号R’经I1端口输入第一LUT3，第二多路选择器输出脉冲信号R’经I1端口输入第二LUT3，第三多路选择器输出脉冲信号R’经I1端口输入第三LUT3，第四个多路选择器输出脉冲信号R’经I1端口输入第四LUT3，使脉冲信号R’平行传输，当层间交叉结构的控制脉冲信号Si=1时，第一个多路选择器输出脉冲信号R’经I0端口输入第三LUT3，第二多路选择器输出脉冲信号R’经I0端口输入第四LUT3，第三多路选择器输出脉冲信号R’经I0端口输入第一LUT3，第四个多路选择器输出脉冲信号R’经I0端口输入第二LUT3，使脉冲信号R’交叉传输，所述的I0端口、I1端口和I2端口分别为三输入查找表LUT3的三个信号输入端口，I2端口为控制位S。

优选的，所述的最后一个基本单元连接有可靠性提升模块，可靠性提升模块包括第三仲裁器、第四仲裁器、第五仲裁器、第六仲裁器、第七仲裁器和第八仲裁器共六个仲裁器和判决单元，所述的可靠性提升模块接收最后一个基本单元输出的四个脉冲信号R’，设置四个脉冲信号R’由上至下分别为A、B、C、D，将四个脉冲信号R’两两配对出六种组合的信号输入到六个仲裁器中，根据对应的六种组合的信号到达的先后顺序产生六个延时快慢信息的数字信号输出AB、AC、AD、BC、BD和CD，判决单元通过六个数字信号输出的1或0选出其中传输延迟差距最大的数字信号，并将其对应的第三至第八仲裁器任一输出作为最终输出R。

优选的，所述的至少三个基本单元被划分为区域1、区域2和区域3，所述的区域1包括第一个基本单元，所述的区域2包括第n个基本单元、所述的区域3包括第i个基本单元，区域1的上半部分输出脉冲信号R’经第一仲裁器输出作为区域3的下半部分的控制脉冲信号Ci，区域2的下半部分输出脉冲信号R’经第二仲裁器输出作为区域3的上半部分的控制脉冲信号Ci，所述的区域1、区域2和区域3中均包括至少一个基本单元。

优选的，设置区域1、区域2和区域3中只有一个基本单元，所述的区域1包括第一个基本单元，所述的区域2包括第2个基本单元、所述的区域3包括第3个基本单元，所述的第一个基本单元的上半部分输出脉冲信号R’经第一仲裁器输出作为第3个基本单元下半部分的控制脉冲信号C3，所述的第二个基本单元的下半部分输出脉冲信号R’经第二仲裁器输出作为第3基本单元上半部分的控制脉冲信号C3。

（三）有益效果

与现有技术相比，本发明提供了基于前馈电路的高可靠抗建模双层APUF电路结构，具备以下有益效果：

1、该基于前馈电路的高可靠抗建模双层APUF电路结构，在四条信号路径中使用层间交叉结构，提高信号在电路中传输路径的多样性，为可靠性提升模块提供更多信号选择，可靠性提升模块通过判决单元选取延迟最大的两个信号并仲裁输出，提高APUF电路结构的可靠性，使电路的可靠性更高，产生的响应更加稳定。

2、该基于前馈电路的高可靠抗建模双层APUF电路结构，第一仲裁器和第二仲裁器分别使不同基本单元的上部半分和下部半分信号实现层间交叉前馈交叉传输，构成抗建模结构，使APUF电路结构的非线性关系提高，进而抗建模能力提升。

附图说明

图1为本发明双层APUF电路结构总体框图；

图2中的（a）为本发明层间交叉结构输入输出信号结构框图；

图2中的（b）为本发明层间交叉结构逻辑结构框图；

图2中的（c）为本发明Si=0时信号传输路径结构框图；

图2中的（d）为本发明Si=1时信号传输路径结构框图

图3为本发明可靠性提升模块结构框框图；

图4为本发明抗建模结构框图；

图5为本发明三级双层APUF电路结构框图；

图6为本发明判决单元中判决表。

具体实施方式

下面将结合本发明的实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1-6所示，基于前馈电路的高可靠抗建模双层APUF电路结构，包括第一仲裁器、第二仲裁器和至少三个基本单元，且第一仲裁器和第二仲裁器分别设置在任意两个基本单元之间。

需要说明的是，如图4和图5所示，全部基本单元被划分为区域1、区域2和区域3，第一仲裁器和第二仲裁器分别设置在区域1与区域2之间和区域2与区域3之间。

本实施例中的，基本单元包括并联的第一多路选择器、第二多路选择器、第三多路选择器和第四多路选择器，四个多路选择器分别与层间交叉结构中的四个三输入查找表第一LUT3、第二LUT3、第三LUT3和第四LUT3对应连接，第一多路选择器、第二多路选择器、第一LUT3和第二LUT3为上半部分，第三多路选择器、第四多路选择器、第三LUT3和第四LUT3为下半部分。

需要说明的是，每个基本单元中第一多路选择器和第一LUT3组成第一信号链路，每个基本单元中第二多路选择器和第二LUT3组成第二信号链路，每个基本单元中第三多路选择器和第三LUT3组成第三信号链路，每个基本单元中第四多路选择器和第四LUT3组成第二信号链路，其中，第一信号链路和第二信号链路为上半部分，第三信号链路和第四信号链路为下半部分。

本实施例中的，当脉冲信号R’进入基本单元时，接收多路选择器的控制脉冲信号Ci和层间交叉结构的控制脉冲信号Si，控制脉冲信号Ci和控制脉冲信号Si的低电平和高电平均为0和1，i为第i个基本单元，Ci和Si为第i个基本单元的控制脉冲信号，当控制脉冲信号Ci=0，即低电平时，多路选择器的控制脉冲信号Ci控制脉冲信号R’在多路选择器之间平行传输，当控制脉冲信号Ci=1，即高电平时，多路选择器的控制脉冲信号Ci控制脉冲信号R’分别在上半部分的多路选择器之间交叉传输和下半部分的多路选择器之间交叉传输。

其中，脉冲信号R’为上升沿信号。

具体的，当多路选择器的控制脉冲信号Ci=1时，上半部分的第一多路选择器和第二多路选择器中脉冲信号R’交叉传输至层间交叉结构连接，下半部分的第三多路选择器和第四多路选择器中脉冲信号R’交叉传输至层间交叉结构连接，当多路选择器的控制脉冲信号Ci=0时，四个多路选择器中R’平行传输至层间交叉结构连接。

本实施例中的，当控制脉冲信号Si=0，即低电平时，层间交叉结构的控制脉冲信号Si控制脉冲信号R’在三输入查找表之间平行传输，当控制脉冲信号Si=1，即高电平时，层间交叉结构的控制脉冲信号Si控制脉冲信号R’在上半部分的三输入查找表和下半部分的三输入查找表之间交叉传输。

本实施例中的，层间交叉结构中脉冲信号R’流向为层间交叉结构的控制脉冲信号Si经I2端口输入到四个LUT3中，当层间交叉结构的控制脉冲信号Si=0时，第一个多路选择器输出脉冲信号R’经I1端口输入第一LUT3，第二多路选择器输出脉冲信号R’经I1端口输入第二LUT3，第三多路选择器输出脉冲信号R’经I1端口输入第三LUT3，第四个多路选择器输出脉冲信号R’经I1端口输入第四LUT3，使脉冲信号R’平行传输，当层间交叉结构的控制脉冲信号Si=1时，第一个多路选择器输出脉冲信号R’经I0端口输入第三LUT3，第二多路选择器输出脉冲信号R’经I0端口输入第四LUT3，第三多路选择器输出脉冲信号R’经I0端口输入第一LUT3，第四个多路选择器输出脉冲信号R’经I0端口输入第二LUT3，使脉冲信号R’交叉传输，I0端口、I1端口和I2端口分别为三输入查找表LUT3的三个信号输入端口，I2端口为控制位S。

具体的，如图2中的（a）、图2中的（c）和图2中的（d），四个多路选择器输出脉冲信号R’由上至下设置为a、b、c、d，则输出信号设置为a’、b’、c’、d’，当Si=0时，a’=a、b’=b、c’=c、d’=d，第一和第二多路选择器与第三和第四多路选择器中脉冲信号R’路径不交叉，当Si=1时，a’=c，b’=d，c’=a，d’=b，第一和第二多路选择器与第三和第四多路选择器中脉冲信号R’路径交叉，从而提高信号在电路中传输灵活性，为信号提供更多的传输路径选择。

本实施例中的，第一仲裁器和第二仲裁器分别接收不同基本单元上半部分和下半部分输出脉冲信号R’进行比较后输出信号，两者输出信号分别输入同一基本单元中下半部分和上半部分作为控制脉冲信号Ci，实现不同基本单元之间的上半部分和下半部分信号的层间交叉前馈传输。

本实施例中的，至少三个基本单元被划分为区域1、区域2和区域3，区域1包括第一个基本单元，区域2包括第n个基本单元、区域3包括第i个基本单元，区域1的上半部分输出脉冲信号R’经第一仲裁器输出作为区域3的下半部分的控制脉冲信号Ci，区域2的下半部分输出脉冲信号R’经第二仲裁器输出作为区域3的上半部分的控制脉冲信号Ci，区域1、区域2和区域3中均包括至少一个基本单元。

本实施例中的，设置区域1、区域2和区域3中只有一个基本单元，区域1包括第一个基本单元，区域2包括第2个基本单元、区域3包括第3个基本单元，第一个基本单元的上半部分输出脉冲信号R’经第一仲裁器输出作为第3个基本单元下半部分的控制脉冲信号C3，第二个基本单元的下半部分输出脉冲信号R’经第二仲裁器输出作为第3基本单元上半部分的控制脉冲信号C3。

具体的，如图1和图4所示，全部基本单元被划分为区域1、区域2和区域3，区域1中任意基本单元的上半部分输出两个脉冲信号R’经第一仲裁器快慢比较输出作为区域3中任意基本单元下半部分的控制脉冲信号Ci，区域2中任意基本单元的下半部分输出两个脉冲信号R’经第二仲裁器快慢比较输出作为区域3中任意基本单元上半部分的控制脉冲信号Ci，从而实现基本单元之间层间交叉前馈连接，构成抗建模结构，提高抗机器学习如人工神经网络等攻击的能力。

本实施例中的，最后一个基本单元连接有可靠性提升模块，可靠性提升模块包括第三仲裁器、第四仲裁器、第五仲裁器、第六仲裁器、第七仲裁器和第八仲裁器共六个仲裁器和判决单元，可靠性提升模块接收最后一个基本单元输出的四个脉冲信号R’，设置四个脉冲信号R’由上至下分别为A、B、C、D，将四个脉冲信号R’两两配对出六种组合的信号输入到六个仲裁器中，根据对应的六种组合的信号到达的先后顺序产生六个延时快慢信息的数字信号输出AB、AC、AD、BC、BD和CD，判决单元通过六个数字信号输出的1或0选出其中传输延迟差最大的数字信号，并将其对应的第三至第八仲裁器任一输出作为最终输出R。

需要说明的是，第一仲裁器至第八仲裁器均为D触发器，用于比较组合的信号中两个脉冲信号R’，输出根据两个脉冲信号R’到达快慢决定。

具体的，四个脉冲信号R’的延时设置为ΔA、ΔB、ΔC、ΔD，将四个脉冲信号R’配对的六种组合的信号分别输入对应的第三至第八仲裁器中，第三仲裁器若输出值AB=1，则可判断ΔA>ΔB，A信号传输延时大于B信号传输延时，第三仲裁器若输出值AB=0，则ΔA<ΔB，A信号传输延迟小于B信号传输延时，同理可判断AC、AD、BC、BD、CD五个组合的信号的ΔA、ΔB、ΔC、ΔD的大小，进而判断A、B、C、D信号传输延时大小，最后将六种数字信号输入判决单元比对判决表选出传输延迟差最大的数字信号，将其对应的第三至第八仲裁器任一输出作为最终输出R，从而提升输出响应可靠性。

双层APUF电路结构的具体实施案例如下：

如图2中的（b）和图5所示，在三级双层APUF电路结构中，第1个基本单元为区域1、第2个基本单元为区域2和第3个基本单元为区域3，第1个基本单元和第2个基本单元中四个多路选择器控制脉冲信号C0和C1相同，第3个基本单元中第一和第二多路选择器的控制脉冲信号C3使用从第2个基本单元中第三和第四LUT3通过第二仲裁器比较后输出信号；第3个基本单元中第三和第四多路选择器的C3使用从第1个基本单元中第一和第二LUT3通过第一仲裁器比较后输出信号，四个脉冲信号R’经全部基本单元处理后，最终将四个输出信号A、B、C、D传入可靠性提升模块，通过可靠性提升模块择出传输延迟最大的数字信号，并输出其对应的可靠响应R。

如图3、图5和图6所示，在可靠性提升模块中，A输入第三仲裁器中CLK输入端，B输入第三仲裁器D输入端，然后将输出数字信号输入判决单元，当第三仲裁器输出值AB=1时，判决单元判断ΔA>ΔB，A信号传输延迟小于B信号传输延迟，若第三仲裁器输出值AB=0，判决单元判断ΔA<ΔB，A信号传输延迟小于B信号传输延迟，同理判决单元可判断AC、AD、BC、BD、CD五个组合的信号的ΔA、ΔB、ΔC、ΔD的大小，进而判断A、B、C、D信号传输延时大小，例如当六种数字信号AB、AC、AD、BC、BD和CD为‘111111’时，可判断出A>B>C>D，此时，A信号与D信号之间的传输延迟差距最大，因此选择第五仲裁器的输出作为响应输出R。

如图6所示，展示了判决单元的输出数字信号以及对应输出响应R，从左到右分别为第三仲裁器至第八仲裁器的输出数字信号，标记的数字信号为判决单元选出的延迟最大的数字信号对应的第三至第八仲裁器之一及输出的响应值R。

电路的具体实施方案如下：

如图3和图5所示，脉冲信号R’进入到第1个基本单元中，当多路选择器的控制脉冲信号C1=0，即低电平时，由C1控制第1个基本单元中多路选择器选择其数据输入端0端口路径上的脉冲信号R’输出；C2=1，即高电平时，由C2控制第2个基本单元中多路选择器选择其数据输入端1端口路径上的脉冲信号R’输出；

当层间交叉结构的控制脉冲信号S1=0、S3=0，即低电平时，由S1和S3分别控制第1个基本单元和第3个基本单元中层间交叉结构进行平行传输脉冲信号R’；当层间交叉结构的控制脉冲信号S2=1，即高电平时，由S2控制第2个基本单元中层间交叉结构进行交叉传输脉冲信号R’，最终在可靠性提高模块输入端形成A，B，C，D四条输出脉冲信号R’并进行两两配对输入，此时，假设可靠性提升模块中第三仲裁器至第八仲裁器数字输出结果为“111110”，则表示ΔA>ΔB、ΔA>ΔC、ΔA>ΔD、ΔB>ΔC、ΔB>ΔD、ΔC<ΔD，最终A、B、C、D信号延迟大小排序为ΔA>ΔB>ΔD>ΔC，通过查询图6中判决表的输出数字信号以及对应输出响应R，可知A和C两个信号传输延迟差距最大，则选择AC对应第四仲裁器的输出数字信号作为输出R，R=1。

其中，上述结合具体实施例对本发明作进一步说明，但不作为本发明的限定。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.基于前馈电路的高可靠抗建模双层APUF电路结构，其特征在于，包括第一仲裁器、第二仲裁器和至少三个基本单元，且第一仲裁器和第二仲裁器分别设置在任意两个基本单元之间；

所述的基本单元包括并联的第一多路选择器、第二多路选择器、第三多路选择器和第四多路选择器，所述的四个多路选择器分别与层间交叉结构中的四个三输入查找表第一LUT3、第二LUT3、第三LUT3和第四LUT3对应连接；

所述的第一多路选择器、第二多路选择器、第一LUT3和第二LUT3为上半部分；

所述的第三多路选择器、第四多路选择器、第三LUT3和第四LUT3为下半部分；

当脉冲信号R’进入基本单元时，接收多路选择器的控制脉冲信号Ci和层间交叉结构的控制脉冲信号Si，所述的控制脉冲信号Ci和控制脉冲信号Si的低电平和高电平均为0和1，n∈（0，1），且为正整数，i为第i个基本单元，Ci和Si为第i个基本单元的控制脉冲信号；

当控制脉冲信号Ci=0，即低电平时，所述的多路选择器的控制脉冲信号Ci控制脉冲信号R’在多路选择器之间平行传输，当控制脉冲信号Ci=1，即高电平时，所述的多路选择器的控制脉冲信号Ci控制脉冲信号R’分别在上半部分的多路选择器之间交叉传输和下半部分的多路选择器之间交叉传输；

当控制脉冲信号Si=0，即低电平时，所述的层间交叉结构的控制脉冲信号Si控制脉冲信号R’在三输入查找表之间平行传输，当控制脉冲信号Si=1，即高电平时，所述的层间交叉结构的控制脉冲信号Si控制脉冲信号R’在上半部分的三输入查找表和下半部分的三输入查找表之间交叉传输；

所述的第一仲裁器和第二仲裁器分别接收不同基本单元上半部分和下半部分输出脉冲信号R’进行快慢比较后输出信号，两者输出信号分别输入同一基本单元中下半部分和上半部分作为控制脉冲信号Ci，实现不同基本单元之间的上半部分和下半部分信号的层间交叉前馈传输。

2.根据权利要求1所述的基于前馈电路的高可靠抗建模双层APUF电路结构，其特征在于，所述的层间交叉结构中脉冲信号R’流向为层间交叉结构的控制脉冲信号Si经I2端口输入到四个LUT3中，当层间交叉结构的控制脉冲信号Si=0时，第一个多路选择器输出脉冲信号R’经I1端口输入第一LUT3，第二多路选择器输出脉冲信号R’经I1端口输入第二LUT3，第三多路选择器输出脉冲信号R’经I1端口输入第三LUT3，第四个多路选择器输出脉冲信号R’经I1端口输入第四LUT3，使脉冲信号R’平行传输；

当层间交叉结构的控制脉冲信号Si=1时，第一个多路选择器输出脉冲信号R’经I0端口输入第三LUT3，第二多路选择器输出脉冲信号R’经I0端口输入第四LUT3，第三多路选择器输出脉冲信号R’经I0端口输入第一LUT3，第四个多路选择器输出脉冲信号R’经I0端口输入第二LUT3，使脉冲信号R’交叉传输，所述的I0端口、I1端口和I2端口分别为三输入查找表LUT3的三个信号输入端口，I2端口为控制位S。

3.根据权利要求1所述的基于前馈电路的高可靠抗建模双层APUF电路结构，其特征在于，所述的最后一个基本单元连接有可靠性提升模块，可靠性提升模块包括第三仲裁器、第四仲裁器、第五仲裁器、第六仲裁器、第七仲裁器和第八仲裁器共六个仲裁器和判决单元，所述的可靠性提升模块接收最后一个基本单元输出的四个脉冲信号R’，设置四个脉冲信号R’由上至下分别为A、B、C、D，将四个脉冲信号R’两两配对出六种组合的信号输入到六个仲裁器中，根据对应的六种组合的信号到达的先后顺序产生六个延时快慢信息的数字信号输出AB、AC、AD、BC、BD和CD，判决单元通过六个数字信号输出的1或0选出其中传输延迟差距最大的数字信号，并将其对应的第三至第八仲裁器任一输出作为最终输出R。

4.根据权利要求1所述的基于前馈电路的高可靠抗建模双层APUF电路结构，其特征在于，所述的至少三个基本单元被划分为区域1、区域2和区域3，所述的区域1包括第一个基本单元，所述的区域2包括第n个基本单元、所述的区域3包括第i个基本单元，区域1的上半部分输出脉冲信号R’经第一仲裁器输出作为区域3的下半部分的控制脉冲信号Ci，区域2的下半部分输出脉冲信号R’经第二仲裁器输出作为区域3的上半部分的控制脉冲信号Ci，所述的区域1、区域2和区域3中均包括至少一个基本单元。

5.根据权利要求4所述的基于前馈电路的高可靠抗建模双层APUF电路结构，其特征在于，设置区域1、区域2和区域3中只有一个基本单元，所述的区域1包括第一个基本单元，所述的区域2包括第2个基本单元、所述的区域3包括第3个基本单元，所述的第一个基本单元的上半部分输出脉冲信号R’经第一仲裁器输出作为第3个基本单元下半部分的控制脉冲信号C3，所述的第二个基本单元的下半部分输出脉冲信号R’经第二仲裁器输出作为第3基本单元上半部分的控制脉冲信号C3。