CN112364391A - 仲裁器puf可靠响应筛选系统及其偏置控制和响应筛选方法 - Google Patents

Abstract

本发明提供一种仲裁器PUF可靠响应筛选系统及其偏置控制和响应筛选方法，包括两条延时链、两个附加延时单元、仲裁器组成的仲裁器PUF电路，还包括偏置控制模块；偏置控制模块接收外部电路输入的激励信号，在对仲裁器PUF电路进行一定处理后向外部电路输出一组包含G位数据的响应及其可靠性标记，G为偶数；偏置控制模块向仲裁器PUF电路输出一位脉冲信号、N位激励信号和2M位附加激励信号，并接收仲裁器PUF电路的仲裁输出。本发明能够有效提高仲裁器PUF响应可靠性，易于硬件实现，同时适用于ASIC和FPGA环境。

Description

仲裁器PUF可靠响应筛选系统及其偏置控制和响应筛选方法

技术领域

本发明属于信息安全技术领域，具体涉及一种仲裁器PUF可靠响应筛选系统及其偏置控制和响应筛选方法。

背景技术

现有的信息安全技术通过加密协议来保证安全性，而现代密码系统使用公开的加密算法，其安全性主要依赖于密钥的安全性。现有的密钥存储技术主要使用各类只读存储器和闪存等非易失性存储器或使用备用电池供电的专用易失性存储器。采用非易失性存储器保存的密钥在系统掉电后不会消失，容易被潜在的攻击者使用侵入式攻击等物理攻击方式提取，从而导致信息安全问题。而采用易失性存储器保存密钥则会增加系统成本，并限制系统的生命周期。与这些密钥存储技术相比，新兴的物理不可克隆函数(PUF)技术为密钥安全存储提供了一种行之有效的方法。

PUF技术利用集成电路制造过程中不可控制的随机工艺偏差来提取硬件指纹。这些工艺偏差很容易通过硬件内部的特定功能模块来提取，但是难以从芯片外部进行控制、预测或克隆。采用PUF技术提取的硬件指纹动态生成密钥，可以进一步减小密钥泄露的可能性。相对于传统的密钥储存方式，采用PUF技术的密钥存储方式具有按需生成、不用保存、难以复制等优点，为身份认证、密钥产生等信息安全应用提供了新思路。基于PUF的密钥存储方法面临的一个主要问题是如何以较低的硬件开销生成足够可靠的PUF响应，以满足密钥生成应用对可靠性的要求。

仲裁器PUF是一种典型的基于延时的强PUF类型。仲裁器PUF通过对芯片内部同一信号在受激励控制的两条可配置路径上的传输延时差异进行仲裁产生响应：延时差异大于0时，输出响应1；反之输出响应0。由于芯片制造过程中存在随机工艺偏差，施加不同激励控制时路径传输延时差异呈正态分布。理想情况下，两条可配置路径布局布线对称，延时差异分布的均值为0，仲裁产生的响应无偏置，即响应中0和1的比例相同。

仲裁器PUF响应的可靠性主要受仲裁器的亚稳态以及环境温度和供电电压等因素变化的影响。实际电路中的仲裁器在对两条路径的延时差异进行仲裁时无法实现理想的仲裁精度。由于实际仲裁器具有一定的建立保持时间，当路径延时差异小于建立保持时间时，仲裁器进入亚稳态，其输出具有不同程度的随机性：延时差异越小，输出响应随机性越大，其可靠性也就越差。环境温度和供电电压变化会导致仲裁器PUF中路径延时变化，并且两条路径受影响的程度不同，因此这种变化可能导致路径延时差异绝对值缩小甚至发生符号变化。符号变化会直接导致输出响应发生翻转，而绝对值缩小会导致其更易受仲裁器亚稳态的影响。

提高PUF响应可靠性的方法有纠错法、多数投票和筛选法等。纠错法采用各种纠错码对响应进行纠错，能够得到可用于密钥生成的高可靠性结果，但纠错码的硬件实现消耗硬件资源较大。多数投票法的硬件实现简单，但是难以克服仲裁器亚稳态等因素对可靠性的影响，无法产生足够可靠的输出。筛选法通过一定的指标对响应的可靠程度进行判断，过滤掉不可靠的响应，从而提高有效响应的可靠性。筛选法的关键是找到一个合适的指标对具体响应的可靠性进行评价，这种指标需要易于硬件实现，且能够准确过滤不可靠响应。

专利CN 110929299提供一种针对仲裁器PUF的可靠性自检电路与可靠性增强方法，该技术方案主要在基础仲裁器PUF电路的基础上增加了自测试模块和可靠性标志产生模块，用以检测并标记响应的可靠性。其自测试模块可配置为三种模式：正常工作模式、上路偏置模式和下路偏置模式。在正常工作模式下，基础仲裁器PUF电路的上下两条延时链直接与仲裁器相连，即上下两条路径均不附加额外延时，用以产生响应输出。在上路偏置模式下，仅在下延时链与仲裁器之间增加一个额外的延时单元，即上路不附加额外延时而下路附加额外延时，用以产生测试输出T1。在下路偏置模式下，仅在上延时链与仲裁器之间增加一个相同的额外延时单元，即上路附加额外延时而下路不附加额外延时，用以产生测试输出T2。对于一个激励信号，如果测试输出T1和测试输出T2相同，则将该激励产生的响应标记为可靠，反之标记为不可靠。通过这种标记方法可以筛选出部分响应，其可靠性优于原始响应。

该方法存在以下的缺点：

1、在延时链上设计合适的附加延时单元较为困难。额外延时单元的传输延时值将决定输出响应的可靠性和标记为可靠响应的比例。如果该附加延时值过大，则筛选出来的可靠响应比例过小；反之如果该附加延时值过小，则标记出的可靠响应其真实可靠性不足。因此，在设计时必须对该附加额外延时单元的延时值进行准确评估和测试，具体设计较为困难。此外，集成电路制造过程中存在的不可控工艺偏差会导致额外延时单元的延时值对于不同芯片会有差异，且会受到环境温度和供电电压变化的影响。

2、不适用于现场可编程门阵列(FPGA)平台。由于该方案对于延时链和自测试模块布局布线对称性要求很高，适用于专用集成电路(ASIC)环境，难以在FPGA平台上实现。

专利CN 111490758 A提供一种基于仲裁器PUF的可靠性增强结构及增强方法，该技术方案主要在基础仲裁器PUF电路的基础上增加了可靠性增强模块，通过筛选的方式提高响应的可靠性。可靠性增强模块分别在基础仲裁器PUF电路的上下延时链上增加一个附加延时单元，这两个附加延时单元都可以控制是否选通。基于这种结构的可靠性筛选方法如下：

首先，上下延时链上的附加延时单元都不选通，产生输出响应R1。

然后，根据R1的取值控制上下延时链上的附加延时单元是否选通。具体方法为：如果R1为1，表明此时上延时链的传输延时小于下延时链，则控制选通下延时链上的附加延时单元；反之，控制选通上延时链上的附加延时单元。调整附加延时单元的选通状态后，产生输出响应R2。

如果R1和R2相同，则认为该响应时稳定的，可以使用；反之，如果R1和R2不同，则认为该响应不稳定，需要丢弃。

该方法存在以下的缺点：

1、对响应可靠性的增强效果有限。该方案在未选通附加延时和选通附加延时的条件下产生的响应R1和R2都可能并非真正具有高可靠性。因此，注册阶段筛选出的R1和R2相同的响应，在重建阶段可能出现R1和R2不同的现象。

2、不适用于现场可编程门阵列(FPGA)平台。该方案中上下延时链上的附加延时单元对布局布线对称性要求很高，附加延时不对称会造成筛选出的响应产生严重偏置。因此，该方案仅适用于专用集成电路(ASIC)环境，难以在FPGA平台上实现。

发明内容

针对上述技术问题，本发明提供一种仲裁器PUF可靠响应筛选系统及其偏置控制和响应筛选方法，达到以下目的：增强仲裁器PUF响应可靠性，支持FPGA平台上仲裁器PUF响应增强。

仲裁器PUF通过对芯片内部同一信号在受激励控制的两条可配置路径上的传输延时差异进行仲裁产生响应：延时差异大于0时，输出响应1；反之输出响应0。由于芯片制造过程中存在随机工艺偏差，施加不同激励控制时路径传输延时差异呈正态分布。越靠近正态分布曲线两端，延时差异的绝对值越大，越不会受仲裁器亚稳态影响，并且在环境温度和供电电压变化时输出发生翻转的可能性越小，可靠性也就越好。因此，本发明的仲裁器PUF可靠响应筛选的基本思想是选择出分布在曲线两端的响应作为有效响应。

具体的技术方案为：

仲裁器PUF可靠响应筛选系统，包括两条延时链、两个附加延时单元、仲裁器组成的仲裁器PUF电路，还包括偏置控制模块；

两条延时链通过N个开关模块级联组成，由N位输入激励信号控制；进一步的，对于ASIC实现，所述的开关模块采用交叉连接方式，并在设计阶段通过自定义布局布线实现上下延时链信号传输延时对称；对于FPGA实现，采用基于可编程延时线PDL的平行连接方式；

两个附加延时单元分别通过M个开关模块级联组成，由2M位附加激励控制，所述的开关模块采用平行连接方式；

两条延时链的输出分别与两个附加延时单元的输入相连，以单独对上下两条延时路径的附加延时进行控制；

两个附加延时单元的输出与仲裁器的输入相连，由仲裁器对两条路径的传输延时进行仲裁，产生一位输出；

偏置控制模块接收外部电路输入的激励信号，在对仲裁器PUF电路进行一定处理后向外部电路输出一组包含G位数据的响应及其可靠性标记，G为偶数；偏置控制模块向仲裁器PUF电路输出一位脉冲信号、N位激励信号和2M位附加激励信号，并接收仲裁器PUF电路的仲裁输出。

优选的，偏置控制模块包括脉冲生成模块、分组激励生成模块、调节信号生成模块、分组响应收集模块和控制模块；

分组激励生成模块根据输入初始激励生成一组伪随机序列，构成包含G个N位激励信号的分组，分别作为激励输入开关模块，控制两条延时链；

调节信号生成模块生成2M位附加激励，输入附加延时单元，控制上下两条延时路径的附加延时；

脉冲生成模块生成脉冲信号输入开关模块，经过两条延时路径输入仲裁器，由仲裁器产生一位响应输出；

分组响应收集模块收集仲裁器生成的响应，并进行分组，输出一个包含G位数据的响应分组；

控制模块接收外部输入的激励信号以及分组响应收集模块输入的分组响应数据，对当前状态进行判断，对脉冲生成模块、分组激励生成模块和调节信号生成模块进行统一控制，直至分组响应数据符合设计要求，向外部电路输出分组响应数据和对应的可靠标识。

上述仲裁器PUF可靠响应筛选系统的偏置控制方法，包括以下步骤：

S1：设置目标偏置Bt；

S2：生成一组激励；偏置控制模块接收外部电路输入的一个N位激励，并以此输入激励作为初始值，采用伪随机数生成方法产生一个共包含G个N位激励的分组；

S3：以步骤S2中生成的一组激励生成一组响应；偏置控制模块输出2M位附加激励至仲裁器PUF电路，并在该组响应生成过程中保持附加激励不变；对分组中的每一个激励生成一位响应：输出激励信号至仲裁器PUF电路，生成一个脉冲信号至延时链，并接收仲裁器输出的一位响应。偏置控制模块收集产生的G位响应作为一个响应分组；

S4：判断响应偏置是否达到控制条件；计算步骤S3中生成的分组响应的汉明重量W，推导出该分组响应的偏置B；如果所述的偏置等于目标偏置，即B＝Bt，则输出该响应分组，偏置控制过程结束；反之，根据偏置情况调整调节信号的值，跳转到步骤S2继续处理。

其中，偏置控制模块采用激励响应分组的方式对输出响应进行偏置控制，以分组响应的汉明重量作为响应偏置的评价指标。对于一组包含G位数据的响应分组，其汉明重量为W，则其偏置为B＝W-G/2。如果B＝0，则输出响应无偏置；如果B>0，则输出响应偏向1；如果B<0，则输出响应偏向0。

上述仲裁器PUF可靠响应筛选系统的响应筛选方法，包括注册和重建两个阶段；

所述的注册阶段，包括以下步骤：

(1.1)：设置偏置目标Bs，Bs为小于G/2的正整数；

(1.2)：输入初始激励C0，生成一组随机激励{Ci}；

(1.3)：对步骤(1.2)中生成的分组激励{Ci}，通过上述偏置控制方法生成偏置为Bs的分组响应R0；

(1.4)：对步骤(1.2)中生成的分组激励{Ci}，通过上述偏置控制方法生成偏置为-Bs的分组响应R1；

(1.5)：对R0和R1进行按位同或运算得可靠标识Rm；

(1.6)：对R0和R1进行按位与运算，并利用Rm筛选出有效响应R；

(1.7)：输出可靠标识Rm和有效分组响应R；

所述的重建阶段，包括以下步骤：

(2.1)：设置偏置目标Bs，Bs为小于G/2的正整数，其值与注册阶段偏置目标保持一致；

(2.2)：输入初始激励C0，生成一组随机激励{Ci}；

(2.3)：输入注册阶段生成的可靠标识Rm；

(2.4)：对(2.2)中生成的分组激励{Ci}，通过上述偏置控制方法生成偏置为0的分组响应Ru，利用可靠标识Rm筛选出有效响应R；

(2.5)：输出有效分组响应R。

本发明技术方案带来的有益效果：

1、能够有效提高仲裁器PUF响应可靠性。本发明针对仲裁器PUF采用基于分组偏置控制的方法筛选出可靠响应，提高仲裁器PUF输出响应的可靠性，使其能够直接应用于密钥生成等应用。

2、易于硬件实现。在设计阶段不需要准确评估附加延时单元的具体延时值，通过灵活设置分组偏置目标，可以控制输出响应的可靠性程度，满足不同应用需求。

3、同时适用于ASIC和FPGA环境。

附图说明

图1为本发明的系统结构示意图；

图2为本发明的偏置控制模块电路结构；

图3为实施例的注册阶段可靠响应筛选示例，分组大小为8、偏置目标为2；

图4为实施例的重建阶段可靠响应筛选示例，分组大小为8、偏置目标为2。

具体实施方式

结合实施例说明本发明的具体技术方案。

1、硬件结构

仲裁器PUF可靠响应筛选系统，如图1所示，包括两条延时链1、两个附加延时单元2、仲裁器3组成的仲裁器PUF电路5，还包括偏置控制模块4。

两条延时链1通过N个开关模块级联组成，由N位输入激励信号控制。对于ASIC实现，其开关模块可采用交叉连接方式，并在设计阶段通过自定义布局布线实现上下延时链信号传输延时对称；对于FPGA实现，可采用基于可编程延时线(PDL)的平行连接方式。

两个附加延时单元2分别通过M个开关模块级联组成，由2M位附加激励控制，其开关模块采用平行连接方式。两条延时链1的输出分别与两个附加延时单元2的输入相连，以单独对上下两条延时路径的附加延时进行控制。

两个附加延时单元2的输出与仲裁器3的输入相连，由仲裁器3对两条路径的传输延时进行仲裁，产生一位输出。

偏置控制模块4接收外部电路输入的激励信号，在对仲裁器PUF电路5进行一定处理后向外部电路输出一组包含G位(G为偶数)数据的响应及其可靠性标记。偏置控制模块4向仲裁器PUF电路5输出一位脉冲信号、N位激励信号和2M位附加激励信号，并接收仲裁器PUF电路5的仲裁输出。

按照功能进行划分，偏置控制模块4一个可选的结构包含脉冲生成模块42、分组激励生成模块43、调节信号生成模块44、分组响应收集模块45和控制模块41等，如图2所示。其中，分组激励生成模块43可根据输入初始激励生成一组伪随机序列，构成包含G个N位激励信号的分组，分别作为激励输入开关模块，控制两条延时链1；调节信号生成模块44生成2M位附加激励，输入附加延时单元2，控制上下两条延时路径的附加延时；脉冲生成模块42生成脉冲信号输入开关模块，经过两条延时路径输入仲裁器3，由仲裁器3产生一位响应输出；分组响应收集模块45收集仲裁器3生成的响应，并进行分组，输出一个包含G位数据的响应分组；控制模块41接收外部输入的激励信号以及分组响应收集模块45输入的分组响应数据，对当前状态进行判断，对脉冲生成模块42、分组激励生成模块43和调节信号生成模块44进行统一控制，直至分组响应数据符合设计要求，向外部电路输出分组响应数据和对应的可靠标识。

2、实现方法

偏置控制模块4采用激励响应分组的方式对输出响应进行偏置控制，以分组响应的汉明重量作为响应偏置的评价指标。对于一组包含G位数据的响应分组，其汉明重量为W，则其偏置为B＝W-G/2。如果B＝0，则输出响应无偏置；如果B>0，则输出响应偏向1；如果B<0，则输出响应偏向0。

基于分组的仲裁器PUF偏置控制方法具体流程如下：

S1：设置目标偏置Bt。

S2：生成一组激励。偏置控制模块4接收外部电路输入的一个N位激励，并以此输入激励作为初始值，采用伪随机数生成方法产生一个共包含G个N位激励的分组。

S3：以S2中生成的一组激励生成一组响应。偏置控制模块4输出2M位附加激励至仲裁器PUF电路5，并在该组响应生成过程中保持附加激励不变。对分组中的每一个激励生成一位响应：输出激励信号至仲裁器PUF电路5，生成一个脉冲信号至延时链，并接收仲裁器3输出的一位响应。偏置控制模块4收集产生的G位响应作为一个响应分组。

S4：判断响应偏置是否达到控制条件。计算S3中生成的分组响应的汉明重量W，推导出该分组响应的偏置B。如果该偏置等于目标偏置，即B＝Bt，则输出该响应分组，偏置控制过程结束；反之，根据偏置情况调整调节信号的值，跳转到S2继续处理。

在具体实现过程中，一个可选的轻量级方案是：分组激励生成模块43将外部电路输入的激励信号作为初始值，采用线性反馈移位寄存器(LFSR)生成一组伪随机的激励分组。调节信号生成模块44采用LFSR生成伪随机的调节信号，以随机搜索的方式确定合适的调节信号。采用LFSR的优点是硬件实现简单，硬件资源消耗少。

施加不同的附加激励控制的条件下，上下两条路径的附加延时差异呈正态分布。而对于某一激励分组，实施偏置控制所需附加的延时值位于该分布中的一个小区间内。分组偏置控制方法需要调整附加激励，得到合适的附加延时值，以分组响应的汉明重量作为标准，对响应分组的偏置进行控制。因此，采用分组偏置控制方法对各个附加延时单元2的具体延时值要求更加宽松，不需要设计一个具有精确延时值的附加延时单元2。制造工艺偏差会导致不同芯片中附加延时单元2的延时值发生偏差，环境温度和供电电压变化也会导致附加延时单元2延时值发生变化，但这种偏差或变化不会影响分组偏置控制方法的实现结果。

对于分组偏置控制方法，当偏置目标设置为Bt＝0时，可以得到具有良好唯一性的响应分组，其中0和1的比例相同。当偏置目标设置为|Bt|>0，可以筛选出延时链延时差值分布在曲线两端的可靠响应。

基于分组偏置控制实现仲裁器PUF可靠响应筛选的方法包含注册和重建两个阶段；

如图3所示，所述的注册阶段，包括以下步骤：

(1.1)：设置偏置目标Bs，Bs为小于G/2的正整数；

(1.2)：输入初始激励C0，生成一组随机激励{Ci}；

(1.3)：对步骤(1.2)中生成的分组激励{Ci}，通过上述偏置控制方法生成偏置为Bs的分组响应R0；

(1.4)：对步骤(1.2)中生成的分组激励{Ci}，通过上述偏置控制方法生成偏置为-Bs的分组响应R1；

(1.5)：对R0和R1进行按位同或运算得可靠标识Rm；

(1.6)：对R0和R1进行按位与运算，并利用Rm筛选出有效响应R；

(1.7)：输出可靠标识Rm和有效分组响应R；

如图4所示，所述的重建阶段，包括以下步骤：

(2.1)：设置偏置目标Bs，Bs为小于G/2的正整数，其值与注册阶段偏置目标保持一致；

(2.2)：输入初始激励C0，生成一组随机激励{Ci}；

(2.3)：输入注册阶段生成的可靠标识Rm；

(2.4)：对(2.2)中生成的分组激励{Ci}，通过上述偏置控制方法生成偏置为0的分组响应Ru，利用可靠标识Rm筛选出有效响应R；

(2.5)：输出有效分组响应R。

通过偏置控制，筛选出延时差异更大的激励信号，能够得到可靠性更好的有效响应。偏置目标Bs的选择会影响有效输出响应的可靠性及其在响应分组中的占比。偏置目标越大，有效输出响应的可靠性越高，但占比越小。在实际应用中，可以根据实际需求灵活评估确定偏置目标的取值。

Claims (6)

1.仲裁器PUF可靠响应筛选系统，其特征在于，包括两条延时链(1)、两个附加延时单元(2)、仲裁器(3)组成的仲裁器PUF电路(5)，还包括偏置控制模块(4)；

两条延时链(1)通过N个开关模块级联组成，由N位输入激励信号控制；

两个附加延时单元(2)分别通过M个开关模块级联组成，由2M位附加激励控制，所述的开关模块采用平行连接方式；

两条延时链(1)的输出分别与两个附加延时单元(2)的输入相连，以单独对上下两条延时路径的附加延时进行控制；

两个附加延时单元(2)的输出与仲裁器(3)的输入相连，由仲裁器(3)对两条路径的传输延时进行仲裁，产生一位输出；

偏置控制模块(4)接收外部电路输入的激励信号，在对仲裁器PUF电路(5)进行一定处理后向外部电路输出一组包含G位数据的响应及其可靠性标记，G为偶数；偏置控制模块(4)向仲裁器PUF电路(5)输出一位脉冲信号、N位激励信号和2M位附加激励信号，并接收仲裁器PUF电路(5)的仲裁输出。

2.根据权利要求1所述的仲裁器PUF可靠响应筛选系统，其特征在于，所述的两条延时链(1)中，对于ASIC实现，所述的开关模块采用交叉连接方式，并在设计阶段通过自定义布局布线实现上下延时链信号传输延时对称；对于FPGA实现，采用基于可编程延时线PDL的平行连接方式。

3.根据权利要求1所述的仲裁器PUF可靠响应筛选系统，其特征在于，所述的偏置控制模块(4)包括脉冲生成模块(42)、分组激励生成模块(43)、调节信号生成模块(44)、分组响应收集模块(45)和控制模块(41)；

分组激励生成模块(43)根据输入初始激励生成一组伪随机序列，构成包含G个N位激励信号的分组，分别作为激励输入开关模块，控制两条延时链(1)；

调节信号生成模块(44)生成2M位附加激励，输入附加延时单元(2)，控制上下两条延时路径的附加延时；

脉冲生成模块(42)生成脉冲信号输入开关模块，经过两条延时路径输入仲裁器(3)，由仲裁器(3)产生一位响应输出；

分组响应收集模块(45)收集仲裁器(3)生成的响应，并进行分组，输出一个包含G位数据的响应分组；

控制模块(41)接收外部输入的激励信号以及分组响应收集模块(45)输入的分组响应数据，对当前状态进行判断，对脉冲生成模块(42)、分组激励生成模块(43)和调节信号生成模块(44)进行统一控制，直至分组响应数据符合设计要求，向外部电路输出分组响应数据和对应的可靠标识。

4.根据权利要求1到3任一项所述的仲裁器PUF可靠响应筛选系统的偏置控制方法，其特征在于，包括以下步骤：

S1：设置目标偏置Bt；

S2：生成一组激励；偏置控制模块(4)接收外部电路输入的一个N位激励，并以此输入激励作为初始值，采用伪随机数生成方法产生一个共包含G个N位激励的分组；

S3：以步骤S2中生成的一组激励生成一组响应；偏置控制模块(4)输出2M位附加激励至仲裁器PUF电路(5)，并在该组响应生成过程中保持附加激励不变；对分组中的每一个激励生成一位响应：输出激励信号至仲裁器PUF电路(5)，生成一个脉冲信号至延时链，并接收仲裁器(3)输出的一位响应；偏置控制模块(4)收集产生的G位响应作为一个响应分组；

S4：判断响应偏置是否达到控制条件；计算步骤S3中生成的分组响应的汉明重量W，推导出该分组响应的偏置B；如果所述的偏置等于目标偏置，即B＝Bt，则输出该响应分组，偏置控制过程结束；反之，根据偏置情况调整调节信号的值，跳转到步骤S2继续处理。

5.根据权利要求4所述的仲裁器PUF可靠响应筛选系统的偏置控制方法，其特征在于，所述的偏置控制模块(4)采用激励响应分组的方式对输出响应进行偏置控制，以分组响应的汉明重量作为响应偏置的评价指标；对于一组包含G位数据的响应分组，其汉明重量为W，则其偏置为B＝W-G/2；如果B＝0，则输出响应无偏置；如果B>0，则输出响应偏向1；如果B<0，则输出响应偏向0。

6.仲裁器PUF可靠响应筛选系统的响应筛选方法，其特征在于，包括注册和重建两个阶段；

所述的注册阶段，包括以下步骤：

(1.1)：设置偏置目标Bs，Bs为小于G/2的正整数；

(1.2)：输入初始激励C0，生成一组随机激励{Ci}；

(1.3)：对步骤(1.2)中生成的分组激励{Ci}，通过权利要求4或5所述的偏置控制方法生成偏置为Bs的分组响应R0；

(1.4)：对步骤(1.2)中生成的分组激励{Ci}，通过权利要求4或5所述的偏置控制方法生成偏置为-Bs的分组响应R1；

(1.5)：对R0和R1进行按位同或运算得可靠标识Rm；

(1.6)：对R0和R1进行按位与运算，并利用Rm筛选出有效响应R；

(1.7)：输出可靠标识Rm和有效分组响应R；

所述的重建阶段，包括以下步骤：

(2.1)：设置偏置目标Bs，Bs为小于G/2的正整数，其值与注册阶段偏置目标保持一致；

(2.2)：输入初始激励C0，生成一组随机激励{Ci}；

(2.3)：输入注册阶段生成的可靠标识Rm；

(2.4)：对(2.2)中生成的分组激励{Ci}，通过权利要求4或5所述的偏置控制方法生成偏置为0的分组响应Ru，利用可靠标识Rm筛选出有效响应R；

(2.5)：输出有效分组响应R。

Images