CN112084539B - 一种基于混合布尔网络的多功能物理不可克隆函数装置 - Google Patents

一种基于混合布尔网络的多功能物理不可克隆函数装置 Download PDF

Info

Publication number
CN112084539B
CN112084539B CN202010994384.9A CN202010994384A CN112084539B CN 112084539 B CN112084539 B CN 112084539B CN 202010994384 A CN202010994384 A CN 202010994384A CN 112084539 B CN112084539 B CN 112084539B
Authority
CN
China
Prior art keywords
boolean
output
exclusive
physical unclonable
unclonable function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010994384.9A
Other languages
English (en)
Other versions
CN112084539A (zh
Inventor
张建国
王鑫
张国栋
王云才
李璞
刘香莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyuan University of Technology
Original Assignee
Taiyuan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyuan University of Technology filed Critical Taiyuan University of Technology
Priority to CN202010994384.9A priority Critical patent/CN112084539B/zh
Publication of CN112084539A publication Critical patent/CN112084539A/zh
Priority to US17/412,852 priority patent/US11489681B2/en
Application granted granted Critical
Publication of CN112084539B publication Critical patent/CN112084539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种基于混合布尔网络的多功能物理不可克隆函数装置。该装置包括：N个布尔节点首尾相连构成环状拓扑结构的混合布尔网络模块和采样模块，混合布尔网络模块包括N个异或逻辑门和多路复用器，在第一异或逻辑门的输出端设置一个功能转换模块；各布尔节点都设有四个输入端和三个输出端，四个输入端分别由一个布尔节点左右相邻的两个布尔节点的输出、初始激励信号和控制延时信号组成，控制延时信号是由控制信号经过控制延时模块处理得到；三个输出端分别输出到当前布尔节点左右相邻的两个布尔节点的输入端，剩余的一个输出端输出信号至采样模块。本发明只需要占用少量的FPGA资源就能够产生足够多的激励‑响应对。

Description

一种基于混合布尔网络的多功能物理不可克隆函数装置
技术领域
本发明涉及物理不可克隆函数装置设计领域，特别是涉及一种基于混合布尔网络的多功能物理不可克隆函数装置。
背景技术
随着通信技术和云技术的飞速发展，人们对信息安全和隐私保护的需求不断增长，加密密钥的创建、存储和分发仍然是目前的研究热点。现代密码协议规定只有授权参与者才能够获得密钥以及访问信息的权限，然而攻击者通常利用各种攻击手段破解密钥，使得信息安全难以得到足够保障。为了解决此类问题，物理不可克隆函数PUF(PhysicallyUnclonable Function)应运而生。
物理不可克隆函数是利用生产制造过程中不可避免的工艺的微小随机变化来产生唯一且稳定的响应。PUF具有可靠性、唯一性、不可克隆性和不可预测性，它能够“动态”地生成安全密钥，并将其存储在电路本身的物理参数中，使得攻击者难以从中提取密钥信息或者进行篡改，这些特点足以满足信息安全领域的安全性要求。
目前比较常见的PUF是基于环形振荡器的物理不可克隆函数。它是利用了电路中硅延时特性和现实运行中的各种非理想情况(如噪声、温度等)的差异，使得相同的激励在不同的振荡环中会产生不同频率的输出，经过一定的时间间隔后，通过比较器比较振荡环输出信号的振荡次数，随机输出二进制数。但基于环形振荡器的物理不可克隆函数自身结构特性决定了其不可避免的缺陷：若要产生更多的输出位，设计者只能通过不断的增加振荡环的数量，这也就导致了会消耗更多的芯片资源。
发明内容
本发明的目的是提供一种基于混合布尔网络的多功能物理不可克隆函数装置，通过借助自治布尔网络的特点来构造多功能物理不可克隆函数结构，只需要占用少量的FPGA资源就能够产生足够多的激励-响应对，实现物理不可克隆函数功能，也可以作为物理随机数发生器使用。
为实现上述目的，本发明提供了如下方案：
一种基于混合布尔网络的多功能物理不可克隆函数装置，包括：N个布尔节点首尾相连构成环状拓扑结构的混合布尔网络模块和采样模块，所述混合布尔网络模块包括N个异或逻辑门和N个多路复用器，在第一异或逻辑门的输出端设置一个功能转换模块，所述功能转换模块用于实现物理不可克隆函数功能和真随机数发生器功能的相互转换；所述混合布尔网络模块中，各所述布尔节点都设有四个输入端和三个输出端，所述四个输入端分别由一个布尔节点左右相邻的两个布尔节点的输出、初始激励信号和控制延时信号组成，所述控制延时信号是由控制信号经过控制延时模块处理得到；所述三个输出端分别输出到当前布尔节点左右相邻的两个布尔节点的输入端，剩余的一个输出端输出信号至采样模块，所述第一异或逻辑门为所述第一异或逻辑门中的第一个异或逻辑门。
可选地，所述功能转换模块包括一个反相器和一个多路复用器，所述第一异或逻辑门的输出分为两路，一路直接接入所述多路复用器的一个输入端，另一路经过所述反相器处理后再接入所述多路复用器的一个输入端；所述多路复用器的输出接入第一多路复用器的一个输入端。所述多路复用器的功能转换信号控制所述第一异或逻辑门的输出是否进行取反操作：当所述功能转换信号控制所述第一异或逻辑门的输出取反时，实现的是真随机数发生器功能；当所述功能转换信号控制所述第一异或逻辑门的输出不取反时，实现的是物理不可克隆函数功能，所述第一多路复用器为所述多路复用器中的第一个多路复用器。
可选地，所述N个布尔节点中，N为整数，N＞8，且N为3的倍数。
可选地，所述控制延时模块包括S个串联的反相器，S为整数，10≤S≤20，且S为偶数。
可选地，所述采样模块通过外部设置的时钟信号对N个布尔节点的输出进行采样量化，得到N位二进制字符串输出。
可选地，所述外部设置的时钟信号≤200MHz。
可选地，所述采样模块包括D触发器和外部时钟信号单元。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
1、本发明的基于混合布尔网络的多功能物理不可克隆函数装置是一种新型的PUF结构，激励-响应对是随节点数N呈指数级增长，只需要增加少量的节点，就能获得足够多的激励-响应对，当在芯片中集成时，非常节约芯片资源。
2、本发明的基于混合布尔网络的多功能物理不可克隆函数装置全部由简单的逻辑器件组成，很容易在可编程逻辑器件(PLDs)、现场可编程门阵列(FPGAs)和复杂可编程逻辑器件(CPLDs)等电子器件上实现。
3、本发明的基于混合布尔网络的多功能物理不可克隆函数装置能够根据实际需求，实现物理不可克隆函数功能和真随机数发生器功能的相互转换。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明基于混合布尔网络的多功能物理不可克隆函数装置电路结构图；
图2为本发明所述装置中的功能转换模块的电路结构图；
图3为本发明所述装置中的控制延时模块的电路结构图；
图4为9节点的物理不可克隆函数功能实现时的实验结果示意图；
图5为9节点的真随机数发生器功能实现时产生的随机数的NIST随机数测试结果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
自治布尔网络为双向拓扑环状结构，由一个执行异或非(NXOR)逻辑运算的布尔节点的输出来触发振荡，其余布尔节点执行异或(XOR)逻辑运算。由于逻辑门自身的非理想特性，各个逻辑门间的传输存在随机延时，使得布尔网络的输出结果不可预测并难以复制，网络的累积效应会使输出结果对初始条件的微小差异非常敏感。我们可以利用自治布尔网络的这些特点，构造新型的PUF，而且此类结构的PUF全部由数字逻辑器件组成，结构简单易集成，很容易在现场可编程门阵列(FPGA)中实现。
如图1所示，一种基于混合布尔网络的多功能物理不可克隆函数装置包括：N个布尔节点首尾相连构成环状拓扑结构的混合布尔网络模块100和采样模块200，混合布尔网络模块100包括N个异或逻辑门101和N个多路复用器104，在第一异或逻辑门101的输出端设置一个功能转换模块102，功能转换模块102用于实现物理不可克隆函数功能和真随机数发生器功能的相互转换；混合布尔网络模块100中，每个布尔节点都设有四个输入端和三个输出端，四个输入端分别由一个布尔节点左右相邻的两个布尔节点的输出、初始激励信号和控制延时信号组成，所述控制延时信号是由控制信号经过控制延时模块103处理得到；三个输出端分别输出到该布尔节点左右相邻的两个布尔节点的输入端，剩余的一个输出端输出信号至采样模块200。结合图1可知：相邻的两个布尔节点的输出经过异或逻辑门101处理后与初始激励信号、控制延时信号一同输入到多路复用器104中。利用控制延时信号得到该布尔节点的输出；三个输出端中的两个输出分别作为与该布尔节点左右相邻的两个布尔节点各自的一个输入信号输入到异或逻辑门101中，剩余的一个输出端用作布尔节点运算结果信号的输出。也就是说，每个布尔节点都是由一个异或逻辑门101和一个多路复用器104构成的；每个布尔节点有四个输入端和三个输出端：异或逻辑门1011的两个输入端分别和两个多路复用器1042和104N的输出端连接，剩余两个输入端分别为初始激励信号和控制延时信号，它们与异或逻辑门1011的输出一同接入多路复用器1041中，多路复用器1041的输出再接入异或逻辑门1012和101N各自的一个输入端；异或逻辑门1012的两个输入端分别和两个多路复用器1041和1043的输出端连接，剩余两个输入端分别为初始激励信号和控制延时信号，它们与异或逻辑门1012的输出一同接入多路复用器1042中，多路复用器1042的输出再接入异或逻辑门1011和1013各自的一个输入端，以此连接方法构成混合布尔网络结构。
如图2所示，所述功能转换模块102包括一个反相器105和一个多路复用器106，在异或逻辑门1011的输出端增加一个功能转换模块102，能够实现物理不可克隆函数功能和真随机数发生器功能的相互转换。功能转换模块主要由一个反相器105和一个多路复用器106构成，异或逻辑门1011的输出分为两路，一路直接接入多路复用器106的一个输入端，另一路经过反相器105处理后再接入多路复用器106的一个输入端。多路复用器106的输出接入到多路复用器1041的一个输入端。多路复用器106的功能转换信号(change)控制异或逻辑门1011的输出是否进行取反操作：当功能转换信号控制异或逻辑门1011的输出取反时，实现的是真随机数发生器功能；当功能转换信号控制异或逻辑门1011的输出不取反时，实现的是物理不可克隆函数功能。
所述N个布尔节点中，N为整数，N＞8，且N为3的倍数。
如图3所示，所述控制延时模块103包括S个串联的反相器，S为整数，10≤S≤20，且S为偶数。
所述采样模块200包括D触发器和外部时钟信号单元。采样模块200是由D触发器实现的，N个布尔节点所产生的N个输出信号传送至D触发器，经外部时钟信号单元采样量化，得到N位二进制字符串输出，即布尔网络的运算结果。所述外部设置的时钟信号≤200MHz。
物理不可克隆函数功能实现时，通过向网络输入初始激励信号(challenge)进行激励，初始激励信号为N位二进制字符串。控制信号(control)由1反转为0，多路复用器104选通初始激励信号，布尔网络从初始状态(初始激励信号)开始演变。经过时间τ后(0-5ns)，D触发器读取出整个网络的状态，也就是经过PUF运算后的N位输出。由于各个布尔节点的输出均由输入的初始激励信号和逻辑器件自身的物理特性决定，不受外部时钟信号驱动，输出的结果是不可预测的。每个逻辑器件工艺存在微小随机的差别，制造商也难以实现完全相同的PUF。网络中存在不断累积的随机传播延迟，即使知道部分输入，也难以预测其输出。这样结构的PUF具有极高的安全性。
PUF由节点数N和时间τ表征，τ需要保持在FPGA全局时钟允许的最小范围内，受PUF的结构和节点数影响。需要注意的是，实际读取时间可能会减少。
所述PUF有效的初始状态集合为长度为N的所有可能的二进制字符串，它们经过PUF运算后的输出不会进入周期状态。对于所有N，我们必须排除全0或全1的状态。对于偶数N，我们还必须排除交替使用0和1的状态。因此，有效的激励响应对的数量为：
但无论哪种情况，从上式可以看出PUF的激励响应对都是随布尔节点数N进行指数级增长的。也就是说，仅需要增加少量布尔节点，就可以使不可预测的激励-响应对大幅增长。
真随机数发生器功能实现时，通过异或逻辑门1011和功能转换模块选通的非门实现异或非逻辑功能，使得布尔网络能够产生自激振荡。控制信号(control)由0反转为1，多路复用器104选通功能转换模块102的输出信号，布尔网络开始自激振荡。经过时间τ后(0-5ns)，D触发器读取出整个网络的状态，也就是真随机数发生器产生的N位随机数。该结构所产生的的N位随机数无需进行后处理，就能够通过国际随机数行业测试标准(NIST统计测试包)。
基于混合布尔网络的多功能物理不可克隆函数结构是由简单的数字逻辑器件实现的，能够在各种不同的可编程集成电路中实现，具有普遍适用性。
我们通过FPGA验证了该基于混合布尔网络的多功能物理不可克隆函数结构的可行性，实现了N＝9的多功能PUF结构。
图4为9节点的物理不可克隆函数功能实现时的实验结果示意图。图4中，clk为时钟信号；control为控制信号；delay_control为控制延时信号；ready为响应输出准备信号；challenge为初始激励信号；response为物理不可克隆函数输出响应信号。
实现物理不可克隆函数功能时，通过把9位二进制数(110001100)作为激励信号，输入到PUF中，将经过5ns后布尔网络的状态作为PUF的响应，实现了激励-响应对。通过时钟频率为100MHz的时钟信号，把响应存储到FPGA的内存中，获得了该PUF的输出。
图5为9节点的真随机数发生器功能实现时产生的随机数的NIST随机数测试结果示意图。
我们采集了1000组容量为1Gbit的真随机数序列进行NIST测试。显著水平为0.01，要求每项测试的p-value值均大于0.0001，proportion值均大于0.9806。图5中给出了NIST测试结果，表明本结构产生的随机数能够通过NIST测试，随机性良好。
由以上论述可以看到，本发明所提出的基于混合布尔网络的多功能物理不可克隆函数结构是实际可实现的，能够在FPGA等可编程集成电路上实现，结构简单，具有很强的兼容性。而且所实现的物理不可克隆函数功能的运算结果完全由初始激励和逻辑器件本身的物理特性决定，具有不可复制性和不可预测性；所实现的真随机数发生器功能输出的随机数具有良好的随机性，能够通过国际随机数行业测试标准(NIST统计测试包)。
本发明一种基于混合自治布尔网络的物理不可克隆函数结构和其他物理不可克隆函数结构相比有以下优势：
1、本发明的基于混合布尔网络的多功能物理不可克隆函数装置是一种新型的PUF结构，激励-响应对是随节点数N呈指数级增长，只需要增加少量的节点，就能获得足够多的激励-响应对，当在芯片中集成时，非常节约芯片资源。
2、本发明的基于混合布尔网络的多功能物理不可克隆函数装置全部由简单的逻辑器件组成，很容易在可编程逻辑器件(PLDs)、现场可编程门阵列(FPGAs)和复杂可编程逻辑器件(CPLDs)等电子器件上实现。
3、本发明的基于混合布尔网络的多功能物理不可克隆函数装置能够根据实际需求，实现物理不可克隆函数功能和真随机数发生器功能的相互转换。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的装置及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种基于混合布尔网络的多功能物理不可克隆函数装置，其特征在于，包括：N个布尔节点首尾相连构成环状拓扑结构的混合布尔网络模块和采样模块，所述混合布尔网络模块包括N个异或逻辑门和N个多路复用器，在第一异或逻辑门的输出端设置一个功能转换模块，所述功能转换模块用于实现物理不可克隆函数功能和真随机数发生器功能的相互转换；所述混合布尔网络模块中，各所述布尔节点都设有四个输入端和三个输出端，所述四个输入端分别由一个布尔节点左右相邻的两个布尔节点的输出、初始激励信号和控制延时信号组成，所述控制延时信号是由控制信号经过控制延时模块处理得到；所述三个输出端分别输出到当前布尔节点左右相邻的两个布尔节点的输入端，剩余的一个输出端输出信号至采样模块，所述第一异或逻辑门为所述第一异或逻辑门中的第一个异或逻辑门。
2.根据权利要求1所述的基于混合布尔网络的多功能物理不可克隆函数装置，其特征在于，所述功能转换模块包括一个反相器和一个多路复用器，所述第一异或逻辑门的输出分为两路，一路直接接入所述多路复用器的一个输入端，另一路经过所述反相器处理后再接入所述多路复用器的一个输入端；所述多路复用器的输出接入第一多路复用器的一个输入端；所述多路复用器的功能转换信号控制所述第一异或逻辑门的输出是否进行取反操作：当所述功能转换信号控制所述第一异或逻辑门的输出取反时，实现的是真随机数发生器功能；当所述功能转换信号控制所述第一异或逻辑门的输出不取反时，实现的是物理不可克隆函数功能，所述第一多路复用器为所述多路复用器中的第一个多路复用器。
3.根据权利要求1所述的基于混合布尔网络的多功能物理不可克隆函数装置，其特征在于，所述N个布尔节点中，N为整数，N＞8，且N为3的倍数。
4.根据权利要求1所述的基于混合布尔网络的多功能物理不可克隆函数装置，其特征在于，所述控制延时模块包括S个串联的反相器，S为整数，10≤S≤20，且S为偶数。
5.根据权利要求1所述的基于混合布尔网络的多功能物理不可克隆函数装置，其特征在于，所述采样模块通过外部设置的时钟信号对N个布尔节点的输出进行采样量化，得到N位二进制字符串输出。
6.根据权利要求5所述的基于混合布尔网络的多功能物理不可克隆函数装置，其特征在于，所述外部设置的时钟信号≤200MHz。
7.根据权利要求1所述的基于混合布尔网络的多功能物理不可克隆函数装置，其特征在于，所述采样模块包括D触发器和外部时钟信号单元。
CN202010994384.9A 2020-09-21 2020-09-21 一种基于混合布尔网络的多功能物理不可克隆函数装置 Active CN112084539B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010994384.9A CN112084539B (zh) 2020-09-21 2020-09-21 一种基于混合布尔网络的多功能物理不可克隆函数装置
US17/412,852 US11489681B2 (en) 2020-09-21 2021-08-26 Multifunctional physically unclonable function device based on hybrid Boolean network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010994384.9A CN112084539B (zh) 2020-09-21 2020-09-21 一种基于混合布尔网络的多功能物理不可克隆函数装置

Publications (2)

Publication Number Publication Date
CN112084539A CN112084539A (zh) 2020-12-15
CN112084539B true CN112084539B (zh) 2023-10-20

Family

ID=73739244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010994384.9A Active CN112084539B (zh) 2020-09-21 2020-09-21 一种基于混合布尔网络的多功能物理不可克隆函数装置

Country Status (2)

Country Link
US (1) US11489681B2 (zh)
CN (1) CN112084539B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3981105A4 (en) * 2019-06-07 2023-06-28 Ohio State Innovation Foundation Systems and methods using hybrid boolean networks as physically unclonable functions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7389316B1 (en) * 2004-11-24 2008-06-17 Xilinx, Inc. Method and apparatus for true random number generation
CN107943451A (zh) * 2017-11-20 2018-04-20 西安电子科技大学 基于自治布尔网络结构的真随机数发生器
CN108717353A (zh) * 2018-05-24 2018-10-30 太原理工大学 一种具有检测校正功能的真随机数产生方法与装置
CN110750233A (zh) * 2019-09-19 2020-02-04 太原理工大学 一种基于二输入二输出逻辑门非对称自治布尔网络的随机数发生器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3981105A4 (en) * 2019-06-07 2023-06-28 Ohio State Innovation Foundation Systems and methods using hybrid boolean networks as physically unclonable functions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7389316B1 (en) * 2004-11-24 2008-06-17 Xilinx, Inc. Method and apparatus for true random number generation
CN107943451A (zh) * 2017-11-20 2018-04-20 西安电子科技大学 基于自治布尔网络结构的真随机数发生器
CN108717353A (zh) * 2018-05-24 2018-10-30 太原理工大学 一种具有检测校正功能的真随机数产生方法与装置
CN110750233A (zh) * 2019-09-19 2020-02-04 太原理工大学 一种基于二输入二输出逻辑门非对称自治布尔网络的随机数发生器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨芮等.基于布尔网络的低功耗物理随机数发生器.深圳大学学报（理工版）.2020,第37卷(第01期),全文. *
马荔 ; 张建国 ; 李璞 ; 徐航 ; 王云才 ; .基于自治布尔网络的高速物理随机数发生器研究.中南大学学报(自然科学版).2018,(第04期),全文. *

Also Published As

Publication number Publication date
US20220094561A1 (en) 2022-03-24
US11489681B2 (en) 2022-11-01
CN112084539A (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
US11216252B2 (en) High-speed random number generation method and device
WO2019222866A1 (zh) 一种具有检测校正功能的真随机数产生方法与装置
JP6718096B1 (ja) ２入力ｘｏｒゲートに基づく低消費電力乱数発生装置
CN109460681B (zh) 一种基于延时链的可配置物理不可克隆函数电路
CN112130809B (zh) 一种真随机数发生器
Grujić et al. TROT: A three-edge ring oscillator based true random number generator with time-to-digital conversion
CN113672199A (zh) 一种具备物理不可克隆函数功能的多熵源随机数发生器
Yamamoto et al. Security evaluation of bistable ring PUFs on FPGAs using differential and linear analysis
Mei et al. A highly flexible lightweight and high speed true random number generator on FPGA
CN112084539B (zh) 一种基于混合布尔网络的多功能物理不可克隆函数装置
Lee et al. Implementing a phase detection ring oscillator PUF on FPGA
CN110750233B (zh) 一种基于逻辑门非对称自治布尔网络的随机数发生器
Lu et al. High-efficiency TRNG Design Based on Multi-bit Dual-ring Oscillator
CN110795064A (zh) 一种Gbps量级的高速、实时物理随机数产生方法及装置
CN115758951A (zh) 一种基于多回路布尔振荡环的数字熵源集成电路
Devi et al. Hardware Random Number GeneratorUsing FPGA.
WO2022027325A1 (zh) 一种可重构随机数发生器及其实现方法
Yao et al. DCDRO: A true random number generator based on dynamically configurable dual-output ring oscillator
Sahoo et al. Fault tolerant implementations of delay-based physically unclonable functions on FPGA
Likhithashree et al. Area-efficient physically unclonable functions for FPGA using ring oscillator
CN106293615A (zh) 基于全连网络的真随机数生成器
Zhang et al. Multi-incentive delay-based (MID) PUF
US20230315960A1 (en) Spuf based on combinational logic and scan chain
TWI803351B (zh) 具有物理不可仿製功能的金鑰產生單元、金鑰產生器與電路系統
CN110780846B (zh) 一种由低速物理随机数产生高速物理随机数的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant