JP6718096B1 - ２入力ｘｏｒゲートに基づく低消費電力乱数発生装置 - Google Patents
２入力ｘｏｒゲートに基づく低消費電力乱数発生装置 Download PDFInfo
- Publication number
- JP6718096B1 JP6718096B1 JP2019541452A JP2019541452A JP6718096B1 JP 6718096 B1 JP6718096 B1 JP 6718096B1 JP 2019541452 A JP2019541452 A JP 2019541452A JP 2019541452 A JP2019541452 A JP 2019541452A JP 6718096 B1 JP6718096 B1 JP 6718096B1
- Authority
- JP
- Japan
- Prior art keywords
- input
- random number
- module
- xor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims abstract description 32
- 230000000739 chaotic effect Effects 0.000 claims description 9
- 238000013139 quantization Methods 0.000 claims description 3
- 238000001583 randomness test Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005258 radioactive decay Effects 0.000 description 1
- 238000000528 statistical test Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本発明は、２入力ＸＯＲゲートに基づく低消費電力乱数発生装置を開示し、それは、エントロピーソースモジュール、サンプリングモジュール、およびクロックモジュールで構成される。エントロピーソースモジュールは、１つの２入力ＸＮＯＲゲート（ＸＮＯＲ）、１４個の２入力ＸＯＲゲート（ＸＯＲ）、および１つの３入力ＸＯＲゲート（ＸＯＲ）で構成される。サンプリングモジュールはＤフリップフロップで構成され、フリップフロップはクロックの制御下で信号をサンプリングおよび量子化し、そして乱数列を発生する。クロックモジュールはサンプリングモジュールにクロックを供給する。本発明は０〜８００Ｍｂｉｔ／ｓの高品質乱数を発生し、ＮＩＳＴ、ＤｉｅｈａｒｄおよびＴｅｓｔＵ０１のような国際規格のランダム性試験に合格することができ、そして本発明は３入力ＸＯＲ論理ゲートより速い速度および低い電力消費を有する。
Description
本発明は、デジタル回路統合の分野に属し、構造がシンプルで、電力消費が低い乱数発生
装置である。
装置である。
乱数は暗号化において重要な役割を果たし、ほとんどすべての暗号化アルゴリズムは攻撃
者に秘密にされなければならないいくつかのデータを使用し、ワンタイムパッドについて
、そのセキュリティは、対称暗号化アルゴリズム（ＤＥＳ、ＡＥＳなど）の鍵および非対
称暗号化アルゴリズム（ＤＳＡ、ＤＳＡなど）の鍵ペアを含む鍵に依存し、これらの鍵は
乱数でなければならない。
者に秘密にされなければならないいくつかのデータを使用し、ワンタイムパッドについて
、そのセキュリティは、対称暗号化アルゴリズム（ＤＥＳ、ＡＥＳなど）の鍵および非対
称暗号化アルゴリズム（ＤＳＡ、ＤＳＡなど）の鍵ペアを含む鍵に依存し、これらの鍵は
乱数でなければならない。
乱数を発生する方法は２つあり、１つはソフトウェアによる方法、もう１つは自然界にお
ける物理的なランダムプロセス（熱雑音、宇宙雑音、放射性崩壊など）による方法である
。前者の場合、乱数列の発生は、使用されるアルゴリズムと初期シードに依存し、かつ、
一定の周期性を持つため、疑似乱数と呼ばれる。攻撃者が疑似乱数の発生パターンを予測
すると、システム全体のセキュリティが脅かされる。
ける物理的なランダムプロセス（熱雑音、宇宙雑音、放射性崩壊など）による方法である
。前者の場合、乱数列の発生は、使用されるアルゴリズムと初期シードに依存し、かつ、
一定の周期性を持つため、疑似乱数と呼ばれる。攻撃者が疑似乱数の発生パターンを予測
すると、システム全体のセキュリティが脅かされる。
真の乱数は、電子デバイス自体の物理的特性に基づいて発生され、周期性はなく、予測不
可能であり、そして本当に安全である。物理乱数を発生するために一般的に使用される方
法は、主に、増幅雑音法、発振器サンプリング法およびカオス回路である。回路内の熱雑
音は小さいため、増幅が必要であり、発振サンプリングは、Ｄフリップフロップを介して
２つの独立した発振信号をデジタル的に混合し、高周波信号を低周波信号でサンプリング
し、該方法により発生された乱数の通過率が低く、後処理が必要であり、カオス回路の予
測不可能性および初期条件に対する敏感な依存性によって発生された乱数のランダム特性
は理想的ではない。上記の３つの方法は、乱数の発生と適用と共に制限が生じる。
可能であり、そして本当に安全である。物理乱数を発生するために一般的に使用される方
法は、主に、増幅雑音法、発振器サンプリング法およびカオス回路である。回路内の熱雑
音は小さいため、増幅が必要であり、発振サンプリングは、Ｄフリップフロップを介して
２つの独立した発振信号をデジタル的に混合し、高周波信号を低周波信号でサンプリング
し、該方法により発生された乱数の通過率が低く、後処理が必要であり、カオス回路の予
測不可能性および初期条件に対する敏感な依存性によって発生された乱数のランダム特性
は理想的ではない。上記の３つの方法は、乱数の発生と適用と共に制限が生じる。
ＸＯＲ論理デバイスの理想的でない特性（劣化効果、非線形時間遅延、短パルス抑制など
）を使用して物理的なランダムプロセス（位相雑音またはカオス信号など）を発生し、そ
れらから乱数列を抽出し、物理乱数を発生する新しい方法になる。
）を使用して物理的なランダムプロセス（位相雑音またはカオス信号など）を発生し、そ
れらから乱数列を抽出し、物理乱数を発生する新しい方法になる。
現在、論理デバイスを使用して物理乱数を生成することは、３入力ＸＮＯＲおよび３入力
ＸＯＲゲート論理回路を採用して、ブールネットワークを形成し、カオス信号を生成し、
そしてカオス信号をサンプリングおよび量子化して乱数を発生することが多い。しかしな
がら、この方式で発生された物理乱数は効果的ではなく、乱数の品質をさらに向上させる
ために後処理が必要になることが多い。かつ、構造が複雑で消費電力が大きい。
ＸＯＲゲート論理回路を採用して、ブールネットワークを形成し、カオス信号を生成し、
そしてカオス信号をサンプリングおよび量子化して乱数を発生することが多い。しかしな
がら、この方式で発生された物理乱数は効果的ではなく、乱数の品質をさらに向上させる
ために後処理が必要になることが多い。かつ、構造が複雑で消費電力が大きい。
したがって、構造が簡単で、後処理がなく、消費電力が低く、乱数で試験可能な乱数発生
装置を発明することは非常に重要である。
装置を発明することは非常に重要である。
本発明の目的は、既存の乱数発生装置の構造が複雑で、消費電力が高く、発生速度が低
いという欠点を解決するために、統合された低消費電力の物理乱数装置を提供することで
ある。本発明のエントロピーソースモジュールおよびサンプリングモジュールはすべてデ
ジタル論理デバイスから構成され、構造がシンプルで、製造コストが低い。さらに、本発
明のエントロピーソースモジュールは、１つの２入力ＸＮＯＲゲート（ＸＮＯＲ）、１４
個の２入力ＸＯＲゲート（ＸＯＲ）、および１つの３入力ＸＯＲゲート（ＸＯＲ）から構
成され、３入力ＸＮＯＲゲート（ＸＮＯＲ）および３入力ＸＯＲゲート（ＸＯＲ）により
自律型ブールネットワークを形成すると比較して、本発明は、２入力論理ゲートデバイス
を使用して、等しい品質のカオス信号を生成する場合に電力消費レベルを大幅に低減でき
、３入力シングルノードの平均消費電力が２入力シングルノードの約２．３倍であるため
（Ｃａｎｄｅｎｃｅソフトウェアシミュレーションによって導き出される）、１６ノード
２入力ブールネットワーク回路は３入力ブール回路よりはるかに少ない電力を消費する。
いという欠点を解決するために、統合された低消費電力の物理乱数装置を提供することで
ある。本発明のエントロピーソースモジュールおよびサンプリングモジュールはすべてデ
ジタル論理デバイスから構成され、構造がシンプルで、製造コストが低い。さらに、本発
明のエントロピーソースモジュールは、１つの２入力ＸＮＯＲゲート（ＸＮＯＲ）、１４
個の２入力ＸＯＲゲート（ＸＯＲ）、および１つの３入力ＸＯＲゲート（ＸＯＲ）から構
成され、３入力ＸＮＯＲゲート（ＸＮＯＲ）および３入力ＸＯＲゲート（ＸＯＲ）により
自律型ブールネットワークを形成すると比較して、本発明は、２入力論理ゲートデバイス
を使用して、等しい品質のカオス信号を生成する場合に電力消費レベルを大幅に低減でき
、３入力シングルノードの平均消費電力が２入力シングルノードの約２．３倍であるため
（Ｃａｎｄｅｎｃｅソフトウェアシミュレーションによって導き出される）、１６ノード
２入力ブールネットワーク回路は３入力ブール回路よりはるかに少ない電力を消費する。
本発明の技術的解決手段は、以下のとおりである。
２入力ＸＯＲゲートに基づく低消費電力乱数発生装置であって、
エントロピーソースモジュール１００、エントロピーサンプリングモジュール２００、お
よびクロックモジュール３００を含む、
このうち、
前記エントロピーソースモジュール１００は、カオス信号を発生するために使用される、
前記エントロピーサンプリングモジュール２００は、エントロピーソースモジュール１
００によって発生された信号をサンプリングし、そして量子化し、乱数列を生成するため
に使用される、
前記クロックモジュール３００は、エントロピーサンプリングモジュール２００にクロッ
ク信号を供給するために使用される。
２入力ＸＯＲゲートに基づく低消費電力乱数発生装置であって、
エントロピーソースモジュール１００、エントロピーサンプリングモジュール２００、お
よびクロックモジュール３００を含む、
このうち、
前記エントロピーソースモジュール１００は、カオス信号を発生するために使用される、
前記エントロピーサンプリングモジュール２００は、エントロピーソースモジュール１
００によって発生された信号をサンプリングし、そして量子化し、乱数列を生成するため
に使用される、
前記クロックモジュール３００は、エントロピーサンプリングモジュール２００にクロッ
ク信号を供給するために使用される。
前記エントロピーソースモジュール１００の構造は、１５個の２入力論理デバイスで構成
された１５個のノードおよび１つの３入力ＸＯＲ論理ゲート１０３から構成され、前記１
５個のノード構造は、１つの２入力ＸＮＯＲ論理ゲート１０２および１４個の２入力ＸＯ
Ｒ論理ゲート１０１でエンドツイエンド接続され、２入力ＸＮＯＲ論理ゲート１０２を中
心にして、両側に７つの２入力ＸＯＲ論理ゲート１０１がそれぞれ分配され、一方の側の
２入力ＸＯＲ論理ゲート１０１は、１ノード１０１−１から７ノード１０１−７に従って
近くから遠くまで配置され、他方の側の２入力ＸＯＲ論理ゲート１０１は、１４ノード１
０１−１４から８ノード１０１−８に従って近くから遠くまで配置され、かつ、７ノード
１０１−７と８ノード１０１−８は隣接ノードとし、１５個のノードのそれぞれの２つの
入力端は、それぞれ左右の隣接ノードの出力端に接続され、ノード１０２ＸＮＯＲ論理ゲ
ート（ＸＮＯＲ）、６ノード１０１−６、９ノード１０１−９ＸＯＲ論理ゲート（ＸＯＲ
）の出力端は、それぞれ３入力ＸＯＲ論理ゲート１０３の入力端に接続され、３入力ＸＯ
Ｒ論理ゲート１０３（ＸＯＲ）の出力端は、エントロピーサンプリングモジュール２００
に接続され、サンプリングおよび量子化を行う。
された１５個のノードおよび１つの３入力ＸＯＲ論理ゲート１０３から構成され、前記１
５個のノード構造は、１つの２入力ＸＮＯＲ論理ゲート１０２および１４個の２入力ＸＯ
Ｒ論理ゲート１０１でエンドツイエンド接続され、２入力ＸＮＯＲ論理ゲート１０２を中
心にして、両側に７つの２入力ＸＯＲ論理ゲート１０１がそれぞれ分配され、一方の側の
２入力ＸＯＲ論理ゲート１０１は、１ノード１０１−１から７ノード１０１−７に従って
近くから遠くまで配置され、他方の側の２入力ＸＯＲ論理ゲート１０１は、１４ノード１
０１−１４から８ノード１０１−８に従って近くから遠くまで配置され、かつ、７ノード
１０１−７と８ノード１０１−８は隣接ノードとし、１５個のノードのそれぞれの２つの
入力端は、それぞれ左右の隣接ノードの出力端に接続され、ノード１０２ＸＮＯＲ論理ゲ
ート（ＸＮＯＲ）、６ノード１０１−６、９ノード１０１−９ＸＯＲ論理ゲート（ＸＯＲ
）の出力端は、それぞれ３入力ＸＯＲ論理ゲート１０３の入力端に接続され、３入力ＸＯ
Ｒ論理ゲート１０３（ＸＯＲ）の出力端は、エントロピーサンプリングモジュール２００
に接続され、サンプリングおよび量子化を行う。
前記エントロピーソースモジュール１００は１６個のノードから構成され、そのうちの
１５個のノードはエンドツイエンド接続され、他の１つのノードはそのうちの３つのノー
ドに対してＸＯＲ処理を行い、デジタル論理回路における論理ゲートの理想的ではない特
性（劣化効果、非線形時間遅延および短パルス抑制など）およびシステムノイズの影響を
使用し、各論理ゲート間の伝播遅延は異なり、ノードの出力はエントロピーソースとして
カオス的ダイナミクスを示す。
１５個のノードはエンドツイエンド接続され、他の１つのノードはそのうちの３つのノー
ドに対してＸＯＲ処理を行い、デジタル論理回路における論理ゲートの理想的ではない特
性（劣化効果、非線形時間遅延および短パルス抑制など）およびシステムノイズの影響を
使用し、各論理ゲート間の伝播遅延は異なり、ノードの出力はエントロピーソースとして
カオス的ダイナミクスを示す。
前記サンプリングモジュール２００には２つの信号入力端および１つの信号出力端が設
けられ、そのうちの１つの入力信号は３入力ＸＯＲゲート１０３の出力端に接続され、別
の入力信号はクロックモジュール３００に接続され、したがって、クロックの制御下で、
サンプリングモジュールの出力端は入力信号に対するサンプリングおよび量子化を完了し
た後、出力端で安定したランダムビットストリームを出力する。
けられ、そのうちの１つの入力信号は３入力ＸＯＲゲート１０３の出力端に接続され、別
の入力信号はクロックモジュール３００に接続され、したがって、クロックの制御下で、
サンプリングモジュールの出力端は入力信号に対するサンプリングおよび量子化を完了し
た後、出力端で安定したランダムビットストリームを出力する。
本発明は、適用ときに以下のステップを採用する、
（１）デジタル論理回路の非線形特性（劣化効果、非線形時間遅延、短パルス抑制など
）およびシステムノイズの影響を使用すると、各論理ゲートの遅延伝送時間は異なり、16
個のノードが乱数エントロピーソースとして相互作用する。このうち、前記１６個のノー
ドは、１つの２入力ＸＮＯＲゲートからなるノードと、エンドツイエンド接続された１４
個の２入力ＸＯＲゲートからなるノードと、１つの３入力ＸＯＲゲートからなるノードと
、を含み、このうち、エンドツイエンド接続された１５個のノードに、隣接する２つのノ
ードの出力を該ノードの入力とし、前記ＸＮＯＲ論理ゲートは発振機能を有し、このうち
、ノード１０２、１０１−６、および１０１−９という３つのノードの出力端は、３入力
ＸＯＲゲートの入力端として使用され、該３入力ＸＯＲゲートの出力端は、発生された信
号をサンプリングおよび量子化するためにサンプリングモジュールに接続される。
（１）デジタル論理回路の非線形特性（劣化効果、非線形時間遅延、短パルス抑制など
）およびシステムノイズの影響を使用すると、各論理ゲートの遅延伝送時間は異なり、16
個のノードが乱数エントロピーソースとして相互作用する。このうち、前記１６個のノー
ドは、１つの２入力ＸＮＯＲゲートからなるノードと、エンドツイエンド接続された１４
個の２入力ＸＯＲゲートからなるノードと、１つの３入力ＸＯＲゲートからなるノードと
、を含み、このうち、エンドツイエンド接続された１５個のノードに、隣接する２つのノ
ードの出力を該ノードの入力とし、前記ＸＮＯＲ論理ゲートは発振機能を有し、このうち
、ノード１０２、１０１−６、および１０１−９という３つのノードの出力端は、３入力
ＸＯＲゲートの入力端として使用され、該３入力ＸＯＲゲートの出力端は、発生された信
号をサンプリングおよび量子化するためにサンプリングモジュールに接続される。
（２）良好なランダム特性を有するビットストリームを得るために、クロック信号を使
用してステップ（１）のエントロピーソース出力に対してサンプリングモジュールによっ
てサンプリングする。
用してステップ（１）のエントロピーソース出力に対してサンプリングモジュールによっ
てサンプリングする。
前記乱数発生装置はデジタル論理ゲートで構成され、構造がシンプルで、実現しやすく
、消費電力が低く、乱数のチップ化を実現するための基礎を築く。
、消費電力が低く、乱数のチップ化を実現するための基礎を築く。
さらに、前記クロック信号は外部クロックによって供給され、クロック信号は≦１ＧＨｚ
である。
である。
さらに、前記エントロピーサンプリングモジュールは、Ｄフリップフロップによって実現
され、Ｄフリップフロップに、外部クロック信号に接続されたクロック信号出力端があり
、Ｄフリップフロップの信号出力端はエントロピーソース信号の出力端に接続される。
され、Ｄフリップフロップに、外部クロック信号に接続されたクロック信号出力端があり
、Ｄフリップフロップの信号出力端はエントロピーソース信号の出力端に接続される。
本発明の提供する２入力ＸＯＲ論理ゲートに基づく低消費電力乱数発生装置の利点およ
び好ましい効果は以下のとおりである。
び好ましい効果は以下のとおりである。
第一、発生された乱数列は周期性がなく、後処理が不要で、クロック周波数を調整する
ことで、国際乱数業界試験規格（ＮＩＳＴ、ＤｉｅｈａｒｄおよびＴｅｓｔＵ０１統計試
験）に合格することができる良好なランダム特性を有する０〜８００Ｍｂｉｔ／ｓの乱数
を発生することができる。
ことで、国際乱数業界試験規格（ＮＩＳＴ、ＤｉｅｈａｒｄおよびＴｅｓｔＵ０１統計試
験）に合格することができる良好なランダム特性を有する０〜８００Ｍｂｉｔ／ｓの乱数
を発生することができる。
第二、システムサンプリングモジュールはＤフリップフロップを使用するが、フリップ
フロップの動作中、入力端の信号はクロックの立ち上がりエッジが到来する前とクロック
の立ち上がりエッジが到来するまでの期間に安定状態を保つ必要があり、満たされないと
、フリップフロップは準安定状態になり、システムのランダム性をさらに増加する。
フロップの動作中、入力端の信号はクロックの立ち上がりエッジが到来する前とクロック
の立ち上がりエッジが到来するまでの期間に安定状態を保つ必要があり、満たされないと
、フリップフロップは準安定状態になり、システムのランダム性をさらに増加する。
第三、システムは論理デバイスからなる回路を使用し、構造がシンプルで、実現しやす
く、そして異なるプログラム可能な集積回路と互換性があり、広い適用性を有する。
く、そして異なるプログラム可能な集積回路と互換性があり、広い適用性を有する。
第四、３入力ＸＮＯＲゲートおよびＸＯＲゲートからなるエントロピーソースと比較し
て、本発明に使用される構造は、電力消費が低く、チップ化を実現しやすく、そして良好
なロバスト性および堅牢性を有し、外部干渉に対して敏感ではない。
て、本発明に使用される構造は、電力消費が低く、チップ化を実現しやすく、そして良好
なロバスト性および堅牢性を有し、外部干渉に対して敏感ではない。
以下は具体的な実施形態を参照して本発明をさらに詳細に説明する。
図１に示すとおり、本発明は、エントロピーソースモジュール１００、エントロピーサン
プリングモジュール２００、クロックモジュール３００を含む。
プリングモジュール２００、クロックモジュール３００を含む。
図２に示すのは本発明の提供する２入力ＸＯＲゲートに基づく低消費電力乱数発生装置の
回路構造図であり、具体的な発生方法のステップは以下のとおりである。
回路構造図であり、具体的な発生方法のステップは以下のとおりである。
ステップ１、デジタル論理回路におけるＸＯＲゲートの非線形特性（劣化効果、非線形時
間遅延、短パルス抑制など）、システムノイズの影響、および各論理ゲートの異なる遅延
伝送時間を利用し、乱数エントロピーソース１００として、乱数エントロピーソース１０
０は１６個のノードからなり、このうち、ノード１０２は２入力ＸＮＯＲ論理ゲートであ
り、ノード１０１は２入力ＸＯＲ論理ゲートであり、ノード１０３もＸＯＲ論理ゲートで
ある。１０１と１０２はエンドツイエンド接続された２入力論理ゲートであり、１０３は
３入力ＸＯＲ論理ゲートである。
間遅延、短パルス抑制など）、システムノイズの影響、および各論理ゲートの異なる遅延
伝送時間を利用し、乱数エントロピーソース１００として、乱数エントロピーソース１０
０は１６個のノードからなり、このうち、ノード１０２は２入力ＸＮＯＲ論理ゲートであ
り、ノード１０１は２入力ＸＯＲ論理ゲートであり、ノード１０３もＸＯＲ論理ゲートで
ある。１０１と１０２はエンドツイエンド接続された２入力論理ゲートであり、１０３は
３入力ＸＯＲ論理ゲートである。
ステップ１に示すように、前記２入力ＸＯＲ論理ゲート１０１と２入力ＸＯＲ論理ゲート
１０２はエンドツイエンド接続され、各ノードの入力端はそれぞれ左右の２つのノードの
出力端に接続され、すなわち、２入力ＸＮＯＲ論理ゲート１０２の２つの入力端はＸＯＲ
論理ゲート１０１−１、１０１−１４の出力端に接続され、ＸＯＲ論理ゲート１０１−１
の２つの入力端はＸＮＯＲ論理ゲート１０２、１０１−２の出力端に接続され、ＸＯＲ論
理ゲート１０１−１４の２つの入力端はＸＮＯＲ論理ゲート１０２、１０１−１３の出力
端に接続され、同様に、ＸＯＲ論理ゲートの２つの入力端はそれぞれ隣接するＸＯＲゲー
トの２つの出力端に接続される。
１０２はエンドツイエンド接続され、各ノードの入力端はそれぞれ左右の２つのノードの
出力端に接続され、すなわち、２入力ＸＮＯＲ論理ゲート１０２の２つの入力端はＸＯＲ
論理ゲート１０１−１、１０１−１４の出力端に接続され、ＸＯＲ論理ゲート１０１−１
の２つの入力端はＸＮＯＲ論理ゲート１０２、１０１−２の出力端に接続され、ＸＯＲ論
理ゲート１０１−１４の２つの入力端はＸＮＯＲ論理ゲート１０２、１０１−１３の出力
端に接続され、同様に、ＸＯＲ論理ゲートの２つの入力端はそれぞれ隣接するＸＯＲゲー
トの２つの出力端に接続される。
本発明は、ＸＯＲ論理ゲートの６ノード１０１−６、９ノード１０１−９およびＸＮＯＲ
論理ゲートからなる０ノード１０２の出力端を３入力ＸＯＲ論理ゲート１０３の入力端と
し、その目的は、０と１の比率がより一様な乱数列を生成することである。
論理ゲートからなる０ノード１０２の出力端を３入力ＸＯＲ論理ゲート１０３の入力端と
し、その目的は、０と１の比率がより一様な乱数列を生成することである。
エントロピーソース１００は、外部クロックによって駆動されず、論理回路内のデバイス
の非線形特性によって非周期的で予測不可能な信号を発生する。
の非線形特性によって非周期的で予測不可能な信号を発生する。
ステップ２、エントロピーソース信号、すなわち３入力ＸＯＲ論理ゲート１０３の出力端
を、エントロピーサンプリングモジュール２００の入力端に接続され、エントロピーサン
プリングモジュール２００によってサンプリングし、それによって乱数が安定したビット
ストリームを出力する。
を、エントロピーサンプリングモジュール２００の入力端に接続され、エントロピーサン
プリングモジュール２００によってサンプリングし、それによって乱数が安定したビット
ストリームを出力する。
エントロピーサンプリングモジュール２００は、Ｄフリップフロップによって実現され、
Ｄフリップフロップのクロック信号入力端は外部クロック信号、すなわちクロックモジュ
ール３００に接続され、同時に信号の入力端は上位原信号の出力端に接続される。
Ｄフリップフロップのクロック信号入力端は外部クロック信号、すなわちクロックモジュ
ール３００に接続され、同時に信号の入力端は上位原信号の出力端に接続される。
クロックモジュール３００の主な機能は、エントロピーサンプリングモジュール２００に
外部クロック信号を供給することである。
外部クロック信号を供給することである。
以上のステップを実施することにより、外部クロックの周波数、すなわち乱数の発生速度
を変えることで、国際乱数業界試験規格（ＮＩＳＴ試験、Ｄｉｅｈａｒｄ試験およびＴｅ
ｓｔＵ０１試験）に合格することができる周波数範囲が０〜８００ＭＨｚの乱数を発生す
ることができる。
を変えることで、国際乱数業界試験規格（ＮＩＳＴ試験、Ｄｉｅｈａｒｄ試験およびＴｅ
ｓｔＵ０１試験）に合格することができる周波数範囲が０〜８００ＭＨｚの乱数を発生す
ることができる。
表１、表２、表３はそれぞれ、本発明について、８００ＭＨｚのクロック周波数で８００
Ｍｂｐｓのランダムデータを発生してＮＩＳＴ、Ｄｉｅｈａｒｄ、およびＴｅｓｔＵ０１
試験を行う試験結果である。ＮＩＳＴ試験のために、１Ｍｂｉｔの容量を持つ１０００セ
ットの８００Ｍｂｐｓ乱数列を収集した。有意水準は０．０１であり、各試験について０
．０１より大きいＰ値および０．９８５６より大きい合格率を必要とする。Ｄｉｅｈａｒ
ｄ試験のために、有意水準０．０１で１Ｇｂｉｔの８００Ｍｂｐｓの乱数列を収集し、各
試験について０．０１を超え０．９９未満のＰ値を必要とする。ＴｅｓｔＵ０１のすべて
の試験に合格した。最終結果は乱数試験標準に合格したことを示し、本方法によって発生
された乱数のランダム性が高いことを証明した。
Ｍｂｐｓのランダムデータを発生してＮＩＳＴ、Ｄｉｅｈａｒｄ、およびＴｅｓｔＵ０１
試験を行う試験結果である。ＮＩＳＴ試験のために、１Ｍｂｉｔの容量を持つ１０００セ
ットの８００Ｍｂｐｓ乱数列を収集した。有意水準は０．０１であり、各試験について０
．０１より大きいＰ値および０．９８５６より大きい合格率を必要とする。Ｄｉｅｈａｒ
ｄ試験のために、有意水準０．０１で１Ｇｂｉｔの８００Ｍｂｐｓの乱数列を収集し、各
試験について０．０１を超え０．９９未満のＰ値を必要とする。ＴｅｓｔＵ０１のすべて
の試験に合格した。最終結果は乱数試験標準に合格したことを示し、本方法によって発生
された乱数のランダム性が高いことを証明した。
以上の説明から明らかなように、本発明は技術的に実行可能であり、ＣＰＬＤ、ＦＰＧＡ
などのプログラマブル論理回路上で実施することができ、その回路構造はシンプルで、設
定しやすく、電力消費は低く、コストは低い。これは、通信を暗号化するアプリケーショ
ンシステムにとって特に重要であり、これにより、システムのセキュリティをさらに向上
させる。
などのプログラマブル論理回路上で実施することができ、その回路構造はシンプルで、設
定しやすく、電力消費は低く、コストは低い。これは、通信を暗号化するアプリケーショ
ンシステムにとって特に重要であり、これにより、システムのセキュリティをさらに向上
させる。
以上の前記特定の実施例は、本発明の目的、技術的解決手段および有利な効果と共にさら
に詳細に説明され、そして、上記の説明は、本発明の特定の実施形態に過ぎず、本発明を
限定することを意図するものではなく、本発明の精神および範囲内で行われる任意の修正
、等価の置換、改良などは本発明の範囲内に含まれることが理解されたい。
表１
表２
表３
に詳細に説明され、そして、上記の説明は、本発明の特定の実施形態に過ぎず、本発明を
限定することを意図するものではなく、本発明の精神および範囲内で行われる任意の修正
、等価の置換、改良などは本発明の範囲内に含まれることが理解されたい。
表１
表２
表３
Claims (4)
- ２入力ＸＯＲゲートに基づく低消費電力乱数発生装置であって、
エントロピーソースモジュール（１００）、エントロピーサンプリングモジュール（２０
０）、およびクロックモジュール（３００）を含み、
前記エントロピーソースモジュール（１００）は、カオス信号を発生するために使用さ
れ、
前記エントロピーサンプリングモジュール（２００）は、エントロピーソースモジュー
ル（１００）によって発生された信号をサンプリングし、量子化し、乱数列を発生するた
めに使用され、
前記クロックモジュール（３００）は、エントロピーサンプリングモジュール（２００
）にクロック信号を供給するために使用され、
前記エントロピーソースモジュール（１００）の構造は、１５個の２入力論理デバイス
で構成された１５個のノードおよび１つの３入力ＸＯＲ論理ゲート（１０３）から構成さ
れ、前記１５個のノード構造は、１つの２入力ＸＮＯＲ論理ゲート（１０２）および１４
個の２入力ＸＮＯＲ）論理ゲート（１０１）でエンドツイエンド接続され、２入力ＸＮＯ
Ｒ論理ゲート（１０２）を中心にして、両側に７つの２入力ＸＯＲ論理ゲート（１０１）
がそれぞれ分配され、一方の側の２入力ＸＯＲ論理ゲート（１０１）は、１ノード（１０
１−１）から７ノード（１０１−７）に従って近くから遠くまで配置され、他方の側の２
入力ＸＯＲ論理ゲート（１０１）は、１４ノード（１０１−１４）から８ノード（１０１
−８）に従って近くから遠くまで配置され、かつ、７ノード（１０１−７）と８ノード（
１０１−８）は隣接ノードとし、１５個のノードのそれぞれの２つの入力端は、それぞれ
左右の隣接ノードの出力端に接続され、ノード（１０２）ＸＮＯＲ論理ゲート（ＸＮＯＲ
）、６ノード（１０１−６）、９ノード（１０１−９）ＸＯＲ論理ゲート（ＸＯＲ）の出
力端は、それぞれ３入力ＸＯＲ論理ゲート（１０３）の入力端に接続され、３入力ＸＯＲ
論理ゲート（１０３）の出力端は、エントロピーサンプリングモジュール（２００）に接
続され、サンプリングおよび量子化を行う、
ことを特徴とする、２入力ＸＯＲゲートに基づく低消費電力乱数発生装置。 - 前記エントロピーサンプリングモジュール（２００）は、Ｄフリップフロップによって実
現され、Ｄフリップフロップのクロック信号出力端は外部クロック信号に接続される、こ
とを特徴とする、
請求項１に記載の２入力ＸＯＲゲートに基づく低消費電力乱数発生装置。 - 前記Ｄフリップフロップの信号入力端は、エントロピーソースノードの出力端に接続され
、Ｄフリップフロップによって出力信号に対してサンプリングおよび量子化し、出力端か
ら出力されたシーケンスは良好なランダム性を有する、ことを特徴とする、
請求項２に記載の２入力ＸＯＲゲートに基づく低消費電力乱数発生装置。 - 前記クロックモジュール（３００）は外部クロックを使用し、外部クロックは１ＧＨｚ以
下のクロック信号を供給する、ことを特徴とする、
請求項１〜３のいずれか１項に記載の２入力ＸＯＲゲートに基づく低消費電力乱数発生装
置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810329342.6 | 2018-04-13 | ||
| CN201810329342.6A CN108509180B (zh) | 2018-04-13 | 2018-04-13 | 一种基于二输入异或门低功耗随机数产生装置 |
| PCT/CN2018/000398 WO2019195953A1 (zh) | 2018-04-13 | 2018-11-26 | 一种基于二输入异或门低功耗随机数产生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6718096B1 true JP6718096B1 (ja) | 2020-07-08 |
| JP2020522771A JP2020522771A (ja) | 2020-07-30 |
Family
ID=63381648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019541452A Expired - Fee Related JP6718096B1 (ja) | 2018-04-13 | 2018-11-26 | ２入力ｘｏｒゲートに基づく低消費電力乱数発生装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6718096B1 (ja) |
| CN (1) | CN108509180B (ja) |
| WO (1) | WO2019195953A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108509180B (zh) * | 2018-04-13 | 2021-04-06 | 太原理工大学 | 一种基于二输入异或门低功耗随机数产生装置 |
| CN110750233B (zh) * | 2019-09-19 | 2021-06-22 | 太原理工大学 | 一种基于逻辑门非对称自治布尔网络的随机数发生器 |
| CN110739965B (zh) * | 2019-09-20 | 2023-05-16 | 太原理工大学 | 一种相位噪声非线性放大方法及装置 |
| CN110795064B (zh) * | 2019-09-29 | 2023-03-21 | 太原理工大学 | 一种Gbps量级的高速、实时物理随机数产生方法及装置 |
| CN110727157B (zh) * | 2019-10-31 | 2021-12-28 | 太原理工大学 | 一种布尔混沌光的产生装置 |
| CN111555874B (zh) * | 2020-05-12 | 2023-04-11 | 合肥硅臻芯片技术有限公司 | 随机数发生器及其量子熵源芯片与驱动电路 |
| TWI837539B (zh) * | 2021-11-04 | 2024-04-01 | 智能資安科技股份有限公司 | 電子系統及電子裝置 |
| CN116860206B (zh) * | 2023-07-24 | 2024-03-22 | 山西工程科技职业大学 | 一种基于自治亚稳态电路的真随机数发生器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3604674B2 (ja) * | 2001-09-26 | 2004-12-22 | 株式会社東芝 | 乱数生成回路 |
| JP5794741B2 (ja) * | 2009-11-25 | 2015-10-14 | アクララ・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＡｃｌａｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＬＬＣ． | 乱数発生器 |
| CN101788899B (zh) * | 2010-01-08 | 2011-08-24 | 浙江大学 | 一种低功耗数字真随机源 |
| JP5813380B2 (ja) * | 2011-06-03 | 2015-11-17 | 株式会社東芝 | 半導体記憶装置 |
| US9189201B2 (en) * | 2011-09-20 | 2015-11-17 | Qualcomm Incorporated | Entropy source with magneto-resistive element for random number generator |
| JP6034153B2 (ja) * | 2012-11-21 | 2016-11-30 | 株式会社東芝 | 乱数生成回路 |
| US9092284B2 (en) * | 2013-09-25 | 2015-07-28 | Netronome Systems, Inc. | Entropy storage ring having stages with feedback inputs |
| CN103885747B (zh) * | 2014-02-27 | 2017-01-11 | 浙江大学 | 低功耗随机数发生器 |
| CN105739946A (zh) * | 2014-12-08 | 2016-07-06 | 展讯通信（上海）有限公司 | 随机数生成方法及装置 |
| CN105138307B (zh) * | 2015-10-19 | 2018-02-27 | 太原理工大学 | 一种基于相位噪声的可集成真随机数产生方法及装置 |
| CN205015881U (zh) * | 2015-10-19 | 2016-02-03 | 太原理工大学 | 一种基于相位噪声的可集成真随机数产生装置 |
| CN106293616B (zh) * | 2016-08-12 | 2018-11-20 | 西安电子科技大学 | 基于时延反馈振荡器的真随机数生成器 |
| CN107038015B (zh) * | 2016-11-18 | 2020-04-07 | 杭州电子科技大学 | 一种高速真随机数发生器 |
| CN106775583B (zh) * | 2016-11-18 | 2019-03-05 | 杭州电子科技大学 | 一种高速真随机数的产生方法 |
| CN108509180B (zh) * | 2018-04-13 | 2021-04-06 | 太原理工大学 | 一种基于二输入异或门低功耗随机数产生装置 |
-
2018
- 2018-04-13 CN CN201810329342.6A patent/CN108509180B/zh active Active
- 2018-11-26 WO PCT/CN2018/000398 patent/WO2019195953A1/zh active Application Filing
- 2018-11-26 JP JP2019541452A patent/JP6718096B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020522771A (ja) | 2020-07-30 |
| CN108509180B (zh) | 2021-04-06 |
| CN108509180A (zh) | 2018-09-07 |
| WO2019195953A1 (zh) | 2019-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6718096B1 (ja) | ２入力ｘｏｒゲートに基づく低消費電力乱数発生装置 | |
| CN108345446B (zh) | 一种高速随机数产生方法及装置 | |
| WO2019222866A1 (zh) | 一种具有检测校正功能的真随机数产生方法与装置 | |
| Della Sala et al. | A novel ultra-compact FPGA-compatible TRNG architecture exploiting latched ring oscillators | |
| JP2012186809A (ja) | 乱数を発生させるための装置および方法 | |
| US7602219B2 (en) | Inverting cell | |
| CN110071803B (zh) | 一种纯数字电路真随机数发生器 | |
| Gupta et al. | FPGA implementation of chaos‐based high‐speed true random number generator | |
| CN105138307A (zh) | 一种基于相位噪声的可集成真随机数产生方法及装置 | |
| Zode et al. | FPGA based novel true random number generator using LFSR with dynamic seed | |
| Tao et al. | FPGA based true random number generators using non-linear feedback ring oscillators | |
| Addabbo et al. | Lightweight true random bit generators in PLDs: Figures of merit and performance comparison | |
| Bahadur et al. | Reconfigurable side channel attack resistant true random number generator | |
| CN205015881U (zh) | 一种基于相位噪声的可集成真随机数产生装置 | |
| Addabbo et al. | Digital nonlinear oscillators in PLDs: Pitfalls and open perspectives for a novel class of true random number generators | |
| CN110795064B (zh) | 一种Gbps量级的高速、实时物理随机数产生方法及装置 | |
| Zacharias et al. | Chaotic ring oscillator based true random number generator implementations in fpga | |
| Gupta et al. | Efficient design of chaos based 4 bit true random number generator on FPGA | |
| CN112084539B (zh) | 一种基于混合布尔网络的多功能物理不可克隆函数装置 | |
| Devi et al. | Hardware random number generator using FPGA | |
| Sivaraman et al. | Design and analysis of ring oscillator influenced beat frequency detection for true random number generation on fpga | |
| KR101127961B1 (ko) | 오실레이터 샘플링 방법을 이용한 실난수 발생 장치 | |
| CN110795063B (zh) | 一种功耗和速率可调的物理随机数发生方法 | |
| Xu et al. | An ultra-low energy PUF matching security platform using programmable delay lines | |
| Tanasyuk et al. | Parameterized FPGA-based implementation of cryptographic hash functions using cellular automata |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190726 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190726 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6718096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |