CN106876440A - 降低soi衬底电容效应的衬底结构及其制备方法 - Google Patents

降低soi衬底电容效应的衬底结构及其制备方法 Download PDF

Info

Publication number
CN106876440A
CN106876440A CN201710079396.7A CN201710079396A CN106876440A CN 106876440 A CN106876440 A CN 106876440A CN 201710079396 A CN201710079396 A CN 201710079396A CN 106876440 A CN106876440 A CN 106876440A
Authority
CN
China
Prior art keywords
soi substrate
groove
layer
capacity effect
substrat structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710079396.7A
Other languages
English (en)
Inventor
刘张李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710079396.7A priority Critical patent/CN106876440A/zh
Publication of CN106876440A publication Critical patent/CN106876440A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明提出了一种降低SOI衬底电容效应的衬底结构及其制备方法，在SOI衬底中形成浅沟槽隔离，并形成沟槽贯穿所述浅沟槽隔离及氧化层，在沟槽中形成富陷阱层，使其与衬底相连，富陷阱层能够进行自由载流子的捕获，避免造成SOI衬底电容特性异常；此外，富陷阱层与栅极可以同时形成，能够降低制作成本。

Description

降低SOI衬底电容效应的衬底结构及其制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种降低SOI衬底电容效应的衬底结构及其制备方法。
背景技术
绝缘体上硅(SOI)技术在90年代后期首次被商业化。绝缘体上硅SOI技术的定义性特性是其内形成电路的半导体区与体衬底被电绝缘层隔离。将电路与体衬底隔离的一个优点是寄生电容显著减小，寄生电容允许达到更理想的功率-速度性能水平。因此，SOI结构对于高频应用，比如射频(RF)通信电路而言尤其有吸引力。由于消费者的需求加剧了RF通信电路所面临的功率限制，因此SOI技术的重要性持续增加。
通常情况下，器件的金属连线会形成在SOI衬底上，这就使SOI衬底构成了一电容结构。当对器件进行施加电压或电流信号时，SOI衬底构成的电容便会影响其电容特性，导致输出信号被扭曲。
现有技术中，为了解决上述问题，通常会使用富陷阱层SOI衬底。具体的，请参考图1，其包括硅衬底10，形成在硅衬底10表面的富陷阱层20，形成在富陷阱层20表面的氧化层30以及形成在氧化层30表面的顶层硅40。其中，后续会在顶层硅40上形成器件以及金属连线。所述富陷阱层20材质为未掺杂的多晶硅，其具有较多的悬浮键，从而能够在顶层硅40金属连线中具有电流时，降低其与富陷阱层SOI衬底之间的电容影响，从而使其电容特性稳定，避免输出信号被扭曲。
然而，富陷阱层SOI衬底的造价十分昂贵，使用其进行量产会极大的增加制作成本。
发明内容
本发明的目的在于提供一种降低SOI衬底电容效应的衬底结构及其制备方法，能够降低SOI衬底的电容效应，并且制作简单，成本低廉。
为了实现上述目的，本发明提出了一种降低SOI衬底电容效应的衬底结构，包括：衬底、氧化层、顶层硅、浅沟槽隔离、沟槽及富陷阱层；其中，所述氧化层形成在所述衬底表面，所述顶层硅及浅沟槽隔离均形成在所述氧化层表面，所述沟槽贯穿所述浅沟槽隔离及氧化层，暴露出部分所述衬底，所述富陷阱层填充于所述沟槽内，所述富陷阱层的厚度小于所述沟槽的深度。
进一步的，在所述的降低SOI衬底电容效应的衬底结构中，所述沟槽的宽度小于等于所述富陷阱层的厚度的2倍。
进一步的，在所述的降低SOI衬底电容效应的衬底结构中，所述沟槽为多个平行排列的条状沟槽。
进一步的，在所述的降低SOI衬底电容效应的衬底结构中，所述沟槽为多个垂直交错排列的网格状沟槽。
进一步的，在所述的降低SOI衬底电容效应的衬底结构中，所述富陷阱层为未掺杂的多晶硅。
在本实施例中，还提出了一种降低SOI衬底电容效应的衬底结构的制备方法，用于制备如上文所述的降低SOI衬底电容效应的衬底结构，包括步骤：
提供SOI衬底，所述SOI衬底包括衬底，形成在所述衬底上的氧化层及形成在所述氧化层上的顶层硅；
刻蚀所述顶层硅，暴露出所述部分氧化层，并在暴露出的氧化层表面形成浅沟槽隔离；
在所述顶层硅表面形成栅氧化层；
依次刻蚀所述浅沟槽隔离和氧化层，形成沟槽；
在所述沟槽中，所述栅氧化层和浅沟槽隔离表面形成富陷阱层；
刻蚀所述富陷阱层，在所述栅氧化层表面形成栅极，并使所述沟槽中残留部分富陷阱层。
进一步的，在所述的降低SOI衬底电容效应的衬底结构的制备方法中，所述浅沟槽隔离材质为二氧化硅。
进一步的，在所述的降低SOI衬底电容效应的衬底结构的制备方法中，所述沟槽的深度小于等于所述富陷阱层的厚度的2倍。
进一步的，在所述的降低SOI衬底电容效应的衬底结构的制备方法中，所述沟槽为多个平行排列的条状沟槽。
进一步的，在所述的降低SOI衬底电容效应的衬底结构的制备方法中，所述沟槽为多个垂直交错排列的网格状沟槽。
进一步的，在所述的降低SOI衬底电容效应的衬底结构的制备方法中，所述富陷阱层为未掺杂的多晶硅。
与现有技术相比，本发明的有益效果主要体现在：在SOI衬底中形成浅沟槽隔离，并形成沟槽贯穿所述浅沟槽隔离及氧化层，在沟槽中形成富陷阱层，使其与衬底相连，富陷阱层能够进行自由载流子的捕获，避免造成SOI衬底电容特性异常；此外，富陷阱层与栅极可以同时形成，能够降低制作成本。
附图说明
图1为现有技术中富陷阱层SOI衬底的结构示意图；
图2至图4为本发明一实施例中降低SOI衬底电容效应的衬底结构的制备过程剖面示意图；
图5和图6为沟槽不同的降低SOI衬底电容效应的衬底结构的俯视图。
具体实施方式
下面将结合示意图对本发明的降低SOI衬底电容效应的衬底结构及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2至图4，在本实施例中，提出了一种降低SOI衬底电容效应的衬底结构，包括：衬底100、氧化层200、顶层硅600、浅沟槽隔离300、沟槽400及富陷阱层700；其中，所述氧化层200形成在所述衬底100表面，所述顶层硅600及浅沟槽隔离300均形成在所述氧化层200表面，所述沟槽400贯穿所述浅沟槽隔离300及氧化层200，暴露出部分所述衬底100，所述富陷阱层700填充于所述沟槽400内，所述富陷阱层700的厚度小于所述沟槽400的深度。
具体的，所述沟槽400的宽度a小于等于所述富陷阱层的厚度的2倍，从而可以方便富陷阱层700填充在所述沟槽400内。
请参考图5，所述沟槽400为多个平行排列的条状沟槽，多个沟槽400中均填充富陷阱层700，从而能够更好的避免SOI衬底电容特性的影响。除此之外，请参考图6，所述沟槽400还可以为多个垂直交错排列的网格状沟槽。
在本实施例中，所述富陷阱层700为未掺杂的多晶硅。
在本实施例的另一方面还提出了一种降低SOI衬底电容效应的衬底结构的制备方法，用于制备如上文所述的降低SOI衬底电容效应的衬底结构，包括步骤：
提供SOI衬底，所述SOI衬底包括衬底100，形成在所述衬底100上的氧化层200及形成在所述氧化层200上的顶层硅600；
刻蚀所述顶层硅600，暴露出所述部分氧化层200，并在暴露出的氧化层200表面形成浅沟槽隔离300；
在所述顶层硅600表面形成栅氧化层500；
依次刻蚀所述浅沟槽隔离300和氧化层200，形成沟槽400；
在所述沟槽400中，所述栅氧化层500和浅沟槽隔离300表面形成富陷阱层700；
刻蚀所述富陷阱层700，在所述栅氧化层500表面形成栅极710，并使所述沟槽400中残留部分富陷阱层700。
当进行刻蚀时，只需要使用一道光罩，以形成栅极710即可，对于沟槽400中的富陷阱层700并不需要额外的光罩，因为，刻蚀时，沟槽400内刻蚀速率较低，并且沟槽400中形成的多晶硅较厚，不易被完全刻蚀，只要确保沟槽400中存在富陷阱层700即可达到降低SOI衬底电容效应的目的。
此外，在本实施例中，所述浅沟槽隔离300的材质为二氧化硅。
综上，在本发明实施例提供的降低SOI衬底电容效应的衬底结构及其制备方法中，在SOI衬底中形成浅沟槽隔离，并形成沟槽贯穿所述浅沟槽隔离及氧化层，在沟槽中形成富陷阱层，使其与衬底相连，富陷阱层能够进行自由载流子的捕获，避免造成SOI衬底电容特性异常；此外，富陷阱层与栅极可以同时形成，能够降低制作成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (11)

1.一种降低SOI衬底电容效应的衬底结构，其特征在于，包括：衬底、氧化层、顶层硅、浅沟槽隔离、沟槽及富陷阱层；其中，所述氧化层形成在所述衬底表面，所述顶层硅及浅沟槽隔离均形成在所述氧化层表面，所述沟槽贯穿所述浅沟槽隔离及氧化层，暴露出部分所述衬底，所述富陷阱层填充于所述沟槽内，所述富陷阱层的厚度小于所述沟槽的深度。
2.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽的宽度小于等于所述富陷阱层的厚度的2倍。
3.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽为多个平行排列的条状沟槽。
4.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽为多个垂直交错排列的网格状沟槽。
5.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述富陷阱层为未掺杂的多晶硅。
6.一种降低SOI衬底电容效应的衬底结构的制备方法，用于制备如权利要求1中所述的降低SOI衬底电容效应的衬底结构，其特征在于，包括步骤：
提供SOI衬底，所述SOI衬底包括衬底，形成在所述衬底上的氧化层及形成在所述氧化层上的顶层硅；
刻蚀所述顶层硅，暴露出所述部分氧化层，并在暴露出的氧化层表面形成浅沟槽隔离；
在所述顶层硅表面形成栅氧化层；
依次刻蚀所述浅沟槽隔离和氧化层，形成沟槽；
在所述沟槽中，所述栅氧化层和浅沟槽隔离表面形成富陷阱层；
刻蚀所述富陷阱层，在所述栅氧化层表面形成栅极，并使所述沟槽中残留部分富陷阱层。
7.如权利要求6所述的降低SOI衬底电容效应的衬底结构的制备方法，其特征在于，所述浅沟槽隔离材质为二氧化硅。
8.如权利要求6所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽的深度小于等于所述富陷阱层的厚度的2倍。
9.如权利要求6所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽为多个平行排列的条状沟槽。
10.如权利要求6所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽为多个垂直交错排列的网格状沟槽。
11.如权利要求6所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述富陷阱层为未掺杂的多晶硅。
CN201710079396.7A 2017-02-14 2017-02-14 降低soi衬底电容效应的衬底结构及其制备方法 Pending CN106876440A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710079396.7A CN106876440A (zh) 2017-02-14 2017-02-14 降低soi衬底电容效应的衬底结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710079396.7A CN106876440A (zh) 2017-02-14 2017-02-14 降低soi衬底电容效应的衬底结构及其制备方法

Publications (1)

Publication Number Publication Date
CN106876440A true CN106876440A (zh) 2017-06-20

Family

ID=59166256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710079396.7A Pending CN106876440A (zh) 2017-02-14 2017-02-14 降低soi衬底电容效应的衬底结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106876440A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11875935B2 (en) 2019-11-25 2024-01-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Integrated electronic device comprising a coil and method for manufacturing such a device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
CN103151293A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 射频传输结构的形成方法
CN104599954A (zh) * 2015-01-31 2015-05-06 上海华虹宏力半导体制造有限公司 射频结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
CN103151293A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 射频传输结构的形成方法
CN104599954A (zh) * 2015-01-31 2015-05-06 上海华虹宏力半导体制造有限公司 射频结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11875935B2 (en) 2019-11-25 2024-01-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Integrated electronic device comprising a coil and method for manufacturing such a device

Similar Documents

Publication Publication Date Title
KR900007606B1 (ko) 반도체 메모리
US6492244B1 (en) Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
CN106571370B (zh) 基于soi工艺的介质电容
CN104362174A (zh) Soi动态阈值晶体管
JPS60213053A (ja) 半導体メモリ素子
CN106876440A (zh) 降低soi衬底电容效应的衬底结构及其制备方法
JPH05190663A (ja) 半導体集積回路の製造方法
US4261003A (en) Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof
CN103489928A (zh) 一种电容器结构及其制造方法
CN100446254C (zh) 半导体电容
CN103426728B (zh) 电容器结构及其制作方法
CN101916761B (zh) 一种soi埋氧层下的导电层及其制作工艺
CN107946230A (zh) 半导体器件及其制备方法
CN104599954B (zh) 射频结构及其形成方法
JPS60176265A (ja) 半導体記憶装置
CN105789436B (zh) 一种半导体器件及其制造方法、电子装置
CN209045527U (zh) 浅沟槽隔离结构
CN106992167A (zh) 半导体结构及其制作方法
JPS60140860A (ja) 半導体装置
JPS62136867A (ja) 半導体装置
CN105870187A (zh) 沟槽式金属氧化物半导体场效应晶体管及其制作方法
JPS62137863A (ja) 半導体メモリ装置
CN101097912A (zh) 提高平板电容容量的电容结构
CN109637971B (zh) 一种具有改进性能的半导体器件
CN108054094A (zh) 双极晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170620

RJ01 Rejection of invention patent application after publication